CN111732074B - 晶圆减薄方法 - Google Patents

晶圆减薄方法 Download PDF

Info

Publication number
CN111732074B
CN111732074B CN202010846120.9A CN202010846120A CN111732074B CN 111732074 B CN111732074 B CN 111732074B CN 202010846120 A CN202010846120 A CN 202010846120A CN 111732074 B CN111732074 B CN 111732074B
Authority
CN
China
Prior art keywords
stop layer
wafer
cap wafer
thinning method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010846120.9A
Other languages
English (en)
Other versions
CN111732074A (zh
Inventor
陈志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN202010846120.9A priority Critical patent/CN111732074B/zh
Publication of CN111732074A publication Critical patent/CN111732074A/zh
Application granted granted Critical
Publication of CN111732074B publication Critical patent/CN111732074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0035—Testing
    • B81C99/004—Testing during manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及一种晶圆减薄方法，包括：提供封帽晶圆；于封帽晶圆的表面形成停止层；于停止层远离封帽晶圆的表面形成外延层；提供器件晶圆，器件晶圆的正面形成有器件；将器件晶圆键合于外延层的表面，其中，器件晶圆的正面及外延层远离停止层的表面为键合面；去除封帽晶圆直至露出停止层；去除停止层。在封帽晶圆上形成停止层，在对晶圆进行减薄时可以减薄至停止层后自动停止，在精确控制减薄厚度的同时不会对不需要进行去除的外延层造成损伤，故不需要高精度的测量仪器检测减薄的厚度，从而可以实现非常高精度的减薄厚度控制。

Description

晶圆减薄方法
技术领域
本发明涉及半导体领域，特别是涉及一种晶圆减薄方法。
背景技术
MEMS制造工艺（Microfabrication Process）与键合（Bond）工艺相结合形成空腔结构后，需要对所得结构进行减薄处理。而目前传统的研磨（Grind）设备值配备NCG（Nanochannel Glass，纳米通道玻璃）红外检测功能，当对减薄处理的厚度有较高的精度要求时，NCG红外检测会受到空腔结构的干扰，从而造成其无法正常工作。若是使用接触式的IPG模式测量，其测量精度有无法满足MEMS半导体工艺的精度需求，无法在减薄处理过程中实现较高精度的厚度控制。
发明内容
基于此，有必要针对上述技术问题，提供一种晶圆减薄方法。其具有厚度控制精度高的优点。
一种晶圆减薄方法，包括：
提供封帽晶圆；
于所述封帽晶圆的表面形成停止层；
于所述停止层远离所述封帽晶圆的表面形成外延层；
提供器件晶圆，所述器件晶圆的正面形成有器件；
将所述器件晶圆键合于所述外延层的表面，其中，所述器件晶圆的正面及所述外延层远离所述停止层的表面为键合面；
去除所述封帽晶圆直至露出所述停止层；
去除所述停止层。
通过上述技术方案，在封帽晶圆上形成停止层，在对晶圆进行减薄时可以减薄至停止层后自动停止，在精确控制减薄厚度的同时不会对不需要进行去除的外延层造成损伤，故不需要高精度的测量仪器检测减薄的厚度，从而可以实现非常高精度的减薄厚度控制。
在其中一个实施例中，所述停止层的密度与所述封帽晶圆的密度不同，和/或所述停止层的硬度与所述封帽晶圆的硬度不同。
在其中一个实施例中，所述停止层的密度大于所述封帽晶圆的密度，和/或所述停止层的硬度大于所述封帽晶圆的硬度。
在其中一个实施例中，采用研磨工艺去除所述封帽晶圆。
在上述示例中，停止层的密度及硬度二者中的至少一者与封帽晶圆不同，在对停止层及封帽晶圆研磨时磨轮会产生不同的功率输出，直接通过监控磨轮在工作中产生的电流输出量即可监控磨轮是否触碰到不同材质的材料层，即可以直接通过监控磨轮在对封帽晶圆研磨过程中产生的电流输出量即可监控磨轮是否研磨至停止层，可以简单便捷地实现对研磨厚度的精确控制。
在其中一个实施例中，露出所述停止层之后且去除所述停止层之前，还包括：
采用研磨工艺对所述停止层进行过研磨，以去除追加研磨厚度的所述停止层，所述追加研磨厚度小于所述停止层的厚度。
在其中一个实施例中，采用所述研磨工艺去除所述封帽晶圆包括：
研磨过程中实时监控磨轮的输出电流；
将所述输出电流与基准电流阈值实时进行比较；
当所述输出电流大于或小于所述基准电流阈值后，继续研磨至去除所述追加研磨厚度的所述停止层。
在其中一个实施例中，采用所述研磨工艺去除所述封帽晶圆包括：
研磨过程中实时监控磨轮的输出电流；
将所述输出电流与基准电流阈值实时进行比较；
当所述输出电流大于或小于所述基准电流阈值时停止研磨。
在其中一个实施例中，采用湿法刻蚀工艺去除所述停止层。
在其中一个实施例中，所述停止层包括重掺杂层。
在其中一个实施例中，所述停止层包括重掺杂硅层。
在其中一个实施例中，所述封帽晶圆包括硅晶圆，于所述封帽晶圆的表面形成所述停止层包括：
对所述封帽晶圆进行离子注入，以于所述封帽晶圆的表面形成所述停止层。
附图说明
图1为本发明一个实施例中晶圆减薄方法的流程图；
图2为本发明一个实施例中通过监控磨轮的输出电流进行研磨控制的流程图；
图3为本发明一个实施例中封帽晶圆的截面结构示意图；
图4为本发明一个实施例中封帽晶圆上形成停止层后的截面结构示意图；
图5为本发明一个实施例中停止层上形成外延层后的截面结构示意图；
图6为本发明一个实施例中器件晶圆的截面结构示意图；
图7为本发明一个实施例中外延层和器件晶圆键合后的截面结构示意图；
图8为本发明一个实施例中去除封帽晶圆后的截面结构示意图；
图9为本发明一个实施例中去除停止层后的截面结构示意图。
附图标记：11、器件晶圆；12、封帽晶圆；13、停止层；14、外延层。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
MEMS制造工艺（Microfabrication Process）与键合（Bond）工艺相结合形成空腔结构后，需要对所得结构进行减薄处理。而目前传统的研磨（Grind）设备值配备NCG（Nanochannel Glass，纳米通道玻璃）红外检测功能，当对减薄处理的厚度有较高的精度要求时，NCG红外检测会受到空腔结构的干扰，从而造成其无法正常工作。若是使用接触式的IPG模式测量，其测量精度有无法满足MEMS半导体工艺的精度需求，无法在减薄处理过程中实现较高精度的厚度控制。
因此，如图1所示，本申请提供一种晶圆厚度减薄工艺，具体包括以下步骤：
步骤S10：提供封帽晶圆12，如图3所示。
步骤S20：于封帽晶圆12的表面形成停止层13，如图4所示。
步骤S30：于停止层13远离封帽晶圆12的表面形成外延层14，如图5所示。
步骤S40：提供器件晶圆11，器件晶圆11的正面形成有器件（未标示出），如图6所示。
步骤S50：将器件晶圆11键合于外延层14的表面，其中，器件晶圆11的正面及外延层14远离停止层13的表面为键合面，如图7所示。
步骤S60：去除封帽晶圆12直至露出停止层13，如图8所示。
步骤S70：去除停止层13，如图9所示。
通过上述技术方案，在封帽晶圆12上形成停止层13，在进行减薄时可以减薄至停止层13后自动停止，在精确控制减薄厚度的同时不会对不需要进行去除的外延层14造成损伤，故不需要高精度的测量仪器检测减薄的厚度，从而可以实现非常高精度的减薄厚度控制。
对于步骤S10，具体的，封帽晶圆12的材料可以为硅、锗、GaAs（砷化镓）、InP（磷化铟）或GaN（氮化镓）等，在本实施例中，封帽晶圆12可以为硅衬底层。
对于步骤S20，具体的，在一个可选的实施例中，停止层13的密度与封帽晶圆12的密度不同，和/或停止层13的硬度与封帽晶圆12的硬度不同，在一个具体的实施例中，可以为停止层13的密度大于封帽晶圆12的密度，也可以为停止层13的硬度大于封帽晶圆12的硬度，还可以为停止层13的密度大于封帽晶圆12的密度，且停止层13的硬度大于封面晶圆12的硬度；在另一个具体的实施例中，可以为停止层13的密度小于封帽晶圆12的密度，也可以为停止层13的硬度小于封帽晶圆12的硬度，还可以为停止层13的密度小于封帽晶圆12的密度，且停止层13的硬度小于封面晶圆12的硬度。
在一个示例中，停止层13可以为重掺杂层，具体的，停止层13可以为重掺杂硅层，此时，步骤S20可以包括以下步骤：
S201：对封帽晶圆12进行离子注入，以于封帽晶圆12的表面形成停止层13。即可以采用离子注入工艺对封帽晶圆12的表面进行离子注入，以使得部分封帽晶圆12形成为停止层13；当然，在其他示例中，也可以采用外延等工艺直接于封帽晶圆12的表面形成一层重掺杂硅层作为停止层13。
需要说明的是，这里的“重掺杂”是指掺杂浓度大于等于1018/cm3。
对于步骤S30，在一个可选的实施例中，外延层14可以包括但不仅限于外延硅层等等。
对于步骤S40，在一个可选的实施例中，器件晶圆11包括衬底和形成于衬底上的器件，器件可以包括有源器件及无源器件；衬底的材料可以为硅、锗、GaAs（砷化镓）、InP（磷化铟）或GaN（氮化镓）等，即衬底可以为硅衬底、锗衬底、GaAs衬底、InP衬底或GaN衬底；本实施例中，衬底可以为硅衬底。
对于步骤S50，在一个可选的实施例中，具体的，器件晶圆11的正面及外延层14远离停止层13的表面为键合面，两者键合在一起，完成器件晶圆11与封帽晶圆12的键合。
在一个示例中，由于器件与衬底的正面表面具有高度差，一般为器件会高出衬底的正面；当器件晶圆11与外延层14键合后，会在外延层14与衬底之间形成空腔。
在一个可选的实施例中，采用研磨工艺去除封帽晶圆12可以包括以下步骤：
步骤S601：研磨过程中实时监控磨轮的输出电流；
步骤S602：将输出电流与基准电流阈值实时进行比较；
步骤S603：当输出电流大于或小于基准电流阈值时停止研磨。
研磨设备的磨轮在对不同密度及硬度的材质进行研磨时，所产生的输出功率不同，因此，直接通过监控磨轮在工作中所产生的电流输出量即可监控磨轮研磨时是否触碰到了不同材质的材料，即可以直接通过监控磨轮在对封帽晶圆12研磨过程中产生的电流输出量即可监控磨轮是否研磨至停止层13。本实施例中，基准电流阈值即为研磨封帽晶圆12时磨轮所产生的输出电流，当磨轮研磨至停止层13时，磨轮所产生的输出功率会发生改变，同时输出电流也发生变化，超出预设的基准电流阈值；又在研磨封帽晶圆12时，磨轮的输出电流是实时检测的，因此能够精确判断是否已研磨至停止层13，从而减少甚至消除误判。
在一个停止层13的密度大于封帽晶圆12的密度，和/或停止层13的硬度大于封帽晶圆12的硬度的实施例中，当磨轮研磨停止层13时所产生的输出电流要大于磨轮研磨封帽晶圆12时所产生的输出电流，因此当磨轮的输出电流大于基准阈值电流时，即能够判断已研磨至停止层13。停止层13的材质密度和/或硬度大于封帽晶圆12的材质密度和/或硬度这一条件，与检测磨轮的输出电流相结合，能够有效的减少误判断。
在另一个可选的实施例中，露出停止层13之后且去除停止层13之前，还可以包括：采用研磨工艺对停止层13进行过研磨，以去除追加研磨厚度的停止层13，追加研磨厚度小于停止层13的厚度。在该实施例中，如图2所示，采用研磨工艺去除封帽晶圆12可以包括以下步骤：
步骤S601：研磨过程中实时监控磨轮的输出电流。
步骤S602：将输出电流与基准电流阈值实时进行比较。
步骤S603：当输出电流大于或小于基准电流阈值后，继续研磨至去除追加厚度的停止层13，即判断输出电流是否大于或小于基准电流阈值，若否，则保持研磨作业，若是，则按设定的追加研磨厚度过研磨，并在完成追加研磨厚度后结束作业。
具体的，虽然在输出电流大于或小于基准电流阈值时即可判断磨轮研磨至停止层13，但由于存在误差因素的影响（譬如，侦测设备侦测误差的影响），在输出电流大于或小于基准电流阈值时也可能存在磨轮并未研磨至停止层13的情况。通过继续研磨追加研磨厚度，可以确保研磨停止时研磨至停止层13。此外，由于研磨去除停止层13的速度一般远大于湿法刻蚀去除停止层13的速度，且研磨去除停止层13的成本一般远低于湿法刻蚀去除停止层13的成本，在湿法刻蚀去除停止层13之前先采用研磨工艺预先去除追加研磨厚度的停止层13，可以大大节约在后续采用湿法刻蚀工艺去除停止层13的时间及成本，从而可以提高生产效率及节约生产成本。
当然，在其他实施例中，基准电流阈值也可以为研磨停止层13时磨轮所产生的输出电流，此时，判断是否研磨至停止层13的依据则为：若磨轮的输出电流大于或小于基准电流阈值，则表示磨轮在实施对封帽晶圆12进行研磨，当磨轮的输出电流达到基准电流阈值时，则表示磨轮研磨至停止层13。
需要说明的是，在上述实施例中，基准电流阈值可以为一个具体数值，也可以为一个包括了多个数值的数值区间。
对于步骤S70，在一个实施例中，可以采用湿法刻蚀工艺去除停止层13。湿法刻蚀工艺中可以采用对停止层13与外延层14具有较大的刻蚀选择比的湿法刻蚀溶液，即湿法刻蚀溶液去除停止层13的速率远远大于去除外延层14的速率，亦即，湿法刻蚀溶液可以快速去除停止层13，但又几乎不会刻蚀去除外延层14。因此，通过选择合适的湿法刻蚀溶液，采用湿法刻蚀工艺去除停止层13能够在不破坏外延层14的前提下完全去除停止层13，从而在不破坏外延层14的情况下进一步精确控制减薄的厚度。
综上所述，在封帽晶圆12上形成停止层13，在对晶圆进行减薄时可以减薄至停止层13后自动停止，在精确控制减薄厚度的同时不会对不需要进行去除的外延层14造成损伤，故不需要高精度的测量仪器检测减薄的厚度，从而可以实现非常高精度的减薄厚度控制。停止层13的密度及硬度二者中的至少一者与封帽晶圆12不同，在对停止层13及封帽晶圆12研磨时磨轮会产生不同的功率输出，直接通过监控磨轮在工作中产生的电流输出量即可监控磨轮是否触碰到不同材质的材料层，即可以直接通过监控磨轮在对封帽晶圆12研磨过程中产生的电流输出量即可监控磨轮是否研磨至停止层13，可以简单便捷地实现对研磨厚度的精确控制。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种晶圆减薄方法，其特征在于，包括：
提供封帽晶圆；
于所述封帽晶圆的表面形成停止层；
于所述停止层远离所述封帽晶圆的表面形成外延层；
提供器件晶圆，所述器件晶圆的正面形成有器件；
将所述器件晶圆键合于所述外延层的表面，其中，所述器件晶圆的正面及所述外延层远离所述停止层的表面为键合面；
去除所述封帽晶圆直至露出所述停止层；
去除所述停止层；
其中，所述停止层包括重掺杂硅层，重掺杂是指掺杂浓度大于等于1018/cm3；所述停止层的密度与所述封帽晶圆的密度不同，和/或所述停止层的硬度与所述封帽晶圆的硬度不同，通过监控磨轮在对所述封帽晶圆研磨过程中产生的电流输出量控制磨轮减薄至停正层后自动停止，以精确控制减薄的厚度。
2.根据权利要求1所述的晶圆减薄方法，其特征在于，所述停止层的密度大于所述封帽晶圆的密度，和/或所述停止层的硬度大于所述封帽晶圆的硬度。
3.根据权利要求1所述的晶圆减薄方法，其特征在于，所述器件晶圆包括衬底和形成于所述衬底上的器件。
4.根据权利要求3所述的晶圆减薄方法，其特征在于，所述器件包括有源器件和无源器件。
5.根据权利要求1所述的晶圆减薄方法，其特征在于，采用研磨工艺去除所述封帽晶圆。
6.根据权利要求5所述的晶圆减薄方法，其特征在于，露出所述停止层之后且去除所述停止层之前，还包括：
采用研磨工艺对所述停止层进行过研磨，以去除追加研磨厚度的所述停止层，所述追加研磨厚度小于所述停止层的厚度。
7.根据权利要求6所述的晶圆减薄方法，其特征在于，采用所述研磨工艺去除所述封帽晶圆包括：
研磨过程中实时监控磨轮的输出电流；
将所述输出电流与基准电流阈值实时进行比较；
当所述输出电流大于或小于所述基准电流阈值后，继续研磨至去除所述追加研磨厚度的所述停止层。
8.根据权利要求5所述的晶圆减薄方法，其特征在于，采用所述研磨工艺去除所述封帽晶圆包括：
研磨过程中实时监控磨轮的输出电流；
将所述输出电流与基准电流阈值实时进行比较；
当所述输出电流大于或小于所述基准电流阈值时停止研磨。
9.根据权利要求8所述的晶圆减薄方法，其特征在于，所述基准电流阈值包括一个具体数值和/或多个数值的数值区间。
10.根据权利要求1所述的晶圆减薄方法，其特征在于，采用湿法刻蚀工艺去除所述停止层。
11.根据权利要求1所述的晶圆减薄方法，其特征在于，所述封帽晶圆包括硅晶圆，于所述封帽晶圆的表面形成所述停止层包括：
对所述封帽晶圆进行离子注入，以于所述封帽晶圆的表面形成所述停止层。
CN202010846120.9A 2020-08-21 2020-08-21 晶圆减薄方法 Active CN111732074B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010846120.9A CN111732074B (zh) 2020-08-21 2020-08-21 晶圆减薄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010846120.9A CN111732074B (zh) 2020-08-21 2020-08-21 晶圆减薄方法

Publications (2)

Publication Number Publication Date
CN111732074A CN111732074A (zh) 2020-10-02
CN111732074B true CN111732074B (zh) 2021-01-29

Family

ID=72658632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010846120.9A Active CN111732074B (zh) 2020-08-21 2020-08-21 晶圆减薄方法

Country Status (1)

Country Link
CN (1) CN111732074B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US20090008794A1 (en) * 2007-07-03 2009-01-08 Weng-Jin Wu Thickness Indicators for Wafer Thinning
CN101241882B (zh) * 2008-03-21 2010-09-01 清华大学 基于soi圆片的三维集成电路的实现方法
CN103400797B (zh) * 2013-08-15 2015-08-26 上海新傲科技股份有限公司 带有空腔的半导体衬底的制备方法
CN103466541B (zh) * 2013-09-12 2016-01-27 上海矽睿科技有限公司 晶圆级封装方法以及晶圆
CN104701334A (zh) * 2015-02-15 2015-06-10 格科微电子（上海）有限公司 采用深沟槽隔离的堆叠图像传感器的制作方法
CN105347288B (zh) * 2015-10-09 2017-07-28 锐迪科微电子（上海）有限公司 一种用于晶圆级封装的多器件密闭结构及其制造方法
CN106475895A (zh) * 2016-12-16 2017-03-08 武汉新芯集成电路制造有限公司 一种晶圆研磨系统以及晶圆研磨终点的控制方法
CN111137844B (zh) * 2019-12-31 2023-07-28 绍兴中芯集成电路制造股份有限公司 共晶键合方法和半导体器件

Also Published As

Publication number Publication date
CN111732074A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
US7132035B2 (en) Methods, apparatuses, and substrate assembly structures for fabricating microelectronic components using mechanical and chemical-mechanical planarization processes
CN109786212B (zh) 晶片结构及其修整方法
US7951719B2 (en) Self-masking defect removing method
US7148125B2 (en) Method for manufacturing semiconductor power device
US8198705B2 (en) Ultra-thin die and method of fabricating same
US9991110B2 (en) Method for manufacturing semiconductor wafer
CN110364430B (zh) 一种晶圆的减薄方法及晶圆结构
KR101583154B1 (ko) 형광 검출을 갖는 화학기계적 평탄화를 위한 시스템 및 방법
US8835289B2 (en) Wafer backside defectivity clean-up utilizing selective removal of substrate material
CN106992113A (zh) 半导体晶片、半导体结构及制造半导体晶片的方法
US4968634A (en) Fabrication process for photodiodes responsive to blue light
CN111732074B (zh) 晶圆减薄方法
JP5639985B2 (ja) 半導体圧力センサおよび半導体圧力センサの製造方法
US20210391377A1 (en) Method of thinning a semiconductor substrate to high evenness and semiconductor substrate having a device layer of high evenness
CN109037033A (zh) 一种晶圆减薄方法
KR20230012637A (ko) 반도체 웨이퍼 프로세싱 방법
JP2005191232A (ja) ダイシング装置及びダイシング方法
US20060040467A1 (en) Process and apparatus for thinning a semiconductor workpiece
CN114927414A (zh) 半导体工艺方法、芯片及其制造方法
GB2459301A (en) A method of dicing wafers to give high die strength
WO2020145891A1 (en) An ultra-thin integrated chip and manufacture of the same
US9337037B2 (en) Method for obtaining a heterogeneous substrate for the production of semiconductors
US20240112928A1 (en) Trimming method
US20240021430A1 (en) By-site-comensated etch back for local planarization/topography adjustment
Rhoades et al. CMP For Direct Wafer Bonding of Hermetically Sealed Cavity Structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee before: SMIC manufacturing (Shaoxing) Co.,Ltd.