CN109755697B

CN109755697B - 基于硅通孔的衬底集成折叠波导滤波器及其制备方法

Info

Publication number: CN109755697B
Application number: CN201811427622.7A
Authority: CN
Inventors: 朱樟明; 曲晨冰; 刘阳; 刘晓贤; 卢启军; 尹湘坤
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2018-11-27
Filing date: 2018-11-27
Publication date: 2020-06-09
Anticipated expiration: 2038-11-27
Also published as: CN109755697A

Abstract

本发明涉及一种基于硅通孔的衬底集成折叠波导滤波器及其制备方法，制备方法包括：1.在第一半导体衬底上刻蚀硅通孔；2.在硅通孔的内表面制备环形介质层；3.在环形介质层内制备金属柱；4.在第一半导体衬底的上表面制备第一隔离层；5.在硅通孔以及第一隔离层的上表面制备第一金属分布层；6.在第一半导体衬底的下表面制备第二隔离层；7.在硅通孔以及第二隔离层的下表面制备第二金属分布层，从而形成第一单层集成波导腔体；8.依照步骤1～7，在第二半导体衬底上制备形成第二单层集成波导腔体；9.将第一单层集成波导腔体和第二单层集成波导腔体进行层间键合。通过这种方法，减小滤波器的片上面积，易于与硅衬底电路集成。

Description

基于硅通孔的衬底集成折叠波导滤波器及其制备方法

技术领域

本发明属于三维集成电路领域，具体涉及一种基于硅通孔的衬底集成折叠波导滤波器及其制备方法。

背景技术

近年来，由于半导体工艺技术的发展，半导体器件的特征尺寸逐渐减小，集成电路的集成度也逐渐增大。为了提高集成电路和系统的性能以及尺寸的优选，则选用硅通孔作为基础设计，硅通孔技术广泛应用在三维集成电路中，尤其是在GHz段的射频应用中。然而在更高频率的太赫兹阶段，像无源滤波器和天线这些无源器件需要占用非常大的片上面积，而硅通孔技术能够突破毫米波和太赫兹阶段的无源器件和电路的集成问题，因此，随着雷达、传感器等市场需求的膨胀，硅技术成为近年来的研究热点。

在无源滤波器中的矩形波导比微带滤波器有着较低的损耗和较高的Q值，因而用来设计高性能滤波器，但是其和平面结构集成需要复杂的转接，且制造成本高。衬底集成波导则解决了这一问题，将波导集成在具有微带线结构和平面电路的衬底中，通过侧边两排金属通孔和上下面的金属层来构成类矩形波导结构，起到电磁波的屏蔽和传输作用。目前，制造衬底集成波导的技术多为标准印制电路板技术或者低温共烧陶瓷的多层制造工艺，通过设计单腔或多腔、单层或双层滤波器结构来实现衬底集成波导，而在半导体衬底中，利用硅通孔技术来制造衬底集成波导从而设计带通滤波器。

硅通孔集成波导滤波器都是在单层衬底上，单层衬底集成波导滤波器相比于微带线滤波器损耗更低，但是相对于一些射频电路与芯片而言尺寸依旧非常大，尤其是应用到10毫米或更低频波段时，滤波器尺寸的增加不利于整个集成电路的小型化。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于硅通孔的衬底集成折叠波导滤波器及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个实施例提供了一种基于硅通孔的衬底集成折叠波导滤波器的制备方法，包括以下步骤：

(a)在第一半导体衬底上刻蚀硅通孔；

(b)在所述硅通孔的内表面制备环形介质层；

(c)在所述环形介质层内制备金属柱；

(d)在所述第一半导体衬底的上表面制备第一隔离层；

(e)在所述硅通孔以及所述第一隔离层的上表面制备第一金属分布层；

(f)在所述第一半导体衬底的下表面制备第二隔离层；

(g)在所述硅通孔以及所述第二隔离层的下表面制备第二金属分布层，从而形成第一单层集成波导腔体；

(h)重复步骤(a)～(g)，在第二半导体衬底上制备形成第二单层集成波导腔体；

(i)将所述第一单层集成波导腔体和所述第二单层集成波导腔体进行层间键合，形成衬底集成折叠波导滤波器。

在本发明的一个实施例中，步骤(a)包括：

利用反应离子刻蚀法，在所述第一半导体衬底上刻蚀若干孔径为4.2～22μm的硅通孔。

在本发明的一个实施例中，相邻所述硅通孔之间的中心距为10～50μm。

在本发明的一个实施例中，步骤(b)包括：

通过化学气相沉积法，在所述硅通孔的内表面制备厚度为0.1～1μm的环形介质层。

在本发明的一个实施例中，所述环形介质层为二氧化硅层、苯并环丁烯层或者聚酰亚胺树脂层。

在本发明的一个实施例中，所述金属柱层为铜柱层或铝柱层。

在本发明的一个实施例中，所述第一金属分布层和第二金属分布层为均为铜线层或者铝线层。

在本发明的一个实施例中，步骤(i)包括：

利用键合凸起将所述第一单层集成波导腔体和所述第二单层集成波导腔体进行层间键合，形成折叠波导滤波器。

在本发明的一个实施例中，所述键合凸起的材料为铝、锡、铝锡合金或铜锡合金。

本发明的另一个实施例提供了一种基于硅通孔的衬底集成折叠波导滤波器，所述衬底集成折叠波导滤波器由上述实施例中任一所述的方法制备形成。

与现有技术相比，本发明的有益效果：

1、本发明采用硅通孔技术和衬底键合技术制备双层折叠式硅衬底集成波导滤波器，通过在两层硅衬底集成波导间设计增加缝隙结构，使滤波器在两层衬底中形成折叠结构，减小无源滤波器的片上面积，从而可以达到较密集的系统集成；

2、本发明在传统折叠式波导滤波器的基础上，利用硅通孔技术和衬底键合技术，制备了共面波导输入/输出转接结构的硅衬底折叠波导滤波器，其制备工艺与CMOS工艺兼容，易于与硅衬底电路集成。

附图说明

图1为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的制备方法的流程示意图；

图2为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的结构示意图；

图3为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的截面结构示意图；

图4为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的金属柱的结构示意图；

图5为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的第一金属分布层的结构示意图；

图6为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的第二金属分布层的结构示意图；

图7为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的键合凸起的结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

需要说明的是，本实施例中提到的“上”“下”均为单片半导体衬底初始放置状态的位置关系。

实施例一：

请参见图1，图1为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的制备方法的流程示意图，该方法包括如下步骤：

步骤a：在第一半导体衬底1上刻蚀硅通孔。

进一步地，利用反应离子刻蚀法，在第一半导体衬底1上刻蚀若干孔径为4.2～22μm的硅通孔。

进一步地，第一半导体衬底1可以选用硅衬底。

在一个具体实施例中，硅衬底的高度为50μm，长度和宽度均为5mm，孔径为12μm。

由于硅是热的良导体，所以选用硅衬底可以使制备的衬底集成折叠波导滤波器的导热性能得以明显改善，从而延长了电感结构的寿命。

在一个具体实施例中，第一半导体衬底1优选为高阻硅衬底，其电导率为0.1S/m³。

需要说明的是，相邻的硅通孔之间的中心距按照滤波器的设计尺寸来设计，在一个具体实施例中，相邻硅通孔之间的中心距为20～50μm。

步骤b：在硅通孔的内表面制备环形介质层2。

进一步地，通过化学气相沉积法，在硅通孔的内表面制备厚度为0.1～1μm的环形介质层2，环形介质层2的作用为在半导体衬底1和硅通孔之间实现电隔离，从而减少对半导体衬底1的损耗。

在一个具体实施例中，环形介质层2的厚度优选为1μm。

进一步地，环形介质层2可以为高分子聚合物层、二氧化硅层、氮化硅层、或氮氧化硅层。

在一个具体实施例中，环形介质层2为二氧化硅层，二氧化硅的热膨胀系数与硅接近，且介电性能良好，容易生长薄膜和形成稳定的二氧化硅-硅界面，有利于形成性能稳定的滤波器。

步骤c：在环形介质层2内制备金属柱3。

进一步地，采用物理气相沉积法，采用物理气相沉积法，在制备了环形介质层2的硅通孔内制备金属柱3，直到填满硅通孔。

进一步地，金属柱3为铜柱或铝柱，金属柱3用于传输信号，实现三维集成电路功能。

进一步地，金属柱3的半径为2～5μm，优选5μm。

在一个具体实施例中，金属柱3优选铜柱，与铝相比，铜的制造技术比较成熟，且具有足够高的电导率，可以更好的传输信号。

步骤d：在第一半导体衬底1的上表面制备第一隔离层4。

进一步地，利用化学相沉积法，在第一半导体衬底1的上表面沉积第一隔离层4。

进一步地，第一隔离层4的厚度均为1～3μm，厚度优选为1μm；设置第一隔离层4的目的是为了使电流不通过第一半导体衬底1，从而减少对第一半导体衬底1的损耗。

进一步地，第一隔离层4的材料可以为二氧化硅、苯并环丁烯或者聚酰亚胺树脂。

在一个具体实施例中，第一隔离层4优选为二氧化硅层，二氧化硅的热膨胀系数与硅接近，且介电性能良好，容易生长薄膜和形成稳定的二氧化硅-硅界面，有利于形成性能稳定的滤波器，且会在第一半导体衬底1和第一金属分布层5之间形成良好的电隔离效果。

步骤e：在硅通孔以及第一隔离层4的上表面制备第一金属分布层5。

按照滤波器腔体设计，采用第一掩膜版，在硅通孔以及第一隔离层4的上表面淀积第一金属分布层5。

需要说明的是，第一金属分布层5的尺寸按照滤波器的设计尺寸来具体设计，本发明在此不作限定。

进一步地，第一金属分布层5为均为铜线层或者铝线层，优选地，第一金属分布层5为铜线层，与铝相比，铜的制造技术比较成熟，且具有足够高的电导率，可以更好的传输信号。

此外，在制备完第一金属分布层5之后，采用第二掩膜版，在第一金属分布层5的上表面制备第一钝化层6，第一钝化层6的材料为环氧树脂，环氧树脂具有高绝缘和高熔点的性能，能起到很好的隔离空气和保护金属的作用。

步骤f：在第一半导体衬底1的下表面制备第二隔离层7。

进一步地，根据滤波器的具体设计，利用化学相沉积法，在第一半导体衬底1的下表面沉积第二隔离层7。

进一步地，第二隔离层7的厚度均为1～3μm，厚度优选为1μm，设置第二隔离层7的目的是为了使电流不通过第一半导体衬底1，从而减少对第一半导体衬底1的损耗。

进一步地，第二隔离层7的材料可以为二氧化硅、苯并环丁烯或者聚酰亚胺树脂。

在一个具体实施例中，第二隔离层7优选为二氧化硅层，二氧化硅的热膨胀系数与硅接近，且介电性能良好，容易生长薄膜和形成稳定的二氧化硅-硅界面，有利于形成性能稳定的滤波器，且会在第一半导体衬底1和第二金属分布层8之间形成良好的电隔离效果。

步骤g：在硅通孔以及第二隔离层7的下表面制备第二金属分布层8，从而形成第一单层集成波导腔体。

按照滤波器腔体设计，采用第三掩膜版，在硅通孔以及第二隔离层7的上表面淀积第二金属分布层8。

需要说明的是，第二金属分布层8的尺寸按照滤波器的设计尺寸来具体设计，本发明在此不作限定。

进一步地，第二金属分布层8为均为铜线层或者铝线层，优选地，第二金属分布层8为铜线层，与铝相比，铜的制造技术比较成熟，且具有足够高的电导率，可以更好的传输信号。

此外，在制备完第二金属分布层8之后，采用第四掩膜版，在第二金属分布层8的下表面制备第二钝化层9，预留出键合点的位置。

第二钝化层9的材料为环氧树脂，环氧树脂具有高绝缘和高熔点的性能，能起到很好的隔离空气和保护金属的作用。

步骤h：依照步骤a～g，在第二半导体衬底10上制备形成第二单层集成波导腔体。

第一单层集成波导腔体和第二单层集成波导腔体的制备过程相同，本发明实施例在此不再赘述。

步骤i：将第一单层集成波导腔体和第二单层集成波导腔体进行层间键合，形成衬底集成折叠波导滤波器。

进一步地，利用若干键合凸起11将通过键合点将第一单层集成波导腔体和第二单层集成波导腔体压合在一起，形成层间键合，形成衬底集成折叠波导滤波器，键合后的第一单层集成波导腔体和第二单层集成波导腔体之间形成缝隙结构。

需要说明的是，键合凸起11可以在任何一片单层集成波导腔体的的键合点上放置，与另一片单层集成波导腔体的键合点对准后压合。

需要说明的是，本发明中提到的键合凸起11即为焊球，在常温下是柔软的，随着温度降低会变成固体，将第一单层集成波导腔体和第二单层集成波导腔体粘合起来。

进一步地，键合凸起11的材料为铝、锡、铝锡合金或铜锡合金。

在一个具体实施例中，键合凸起11的材料为铜锡合金，铜锡合金具有良好的耐腐蚀性能和承载性能以及适当的导电率。

进一步地，键合凸起11的直径为8～15μm，高度为3～10μm。

请同时参见图2～图7，图2为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的结构示意图；图3为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的截面结构示意图；图4为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的金属柱的结构示意图；图5为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的第一金属分布层的结构示意图；图6为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的第二金属分布层的结构示意图；图7为本发明实施例提供的一种基于硅通孔的衬底集成折叠波导滤波器的键合凸起的结构示意图。

该衬底集成折叠波导滤波器包括：第一单层集成波导腔体和第二单层集成波导腔体、键合凸起11。

第一单层集成波导腔体包括：第一半导体衬底1、硅通孔、环形介质层2、金属柱3、第一隔离层4、第一金属分布层5、第一钝化层6、第二隔离层7、第二金属分布层8、第二钝化层9。

第二单层集成波导腔体包括：第二半导体衬底10、硅通孔、环形介质层2、金属柱3、第一隔离层4、第一金属分布层5、第一钝化层6、第二隔离层7、第二金属分布层8、第二钝化层9。

其中，硅通孔分别位于第一半导体衬底1和第二半导体衬底2内部，金属柱3位于硅通孔内部，环形介质层3位于金属柱4和硅通孔之间。

第二钝化层9、第二金属分布层8、第二隔离层7、金属柱3、第一隔离层4、第一金属分布层5、第一钝化层6自下而上依次设置。

键合凸起11位于相对设置的第一单层集成波导腔体和第二单层集成波导腔体之间，即位于第一单层集成波导腔体的第二金属分布层8和第二单层集成波导腔体的第二金属分布层8之间。

本发明采用硅通孔技术和衬底键合技术制备双层折叠式硅衬底集成波导滤波器，通过在两层硅衬底集成波导间设计增加缝隙结构，使滤波器在两层衬底中形成折叠结构，减小无源滤波器的片上面积，从而可以达到较密集的系统集成。

本发明在传统折叠式波导滤波器的基础上，利用硅通孔技术和衬底键合技术，制备了共面波导输入/输出转接结构的硅衬底折叠波导滤波器，其制备工艺与CMOS工艺兼容，易于与硅衬底电路集成。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims

1.一种基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，包括以下步骤：

(a)在第一半导体衬底上刻蚀硅通孔，所述第一半导体衬底为高阻硅衬底；

(b)在所述硅通孔的内表面制备环形介质层，所述环形介质层为二氧化硅层；

(c)在所述环形介质层内制备金属柱；

(d)在所述第一半导体衬底的上表面制备第一隔离层；

(e)在所述硅通孔以及所述第一隔离层的上表面制备第一金属分布层，在所述第一金属分布层的上表面制备第一钝化层；

(f)在所述第一半导体衬底的下表面制备第二隔离层；

(g)在所述硅通孔以及所述第二隔离层的下表面制备第二金属分布层，在所述第一金属分布层的下表面制备第二钝化层，同时预留出键合点的位置，从而形成第一单层集成波导腔体；

(h)依照步骤(a)～(g)，在第二半导体衬底上制备形成第二单层集成波导腔体；

(i)将所述第一单层集成波导腔体和所述第二单层集成波导腔体进行层间键合，形成衬底集成折叠波导滤波器；

步骤(i)包括：

利用键合凸起将所述第一单层集成波导腔体和所述第二单层集成波导腔体进行层间键合，形成折叠波导滤波器，键合后的所述第一单层集成波导腔体和所述第二单层集成波导腔体之间形成缝隙结构。

2.根据权利要求1所述的基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，步骤(a)包括：

3.根据权利要求2所述的基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，相邻所述硅通孔之间的中心距为10～50μm。

4.根据权利要求1所述的基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，步骤(b)包括：

5.根据权利要求1所述的基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，所述金属柱层为铜柱层或铝柱层。

6.根据权利要求1所述的基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，所述第一金属分布层和第二金属分布层均为铜线层或者铝线层。

7.根据权利要求1所述的基于硅通孔的衬底集成折叠波导滤波器的制备方法，其特征在于，所述键合凸起的材料为铝、锡、铝锡合金或铜锡合金。

8.一种基于硅通孔的衬底集成折叠波导滤波器，其特征在于，所述衬底集成折叠波导滤波器由权利要求1～7任一项所述的方法制备形成。