CN102543917A - 集成电路散热装置 - Google Patents
集成电路散热装置 Download PDFInfo
- Publication number
- CN102543917A CN102543917A CN2010106064352A CN201010606435A CN102543917A CN 102543917 A CN102543917 A CN 102543917A CN 2010106064352 A CN2010106064352 A CN 2010106064352A CN 201010606435 A CN201010606435 A CN 201010606435A CN 102543917 A CN102543917 A CN 102543917A
- Authority
- CN
- China
- Prior art keywords
- microchannel
- integrated circuit
- heat dissipation
- dissipation device
- circuit heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001816 cooling Methods 0.000 title abstract description 24
- 239000012530 fluid Substances 0.000 claims abstract description 48
- 230000017525 heat dissipation Effects 0.000 claims description 27
- 238000010276 construction Methods 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 12
- 238000009828 non-uniform distribution Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 47
- 239000010410 layer Substances 0.000 description 38
- 239000002184 metal Substances 0.000 description 33
- 229910052751 metal Inorganic materials 0.000 description 33
- 238000000034 method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
公开了一种集成电路散热装置，包括设有输入口和输出口的微通道，所述微通道中设置阻挠体。本发明中，由于在微通道中设置了阻挠体，因而可以阻碍降低微通道中流体的流速，从而可以带走更多的热。
Description
技术领域
本发明涉及微电子封装技术，MEMS技术以及三维集成技术领域，具体是一种集成电路散热装置。
背景技术
随着微电子芯片高速度、高密度、高性能的发展，热管理成了微系统封装中的一个非常重要的问题，所以集成电路中的散热问题在许多计算机应用中是很重要的。在高性能计算机器中，例如服务器、大型机和超级电脑，多芯片组件的散热效率将会直接影响计算机的设计和操作性能。
芯片的热量是由电流流经电阻产生的。电阻生热是由芯片上信号沿着金属线进行传输和功率传送的过程产生，也会由个体晶体管偏置电流通过集成电路衬底泄漏和晶体管电平转换过程中产生。另一种热量的产生发生在多芯片组件或与母板之间进行信号和功率传递的导线电阻上。
集成电路中的散热一般是通过芯片向一个具有高导热系数的热扩散器来传递，最终通过大表面积的散热片消散于对流气体中。为了增强散热效果，对流气流可能被冷却，其中集成电路通过流体管道进行液体散热成为现在芯片封装系统热管理的热点。
多芯片组件一般由多层内嵌互连网络的电绝缘材料组成，绝缘材料通常是陶瓷。高性能多芯片组件一般可以包含80～120层金属和电绝缘层，6～8厘米厚。陶瓷电气绝缘材料的导热系数相当于硅的1/30，铜的1/80。集成电路芯片通常连接到芯片表面二维布置的电连接凸点上。
多芯片组件结构一般包括垂直连接的衬底，和通过凸点连接的集成电路芯片。由此形成的结构通常被称为“叠层”。多个“叠层”和单一的集成电路芯片也可以被连接到凸点上，在传统的二维布置的多芯片组件表面之上，除非实施适当的冷却措施，否则多个芯片堆叠将会由于热累积而带来芯片温度的不断升高。因此，高性能计算机系统在实现向多芯片组件提供必要的互连网络布线密度的同时，仅仅依靠芯片的传统的散热方法，很难达到其设计性能的满足。
发明内容
本发明的目的之一在于提供一种散热效果更好的集成电路散热装置。
根据本发明的一个方面提出一种集成电路散热装置，包括设有输入口和输出口的微通道，所述微通道中设置阻挠体。
其中，所述阻挠体是多个，且该多个阻挠体在所述微通道中非均匀分布。
其中，所述阻挠体相对于所述微通道的流体流动方向垂直设置或逆向设置。
其中，所述阻挠体的阻挠面相对于所述微通道的流体流动方向垂直设置或逆向设置。
其中，还包括所述微通道的输入口处设置连接结构，该连接结构的一端开口，另一端与所述微通道的输入口连通，并且该连接结构与所述微通道的接合处设置密封结构.
其中，所述微通道的输出口处设置连接结构，该连接结构的一端开口，另一端与所述微通道的输出口连通，并且该连接结构与所述微通道的接合处设置密封结构。
其中，所述阻挠体为设置于所述微通道内的凸点。
其中，所述阻挠体为导电材料，其两端电连接所述微通道外的待连接部分。
其中，所述微通道中流体的流动速度为大于等于0.1马赫且小于等于0.5马赫。
其中，流体输入该散热装置的输入压力大于等于2bar且小于等于11bar。
其中，所述微通道设置于多芯片组件的层叠结构中。
本发明提出的集成电路散热装置可提高集成电路的散热效率。
附图说明
图1是包含本发明集成电路散热装置的散热系统的一个实施例剖视示意图；
图2是图1所示实施例中夹层金属基板的制作过程A-H步的流程图；
图3是接续图2I-N步的流程图；
图4是包含本发明集成电路散热装置的散热系统的另一个实施例示意图；
图5是包含本发明集成电路散热装置的散热系统的第三个实施例的示意图；
图6是包含本发明集成电路散热装置的散热系统的第四个实施例的示意图。
具体实施方式
为了使本发明的目的，技术方案和优点描述的更清晰，以下结合具体的实例及附图加以说明。本发明中所描述的多芯片组件不同于现有的多芯片组件模型，它不但提供了一个电互连网络，而且还提供多芯片组件以及连接多芯片组件的集成电路散热结构。本发明中的多芯片组件模型利用在微通道中流动的可压缩流体，并通过结构控制流体的流速进行散热。同时本发明中的多芯片组件结构也通过高热导率材料形成的流体通道对封装系统中的热进行管理。另外，还可以通过在外部增加与内部流道耦合的不可压缩流体的通道或者添加其他类型的冷却方式对系统进行散热。
另外本发明所描述的方法、材料以及制作工艺也可以应用于单一集成电路和单个芯片模型中的散热。
本发明主要应用于高密度的电连接网络(包括路由集成电路和开关集成电路)，比如多核的处理器以及内存电路。
多芯片组件是用来传送集成电路裸片之间电子信号、电信号和地信号，这些集成电路的裸片主要是用来执行特定的功能，比如逻辑比较，加法，存储器，开关以及路由的数字信号。在正常工作状态下，每一个集成电路都产生一定量热，这些热量主要是由电流通路材料的电阻所产生的。如果热量不能高速向外界进行散发，那么集成电路的温度就会不断的上升，在某些温度下集成电路的工作将受到不利的影响。因此散热对于集成电路变得非常重要，本发明为集成电路和多芯片组件的整体系统提供比较高的散热速率，主要是因为这种结构能够带走尽可能靠近热源的热量。在当今科技中，为了减少热阻，裸片已经被减的很薄。现在主要应用的是在裸片的背部通过热导的方式进行散热，在裸片的前面一般采用陶瓷基片或者密封材料。热传导主要是通过密封材料和与接线网络相连接的嵌入到陶瓷的金属进行，其中陶瓷基片材料的导热系数与玻璃和陶瓷基片内的冷却通道材料导热系数比较接近。
在陶瓷基板材料内的微通道冷却将很难获得比较好的散热效果，主要是由于陶瓷材料本身的热导率很小。因此尽可能的接近晶体管的发热源和尽可能高效的散热是非常有必要的。为了达到这一目的，本发明中提出了多芯片组件散热结构，该散热结构尽可能的接近集成电路的晶体管层，并通过采用具有高热导率的混合材料以及通过直接在多芯片组件的内部进行散热的方式进行散热。
图1为包含本发明集成电路散热装置的散热系统的一个实施例剖视示意图。本发明集成电路散热装置的散热系统包括三层基板结构，分别为上层基板150、夹层基板170和下层基板180。为了更加清晰的阐述，在这里基板结构上面的其他附加层被忽略。并且，相邻基板间形成了用于供流体通过而散热的微通道165。
这三个基板结构包含了两类不同热导率的材料，上层基板150和下层基板180使用的是半导体基板，夹层基板170使用的是金属基板。在三个基板的上表面均分布有包含有内置金属导线网络的绝缘层120。
其中，绝缘层120中的导线132和导线柱130组成导线网络。该导线网络也作为相应导电通路的一部分，这部分导电通路与对应基板中设置的电连接通孔140、190或155中的导电体共同构成与基板对应的导电通路。
并且，对于上层基板来说，其导电通路还包括在绝缘层120与基板150之间的凸点135，目的是实现绝缘层120中导线在分布层与基板150的电连接通孔140中导电体的电连接。而且，在绝缘层120的上表面，也就是上层基板整个导电通路的上端也设有凸点125，其作用实现与集成电路裸片115和105电连接。其中，集成电路105也可能是有多层堆叠的集成电路110。而在基板150的下表面，也就是上层基板导电通路的下端，在微通道165中设有凸点145。该凸点145提供了通道的空间，提供了通过微通道的导热途径，调节流体的平均流速，并且也提供了穿过微通道165的电连接。
同理，在夹层基板与下层基板的之间的微通道165也设有凸点145，而绝缘层120与基板170之间也设有凸点135，绝缘层120与基板180之间也设有凸点135，与作用与上文相同。
并且，基板180的下表面设有凸点160以与外部连接接口185电连接。
如此，三层基板中的导电通路及各个凸点便实现了集成电路裸片105和115与外部连接接口185的电连接。而微通道165中通过流体时，便可以带走热量，而且微通道165中的凸点145起到了调节流速的作用，增加了导热率，提高了散热效果。
优选的，在导线的上面再分布一层电绝缘材料，这种材料具有比较低的导热率和比较好的电绝缘性能。
基板结构150、170和180是用来增大内部导热系数，而绝缘层120内置导线和导电柱组成部分的信号和配电网络。基板结构180具有比较厚的基板层，能够为整个封装结构提供比较强的机械支持和提供与基板平台的进行电连接的接口。在各层之间形成的微通道165为可压缩的流体提供流通的通道，这些流体一般具有低的表面张力，低的粘度和高的比热容。
优选的，微通道165中的凸点145为非均匀设置，且凸点145相对于微通道的流体流动方向垂直设置或逆向设置。流体流动的方向也就是从微通道的输入口到输出口的方向，关于流体流向在图4及图5实施例给予了更加明显表达。
图2示出了图1所示实施例中夹层金属基板的制作过程A-H及图3示出了图1所示实施例中夹层金属基板的制作过程I-N步的流程图。主要对金属基板结构170中的导电通孔和导电导线的制作工艺流程进行了详细的说明。
如图2A步骤所示，其阐述了光刻工艺的应用，利用一个具有平面图形的光刻版图205，对光刻胶或具有光敏性的材料210进行光刻。在基板220的上面形成一层包含有SiO2或者是SiN1-x的钝化层215。钝化层主要是应用于电化学机械抛光的自停止层。利用适当的光经过对光刻胶层210曝光后，利用光刻胶湿法腐蚀溶液或者干法等离子体刻蚀工艺去除暴露的材料，从而得到如2B步骤所示的结构210。
如图2C步骤所示，在结构210的表面上沉积一层金属沉积的种子层225。其中，一种具体实现的例子是铜可以作为铜金属沉积的种子层，也可以是其他的金属沉积，但要应用其他对应的种子层，比如镍和金等。
如图2D步骤所示，金属层230需要利用特定的工艺沉积一定的厚度，比如应用电化学或化学沉积工艺方法。金属层230需要具有比较高的热导率，可以使多芯片组件的内部更好的进行散热。
如图2E步骤所示，金属层230在沉积后需要减薄到所要求的厚度，形成一个比较平坦的平面。一定厚度并且表面质量比较好的金属层能够保证更好进行上层的半导体集成电路的工艺；步骤2E可以应用常规化学机械抛光工艺实现，一方面减薄沉积金属层的厚度达到要求另一方面可以使表面平坦。图2E描述了平坦的金属层230结构，金属层230的厚度和光刻胶210的厚度相同。
如图2F步骤所示，去除光刻胶层210后根据使用的光刻胶的性质就可以形成所要求的金属结构。具体的去除光刻胶层的工艺可以应用有机的溶剂湿法腐蚀也可能应用气相化学等离子体干法刻蚀。
如图2G步骤所示，在如图2F步骤所示的金属结构层230表面沉积一层电绝缘层225，在绝缘层225的上面沉积一层种子层223。
如图2H步骤所示，沉积一层金属层232在种子层的上面，其中金属层230和金属层232可以由不同的金属材料构成，彼此被绝缘层225隔离。
如图3I步骤所示，金属层232减薄和平坦化工艺达到绝缘层225的表面，在其最上面的表面上沉积一层与钝化层215相似的钝化层216。
如图3J步骤所示，然后去除基板220直到接近钝化层215和金属层232。基板层220可能采用的是玻璃材料、半导体材料、金属材料或者是多种材料的组合材料。去除基板220的工艺方法包括有水溶液湿法或者等离子体干法刻蚀、机械研磨和抛光。去除方法不能破坏钝化层215。在去除基板层220后在钝化层215的表面旋涂一层光刻胶层235，此层光刻胶235与光刻胶210相似，然后利用光刻掩膜版并结合适合参数进行光刻工艺，并且利用腐蚀溶液去除可以去除的部分，形成所需要的图形，另外为了更好去除包括在钝化层下面的光刻胶可以适当调整腐蚀工艺的参数。
剩余的光刻胶作为掩模应用常规的半导体制造工艺去除下面的一层绝缘层215。其后形成在金属层上面的光刻胶的孔洞236；
然后为了实现与金属层232导电，在孔洞236中填充一种导体材料。与图2G所示金属沉积工艺相似，那么就得到如图3J步骤所示的结构，其中金属种子层240沉积在暴露的表面上，主要是在孔洞236和光刻胶235的表面上。
如图3K步骤所示，然后可以采用电化学沉积工艺在种子层240上沉积金属233，得到如图3K步骤所示的结果；
如图3L步骤所示，然后采用平坦化工艺比如机械化抛光工艺是金属层233具有一个平坦的平面，得到如图3L步骤所示的结构；
如图3M步骤所示，去除光刻胶然后得到与金属层232连接的如图3M步骤所示的凸点结构260，该凸点由金属层233组成。
以上所介绍的制作方法过程如图2及图3所示，第A至M的工艺过程得到的结构，通过这些工艺和过程的组合就可以得到本发明主要的主要部分多芯片组件结构的叠层结构，它是一种具有高导热性的热传导渠道的叠层结构。
图3N步骤所示，主要说明了带有内部气体通道的多芯片组件叠层部分，也是本发明的主要部分。所述的部分包含有结构I、II、III、IV，结构I对应于图2所示的图3M步骤部分，在图3I步骤中的结构通过连接凸点265与系统的其他的结构连接。如图所示的导电金属凸点260作用是增加结构的机械强度和增加通过通道165的热传导性能，凸点结构260在结构I和结构II形成了微通道165，凸点260和261还有调节通过多芯片组件的散热的作用，实现两种途径为：(1)通过阻塞通道中流体的流动从而调节在整个管道中气态流体在局部的平均流动速度；(2)通过其具有比较好的热传导性能而调节在管道中的热传导性能。结构II表面的电绝缘材料中形成了水平的电连接嵌入式的导线网络和垂直的电连接嵌入式的导线柱。结构255和269代表了形成的导线，而结构250则代表了形成的导线柱。结构III与结构I相似，通过凸点260和凸点265与层IV实现电和机械的连接，结构III和结构IV通过凸点260形成了微通道165。其中结构IV可能包含有带有由晶体管和金属导线组成的集成电路半导体晶片。
图4示出了包含本发明集成电路散热装置和的散热系统的另一个实施例示意图；图4A说明了一种封装系统的横截面，封装系统包含带有微通道165(也就是流体通道)和流体入口和连接通道305的多芯片组件330。连接结构305利用密封结构(包括密封件310、315和317)与外界环境进行隔离。其中密封件310实现连接结构305和基板340之间的密封，密封件315和317实现连接结构305和多芯片组件330之间的密封。
两个集成电路裸片325的散热片320作为内部散热结构被放置在耦合散热结构330的内部，基板340提供了整个系统的机械支撑，系统与电路板的电连接是通过接触触点343和345实现。流体在连接结构305的入口350处的特征参数分别为第一温度T1，在通过微通道165的第一流速V1和第一压力，在出口360处的特征参数分别为第二温度T2＞T1，第二流速V2和第二压力P2＞P1。如图4B所示，说明了封装系统和密封部件310、315和317的截面，这个截面是在如图4A图所示370的位置通过剖切线A-B进行观察得到的。
图5示出了包含本发明集成电路散热装置和的散热系统的第三实施例示意图；图5A说明的是一个包含有多芯片组件330，组件中微通道165(也就是流体通道)和设置与基板结构的内部的流体通道467(也可以说是微通道)。连接结构420中的流体在入口350处的特征参数分别为第一温度T1，以及在微通道165和467中的气体第一流速V1和第一压力P1，另外还在出口450处的特征参数分别为第二温度T2＞T1，以及在微通道165(也就是流体通道)和467中的气体第二流速V2和第二压力P2＞P1。其中出口450和入口350隔离是通过标准的密封结构(包括密封件319、315和317)实现的。微通道467(也就是流体通道)使气体/液体的在管道内均匀性流动。
在流体冷却耦合结构420的外部结构410包含有液态流体的微通道415(也就是流体通道)。其中，微通道415中流动的散热介质是一种不可压缩的流体，这种散热结构可以对电路芯片325进行散热。接触触点430为集成电路芯片325和在流体冷却耦合结构420中的冷却结构410之间提供热传导的通道。集成电路芯片与电路板的通过连接结构343和345以及在流体冷却耦合结构420中的开口460实现电连接。如图5B所示，说明了封装系统和密封部件315和317的截面，这个截面是在如图5A图所示470的位置通过剖切线A-B进行观察得到的。
图6示出了包含本发明集成电路散热装置和的散热系统的第四实施例示意图。图6A部分详细的阐述了该实施例的截面图，包括多芯片组件330和流体的传输通道(与图5实施例相似略)。这个视图是通过在570的位置观看在图6C部分沿着A-C线的剖视图，可以看到其流体通道的耦合散热结构420和基板340之间的密封结构315。通过连接结构343和345实现与电路板电连接，其中流体耦合散热结构420通过开口460部分与外界是相通的。
图6B部分是本实施例的横截面图，同样包含有多芯片组件330和流体的传输通道。第二个视图是通过在570的位置观看在图6C部分沿着B-C线的剖视图。
图6C所示的是本实施例的水平截面视图，可以看到基板340和耦合散热结构420之间的密封结构315。同时也能看到集成电路的裸芯片325，以及在基板340上的开放的空间460通过一些电连接实现与电路板的结合。冷却气体的入口为图中350所示。
本发明由于在微通道中设置了阻挠体(凸点)，因而可以阻碍降低微通道中流体的流速，从而可以带走更多的热。而且，本发明中的阻挠体还可以兼做导电部件，连接微通道外部的待连接部分。
阻挠体(凸点)的非均匀分布能够起到更好的阻碍作用，且当使得所述阻挠体相对于所述微通道的流体流动方向垂直设置或逆向设置时，也能够起到更好的阻碍作用。特别是阻挠体的阻挠面相对于所述微通道的流体流动方向垂直设置或逆向设置时，阻碍作用更好。阻挠面是指所述阻挠体与流体首先接触的面。
微通道输入口和输出口处设置的连接结构能够实现与外部流体提供装置的良好对接，而密封结构则可以确保流体不外泄。
本发明可以进一步用于处理器与处理器外延伸的，多核芯片载体上最近的一级缓存进行数据传输。外部缓存与多处理器芯片通过多核模块中多位宽专用总线进行高速数据传输。外部的缓存可以被放置靠近多核芯片。
本发明可以进一步用于高性能系统中。具体的说，这些高性能系统配置三维综合静态随机存取存储器(SDRAM)或嵌入式动态随机存取存储器(EDRAM)。这两种类型的存储器一般都集成于有限空间的多处理器芯片之中。伴随着处理器的数量的增加，它将可以放置在急需的高速缓存附近，但在处理器之外。这种策略需要在多芯片组件上进行缓存堆叠和流道冷却。
本发明还体现在通过管道内部流体冷却来提高处理器和其他集成电路芯片的总体散热速率，此外，外部液体冷却和热传导性的途径可以帮助提高散热效率。
本发明还体现在通过有内嵌通孔的金属和半导体层传导冷却来提高处理器热导率。
本发明中多芯片组件通过更短的通孔来改善效能。依照本发明的构造，多芯片组件的整体厚度预计会比具有相同数量的金属层的陶瓷多芯片组件要小得多。这可以致使寄生电感、电容、电阻减少，因而需要更少的缓冲器来修正时钟偏差和信号失真。相对于陶瓷多芯片组件本发明采用的更小的通孔导致更短的传播延迟和更少的存储器访问延迟。
在另一个方面，由于材料和结构的因素，陶瓷多芯片组件达到符合未来技术要求的布线密度是不可行的。本发明的多芯片组件的设计和结构使用的布线方式通过气动冷却管道，可以用于实现集成电路高布线密度。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (11)
1.一种集成电路散热装置，包括设有输入口和输出口的微通道，其特征在于，所述微通道中设置阻挠体。
2.根据权利要求1所述的集成电路散热装置，其特征在于，所述阻挠体为多个，且所述多个阻挠体在所述微通道中非均匀分布。
3.根据权利要求1所述的集成电路散热装置，其特征在于，所述阻挠体相对于所述微通道的流体流动方向垂直设置或逆向设置。
4.根据权利要求3所述的集成电路散热装置，其特征在于，所述阻挠体的阻挠面相对于所述微通道的流体流动方向垂直设置或逆向设置。
5.根据权利要求1所述的集成电路散热装置，其特征在于，所述微通道的输入口处设置连接结构，所述连接结构的一端开口，另一端与所述微通道的输入口连通，并且所述连接结构与所述微通道的接合处设置密封结构。
6.根据权利要求1所述的集成电路散热装置，其特征在于，所述微通道的输出口处设置连接结构，所述连接结构的一端开口，另一端与所述微通道的输出口连通，并且所述连接结构与所述微通道的接合处设置密封结构。
7.根据权利要求1至6中任一项所述的集成电路散热装置，其特征在于，所述阻挠体为设置于所述微通道内的凸点。
8.根据权利要求1至6中任一项所述的集成电路散热装置，其特征在于，所述阻挠体为导电材料，其两端电连接所述微通道外的待连接部分。
9.根据权利要求1至6中任一项所述的集成电路散热装置，其特征在于，所述微通道中流体的流动速度为大于等于0.1马赫且小于等于0.5马赫。
10.根据权利要求1至6中任一项所述的集成电路散热装置，其特征在于，所述散热装置输入的流体的压力大于等于2bar且小于等于11bar。
11.根据权利要求1至6中任一项所述的集成电路散热装置，其特征在于，所述微通道设置于多芯片组件的层叠结构中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010606435.2A CN102543917B (zh) | 2010-12-24 | 集成电路散热装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010606435.2A CN102543917B (zh) | 2010-12-24 | 集成电路散热装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543917A true CN102543917A (zh) | 2012-07-04 |
| CN102543917B CN102543917B (zh) | 2016-12-14 |
Family
ID=
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867890A (zh) * | 2015-05-07 | 2015-08-26 | 上海交通大学 | 一种用于3d芯片的相变冷却结构 |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| WO2020248905A1 (zh) * | 2019-06-12 | 2020-12-17 | 上海先方半导体有限公司 | 一种晶圆级三维堆叠微流道散热结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050211418A1 (en) * | 2002-11-01 | 2005-09-29 | Cooligy, Inc. | Method and apparatus for efficient vertical fluid delivery for cooling a heat producing device |
| CN1728365A (zh) * | 2004-07-01 | 2006-02-01 | 国际商业机器公司 | 用于半导体集成电路封装的微通道冷却的设备和方法 |
| CN1819165A (zh) * | 2004-11-24 | 2006-08-16 | 朗迅科技公司 | 微通道冷却技术 |
| CN101005753A (zh) * | 2006-01-17 | 2007-07-25 | 德尔菲技术公司 | 微通道散热装置 |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050211418A1 (en) * | 2002-11-01 | 2005-09-29 | Cooligy, Inc. | Method and apparatus for efficient vertical fluid delivery for cooling a heat producing device |
| CN1728365A (zh) * | 2004-07-01 | 2006-02-01 | 国际商业机器公司 | 用于半导体集成电路封装的微通道冷却的设备和方法 |
| CN1819165A (zh) * | 2004-11-24 | 2006-08-16 | 朗迅科技公司 | 微通道冷却技术 |
| CN101005753A (zh) * | 2006-01-17 | 2007-07-25 | 德尔菲技术公司 | 微通道散热装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867890A (zh) * | 2015-05-07 | 2015-08-26 | 上海交通大学 | 一种用于3d芯片的相变冷却结构 |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| WO2020248905A1 (zh) * | 2019-06-12 | 2020-12-17 | 上海先方半导体有限公司 | 一种晶圆级三维堆叠微流道散热结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106098637B (zh) | 具有伪管芯的扇出堆叠系统级封装(sip)及其制造方法 | |
| US8035223B2 (en) | Structure and process for electrical interconnect and thermal management | |
| US8502373B2 (en) | 3-D integrated circuit lateral heat dissipation | |
| TWI406363B (zh) | 積體電路微模組 | |
| US8674510B2 (en) | Three-dimensional integrated circuit structure having improved power and thermal management | |
| TWI441305B (zh) | 半導體裝置 | |
| CN102569227B (zh) | 集成电路散热系统及制作方法 | |
| TW202404430A (zh) | 半導體核心組件 | |
| US8436465B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| TWI493636B (zh) | 具有集成插槽的系統級封裝及用於製造其的方法 | |
| US9847272B2 (en) | Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures | |
| US11094608B2 (en) | Heat dissipation structure including stacked chips surrounded by thermal interface material rings | |
| US20230317559A1 (en) | Silicon-based fan out package structure and preparation method therefor | |
| US10943851B1 (en) | Reconstituted wafer assembly | |
| KR101461819B1 (ko) | Abl과 tsv 구조를 이용한 반도체 소자의 적층형 냉각 시스템 | |
| CN102543917B (zh) | 集成电路散热装置 | |
| CN102543917A (zh) | 集成电路散热装置 | |
| Steller et al. | Microfluidic Interposer for High Performance Fluidic Chip Cooling | |
| US20120099274A1 (en) | Devices and methods providing for intra-die cooling structure reservoirs | |
| TWI423414B (zh) | 積體電路微模組 | |
| CN110516382A (zh) | 一种基于硅直通孔的三维集成系统热解析方法 | |
| TW202103275A (zh) | 積體電路散熱結構 | |
| CN109378302A (zh) | 一种散热共形电路及其制造方法 | |
| CN113946992B (zh) | 一种基于热阻网络的三维集成pdn热分析方法及装置 | |
| CN114914213A (zh) | 一种三维芯片集成结构及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150227 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20150227 Address after: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1 Applicant after: National Center for Advanced Packaging Co., Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics Applicant before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170816 Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee after: Shanghai State Intellectual Property Services Co., Ltd. Address before: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee before: National Center for Advanced Packaging Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191202 Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee before: Shanghai State Intellectual Property Services Co., Ltd. |