CN114914213A - 一种三维芯片集成结构及其加工方法 - Google Patents

一种三维芯片集成结构及其加工方法 Download PDF

Info

Publication number
CN114914213A
CN114914213A CN202110173007.3A CN202110173007A CN114914213A CN 114914213 A CN114914213 A CN 114914213A CN 202110173007 A CN202110173007 A CN 202110173007A CN 114914213 A CN114914213 A CN 114914213A
Authority
CN
China
Prior art keywords
silicon
chip
silicon chip
integrated structure
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110173007.3A
Other languages
English (en)
Inventor
汪晓红
饶伟
张朋举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technical Institute of Physics and Chemistry of CAS
Original Assignee
Technical Institute of Physics and Chemistry of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technical Institute of Physics and Chemistry of CAS filed Critical Technical Institute of Physics and Chemistry of CAS
Priority to CN202110173007.3A priority Critical patent/CN114914213A/zh
Publication of CN114914213A publication Critical patent/CN114914213A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Abstract

本发明涉及半导体技术领域，尤其涉及一种三维芯片集成结构及其加工方法。所述三维芯片集成结构包括由上至下依次垂直堆叠的封装层、第一硅芯片、键合层、第二硅芯片和热沉结构；所述第一硅芯片和所述第二硅芯片上均设有若干个硅通孔和若干个水平通道；所述热沉结构由微通道组成；所述硅通孔与所述水平通道、所述微通道相互联通设置；低熔点金属填充于所述硅通孔、所述水平通道和所述微通道内。该三维芯片集成结构散热性良好；该三维芯片集成结构的加工方法简单快捷。

Description

一种三维芯片集成结构及其加工方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维芯片集成结构及其加工方法。
背景技术
半导体技术的飞速发展，对IC性能的需求不断提高，如功能增强、尺寸减小、耗电量与成本降低等。三维集成技术是实现微电子产品向着小型化、高性能、高整合、及低成本方向发展的关键技术。硅通孔(TSV)是三维集成电路中堆叠芯片实现互连的一种新技术解决方案。
然而，芯片堆叠带来一系列新的热管理挑战，如功率密度成倍增加、芯片温度分布不均、热应力增加等问题。三维集成电路的热问题主要有如下两个方面：①多层有源芯片在垂直方向上堆叠，使晶体管密度大幅度增加，从而引起功率密度的急剧增加；②三维集成电路内部的热量必须经过相邻的芯片层和键合层才能传导到它的上下层表面的散热器或热沉，而键合层材料的热导率远小于硅和铜的热导率[如室温下，二氧化硅的热导率为1.4W/(m·K)，其远小于硅150W/(m·K)和铜401W/(m·K)的热导率]，使上下层芯片间的热传导能力大幅度下降，同时由于芯片面积的减小，三维集成电路的散热能力急剧下降。因此，高效的散热技术方案成为进一步发展的技术瓶颈。
芯片的强化散热方案主要有两类；一类为外置冷却系统，如插入式散热器、底部微通道散热热沉等，但三维芯片的厚度会因此而增加；另一类为层间冷却，如设置不传输电信号只传递热量的热通孔或在层间刻蚀内部微通道进行对流强化冷却，但热通孔的增多会带来布局和规划困难并且微通道的刻蚀增加制作难度、降低了芯片的可靠性。上述方式都基于被动散热，即借助外界额外的手段达到散热的目的，有悖于三维芯片减小芯片规模的初衷。3D IC的热分析已经证明平面间通孔除传输信号之外还能增强散热，为三维芯片结构的主动散热提供潜力。因此，通过硅通孔强化芯片的主动散热能力是面临严峻的芯片热管理问题的又一新的思考方向。
鉴于此，特提出本发明。
发明内容
本发明的目的是提供一种三维芯片集成结构，该三维芯片集成结构散热性良好；本发明的另一目的是提供一种三维芯片集成结构的加工方法，该加工方法简单快捷。
具体地，本发明提供以下技术方案：
本发明提供一种三维芯片集成结构，包括由上至下依次垂直堆叠的封装层、第一硅芯片、键合层、第二硅芯片和热沉结构；
所述第一硅芯片和所述第二硅芯片上均设有若干个硅通孔和若干个水平通道；所述热沉结构由微通道组成；所述硅通孔与所述水平通道、所述微通道相互联通设置；
低熔点金属填充于所述硅通孔、所述水平通道和所述微通道内。
本发明发现，利用上述硅通孔、水平通道和微通道在水平和垂直方向实现芯片互连三维结构，将低熔点金属作为灌注的介质，既能利用其导电性实现电连接，又利用其高导电性实现对流散热缓解集成电路的高热流密度；也就是说，利用三维芯片内部的低熔点金属的流动特性，在微通道内对流实现强化散热，进而延长使用芯片寿命。
本发明中，低熔点金属在联通的通道内流动，通过微通道热沉汇集并流出三维芯片。
作为上述技术方案的优选，所述硅通孔和所述水平通道的内表面均沉积有绝缘层。
作为上述技术方案的优选，所述绝缘层为二氧化硅。
作为上述技术方案的优选，所述封装层、所述键合层和所述热沉结构分别与所述第一硅芯片和所述第二硅芯片对准键合，并通过通道相互连通。
作为上述技术方案的优选，所述低熔点金属为镓、铟、锡、铋中的一种或几种组成的合金。
针对本发明的三维芯片集成结构，当填充的低熔点金属为镓、铟、锡、铋中的一种或几种时，散热性能更佳。
作为上述技术方案的优选，所述微通道的宽度为100～300μm，深度为100～300μm。
本发明还提供上述三维芯片集成结构的加工方法，包括如下步骤：
(1)在第一硅芯片和第二硅芯片上刻蚀若干个硅通孔和若干个水平通道，并在所述硅通孔和所述水平通道的内表面沉积绝缘层；
(2)将封装层的下表面进行等离子处理，与所述第一硅芯片的上表面进行对准键合；将键合层的上表面进行等离子体处理，与所述第一硅芯片的下表面进行对准键合；将键合层的下表面进行等离子体处理，与所述第二硅芯片的上表面进行对准键合；将热沉结构的上表面进行等离子体处理，与所述第二硅芯片的下表面进行对准键合；
(3)注入低熔点金属。
在上述技术方案中，通过光刻或干法刻蚀硅通孔和水平通道；所述等离子处理利用等离子处理机完成；利用小型电磁泵注入低熔点金属。
作为上述技术方案的优选，所述绝缘层为二氧化硅。
作为上述技术方案的优选，所述封装层、所述键合层和所述热沉结构均为环氧树脂材料。
作为上述技术方案的优选，所述低熔点金属为镓、铟、锡、铋中的一种或几种。
本发明的有益效果在于：
(1)散热性能更高效：水平和垂直通道相互连接电信号的同时，流动的低熔点金属也通过对流方式带走芯片内部的热量，另设置于芯片底部的由微通道组成的热沉结构起到强化散热作用，维持芯片正常工作温度。
(2)制备方法更简单：首先，芯片之间以微通道内的低熔点金属相互连接，实现互连；其次，硅通孔内无需通过介电层、种子层沉积后再填充导电材料，可直接将低熔点金属进行灌注。
附图说明
图1为本发明提供的三维芯片集成结构的示意图；
图2为本发明提供的三维芯片集成结构的加工示意图；
图3为本发明提供的三维芯片集成结构的第一硅芯片的平面示意图；
图4为本发明提供的三维芯片集成结构的热沉结构的平面示意图；
图5为本发明提供的三维芯片集成结构的制作流程图；
图中：101、硅通孔；102、封装层；103、第一硅芯片；104、键合层；105、第二硅芯片；106、热沉结构；201、第一硅芯片上的水平通道；202、微通道。
具体实施方式
以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例中，如无特殊说明，所用试验手段和设备均为本领域常规手段和设备。
实施例1
本实施例提供一种三维芯片集成结构，如图1、图3、图4所示，所述三维芯片集成结构包括由上至下依次垂直堆叠的封装层102、第一硅芯片103、键合层104、第二硅芯片105和热沉结构106；
所述第一硅芯片103和所述第二硅芯片105上均设有若干个硅通孔和若干个水平通道；所述热沉结构106由微通道202组成；所述硅通孔与所述水平通道、所述微通道202相互联通设置；低熔点金属填充于所述硅通孔、所述水平通道和所述微通道202内；
所述硅通孔和所述水平通道的内表面均沉积有绝缘层，所述绝缘层为二氧化硅；
所述封装层102、所述键合层104和所述热沉结构106分别与所述第一硅芯片103和所述第二硅芯片105对准键合，并通过通道相互连通；
所述低熔点金属为镓、铟、锡、铋中的一种或几种组成的合金；所述微通道的宽度为100～300μm，深度为100～300μm。
实施例2
本实施例提供一种三维芯片集成结构的加工方法，如图2、图5所示，包括如下步骤：
(1)在第一硅芯片103和第二硅芯片105上通过深反应离子刻蚀若干个硅通孔和若干个水平通道，并在所述硅通孔和所述水平通道的内表面通过氧化工艺沉积绝缘层，绝缘层的材料为二氧化硅；
(2)使用环氧树脂材料制备封装层102、键合层104和热沉结构106；将第一硅芯片上的水平通道201或微通道202通过软件设计成掩膜，利用软光刻方法将掩膜上的结构通过光刻胶成型到晶圆硅片上，然后在配制环氧树脂材料固化成型；
(3)将封装层102的下表面进行等离子处理，与所述第一硅芯片103的上表面进行对准键合；将键合层104的上表面进行等离子体处理，与所述第一硅芯片103的下表面进行对准键合；将键合层104的下表面进行等离子体处理，与所述第二硅芯片105的上表面进行对准键合；将热沉结构106的上表面进行等离子体处理，与所述第二硅芯片105的下表面进行对准键合，实现三维芯片垂直堆叠；
(3)利用小型电磁泵注入低熔点金属，所述低熔点金属为镓、铟、锡、铋中的一种或几种组成的合金。
虽然，上文中已经用一般性说明、具体实施方式及试验，对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

Claims (10)

1.一种三维芯片集成结构，其特征在于，包括由上至下依次垂直堆叠的封装层、第一硅芯片、键合层、第二硅芯片和热沉结构；
所述第一硅芯片和所述第二硅芯片上均设有若干个硅通孔和若干个水平通道；所述热沉结构由微通道组成；所述硅通孔与所述水平通道、所述微通道相互联通设置；
低熔点金属填充于所述硅通孔、所述水平通道和所述微通道内。
2.根据权利要求1所述的三维芯片集成结构，其特征在于，所述硅通孔和所述水平通道的内表面均沉积有绝缘层。
3.根据权利要求2所述的三维芯片集成结构，其特征在于，所述绝缘层为二氧化硅。
4.根据权利要求1～3任一项所述的三维芯片集成结构，其特征在于，所述封装层、所述键合层和所述热沉结构分别与所述第一硅芯片和所述第二硅芯片对准键合，并通过通道相互连通。
5.根据权利要求1所述的三维芯片集成结构，其特征在于，所述低熔点金属为镓、铟、锡、铋中的一种或几种。
6.根据权利要求1所述的三维芯片集成结构，其特征在于，所述微通道的宽度为100～300μm，深度为100～300μm。
7.一种三维芯片集成结构的加工方法，其特征在于，包括如下步骤：
(1)在第一硅芯片和第二硅芯片上刻蚀若干个硅通孔和若干个水平通道，并在所述硅通孔和所述水平通道的内表面沉积绝缘层；
(2)将封装层的下表面进行等离子处理，与所述第一硅芯片的上表面进行对准键合；将键合层的上表面进行等离子体处理，与所述第一硅芯片的下表面进行对准键合；将键合层的下表面进行等离子体处理，与所述第二硅芯片的上表面进行对准键合；将热沉结构的上表面进行等离子体处理，与所述第二硅芯片的下表面进行对准键合；
(3)注入低熔点金属。
8.根据权利要求7所述的加工方法，其特征在于，所述绝缘层为二氧化硅。
9.根据权利要求7所述的加工方法，其特征在于，所述封装层、所述键合层和所述热沉结构均为环氧树脂材料。
10.根据权利要求7所述的加工方法，其特征在于，所述低熔点金属为镓、铟、锡、铋中的一种或几种。
CN202110173007.3A 2021-02-08 2021-02-08 一种三维芯片集成结构及其加工方法 Pending CN114914213A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110173007.3A CN114914213A (zh) 2021-02-08 2021-02-08 一种三维芯片集成结构及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110173007.3A CN114914213A (zh) 2021-02-08 2021-02-08 一种三维芯片集成结构及其加工方法

Publications (1)

Publication Number Publication Date
CN114914213A true CN114914213A (zh) 2022-08-16

Family

ID=82760704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110173007.3A Pending CN114914213A (zh) 2021-02-08 2021-02-08 一种三维芯片集成结构及其加工方法

Country Status (1)

Country Link
CN (1) CN114914213A (zh)

Similar Documents

Publication Publication Date Title
US11521914B2 (en) Microelectronic assemblies having a cooling channel
CN109524373B (zh) 嵌入式微流道的三维主动散热封装结构及其制作工艺
US20200251398A1 (en) Package with embedded heat dissipation features
US10332823B2 (en) Packaged semiconductor devices
US11171075B2 (en) Stacked microfluidic cooled 3D electronic-photonic integrated circuit
US8115302B2 (en) Electronic module with carrier substrates, multiple integrated circuit (IC) chips and microchannel cooling device
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
US9082633B2 (en) Multi-die integrated circuit structure with heat sink
CN110491872B (zh) 半导体裸片组合件、封装和系统以及操作方法
US20200350229A1 (en) Integrated heat spreader with enhanced vapor chamber for multichip packages
CN103975428A (zh) 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
CN102347316A (zh) 三维集成电路结构
US11749584B2 (en) Heat dissipation structures
US20230317559A1 (en) Silicon-based fan out package structure and preparation method therefor
US20230128903A1 (en) Enhanced base die heat path using through-silicon vias
CN102569227B (zh) 集成电路散热系统及制作方法
CN114300428A (zh) 一种可六面散热的微流道封装结构及其制作方法
KR101461819B1 (ko) Abl과 tsv 구조를 이용한 반도체 소자의 적층형 냉각 시스템
CN114914213A (zh) 一种三维芯片集成结构及其加工方法
CN213546307U (zh) 一种分区式散热的芯片封装结构
Steller et al. Microfluidic Interposer for High Performance Fluidic Chip Cooling
US20230317544A1 (en) Integrated circuit packages having reduced z-height and heat path
US20240128150A1 (en) Semiconductor package structure for enhanced cooling
CN116613122A (zh) 一种兼容液体硅通孔连通孔内嵌微流道的热沉及其制法
TW202414734A (zh) 用於增強冷卻的半導體封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination