CN112614785A - 集成微流道的三维封装结构及封装方法 - Google Patents
集成微流道的三维封装结构及封装方法 Download PDFInfo
- Publication number
- CN112614785A CN112614785A CN202011491883.2A CN202011491883A CN112614785A CN 112614785 A CN112614785 A CN 112614785A CN 202011491883 A CN202011491883 A CN 202011491883A CN 112614785 A CN112614785 A CN 112614785A
- Authority
- CN
- China
- Prior art keywords
- conductor
- substrate
- micro
- conductors
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 68
- 239000004020 conductor Substances 0.000 claims abstract description 266
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 239000000110 cooling liquid Substances 0.000 claims abstract description 10
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical class [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 21
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- VRUVRQYVUDCDMT-UHFFFAOYSA-N [Sn].[Ni].[Cu] Chemical compound [Sn].[Ni].[Cu] VRUVRQYVUDCDMT-UHFFFAOYSA-N 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供了一种集成微流道的三维封装结构及封装方法，在芯片上形成多个第一导电体和多个第二导电体；在第一基板上形成多个与第一导电体对应的空腔，以及与多个与第二导电体对应的第三导电体；将芯片布置于第一基板上，以使第一导电体容置于空腔内，且第二导电体与第三导电体电连接；在第一基板上形成第一微流道结构，第一微流道结构被配置为第一导电体散热；在第二基板上形成与第一微流道结构相对应的第二微流道结构、以及多个与第一导电体一一对应的第四导电体；将第二基板布置于第一基板上，以使第一微流道结构与第二微流道结构相通，形成三维垂直结构微流道系统，且第一导电体与第四导电体电连接，使冷却液在三维垂直结构微流道系统中流动。
Description
技术领域
本发明涉及半导体封装技术领域，特别涉及一种集成微流道的三维封装结构及封装方法。
背景技术
随着先进节点的不断开发，芯片的散热成为越来越关键的问题，传统的主动散热装置不能满足大功耗、多芯片散热需求，需要通过更先进的散热技术保障芯片正常工作。其中微流道是其中一项关键技术，其特点是可以继承在芯片封装中，体积小，散热效率高，是具有良好前景的散热方案。
通常微流道在应用时，一般是作为一个散热部件组装在芯片系统中，如组装在芯片背面，或者通过封装互连将芯片组装在微流道上，这两种方式都会使得芯片的发热面，即有源面远离微流道的散热面，同时由于采用的TIM胶或底填胶热导率提升有限，依然会产生较大的热阻，影响整体散热效率。
发明内容
本发明的目的在于提供一种集成微流道的三维封装结构及封装方法，以解决现有的微流道散热效率无法提升的问题。
为解决上述技术问题，本发明提供一种集成微流道的三维封装结构及封装方法，包括：
在芯片上形成多个第一导电体和多个第二导电体；
在第一基板上形成多个与第一导电体一一对应的空腔，以及与多个与第二导电体一一对应的第三导电体；
将芯片布置于第一基板上，以使所述第一导电体容置于所述空腔内，且所述第二导电体与所述第三导电体电连接；
在第一基板上形成第一微流道结构，所述第一微流道结构被配置为所述第一导电体散热；
在第二基板上形成与所述第一微流道结构相对应的第二微流道结构、以及多个与第一导电体一一对应的第四导电体；
将第二基板布置于所述第一基板上，以使所述第一微流道结构与所述第二微流道结构相通，形成三维垂直结构微流道系统，且所述第一导电体与所述第四导电体电连接，使冷却液在所述三维垂直结构微流道系统中流动。
可选的，在所述的集成微流道的三维封装方法中，所述多个第一导电体和多个第二导电体形成在芯片的有源面上，所述芯片与所述第一基板的正面相贴合，所述第二基板与所述第一基板的背面相贴合。
可选的，在所述的集成微流道的三维封装方法中，还包括：
在所述第一基板的正面形成多个与第一导电体和/或第二导电体电连接的第五导电体及第六导电体；
所述第五导电体布置于所述第一基板与芯片的贴合面；
所述第六导电体沿芯片高度方向延伸至高于芯片顶面。
可选的，在所述的集成微流道的三维封装方法中，还包括：将芯片布置于第一基板上之后，在所述第一基板上及芯片的无源面上形成塑封层，所述塑封层包裹所述芯片，并覆盖所述第一基板的正面；
对所述塑封层进行平坦化，以暴露出所述第六导电体；
在所述塑封层上形成第七导电体，所述第七导电体与所述第六导电体电连接。
可选的，在所述的集成微流道的三维封装方法中，在所述塑封层上形成第七导电体包括：
采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺在所述塑封层上沉积形成介质层，并对所述介质层进行刻蚀进行图形化；
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的第七导电体；
使所述第七导电体将所述一个或多个第六导电体的电性导出。
可选的，在所述的集成微流道的三维封装方法中，在第一基板上形成第一微流道结构之前，将第三基板键合于所述介质层及所述金属层上；
将第二基板布置于所述第一基板上之后，将所述第三基板从所述介质层与所述金属层上去除；
在所述介质层上形成微流道流入孔和微流道流出孔，所述微流道流入孔和微流道流出孔均打通至所述第一基板与所述第二基板的贴合面。
可选的，在所述的集成微流道的三维封装方法中，在第一基板上形成第一微流道结构之前，将所述第一基板的背面进行平坦化，暴露出所述第一导电体，并在所述第一基板的背面上形成第八导电体，所述第八导电体电连接所述第一导电体；
在所述第二基板的正面形成第四导电体和第九导电体，所述第四导电体的高度大于所述第二微流道结构的高度，所述第四导电体与所述第一导电体电连接，所述第九导电体与所述第八导电体电连接，以将冷却液封闭在所述三维垂直结构微流道系统中。
可选的，在所述的集成微流道的三维封装方法中，将第二基板布置于所述第一基板上之后，将所述第二基板的背面进行平坦化，以暴露出所述第四导电体，在所述第二基板的背面形成第十导电体，所述第十导电体与所述第四导电体电连接。
可选的，在所述的集成微流道的三维封装方法中，
所述第一导电体为高度和直径比大于5:1的铜柱，所述第二导电体为高度和直径比小于1:1微凸点，所述第一导电体和所述第二导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第三导电体为高度和直径比小于1:1微凸点，所述第三导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第四导电体为TSV结构，所述第四导电体的材料为铜锡合金或铜铜合金；
所述第五导电体为高度和直径比小于1:1微凸点，所述第五导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第六导电体为高度和直径比大于5:1的铜柱，所述第六导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第七导电体为高度和直径比小于1:1微凸点，所述第七导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第八导电体和所述第九导电体为高度和直径比小于1:1微凸点，所述第三导电体的材料为铜锡合金或纯铜；
所述第十导电体为导电层和/或焊球。
本发明还提供一种集成微流道的三维封装结构，包括依次堆叠的芯片、第一基板及第二基板，其中：
容置于所述第一基板的空腔内的多个第一导电体与芯片电连接；
彼此相对连接的第二导电体和第三导电体贴合于芯片与第一基板的贴合面；
所述第一基板内的第一微流道结构，被配置为所述第一导电体散热；
所述第二基板内的第二微流道结构，被配置为与所述第一微流道结构相对应，所述第一微流道结构与所述第二微流道结构相通，形成三维垂直结构微流道系统，冷却液在所述三维垂直结构微流道系统中流动；
所述第二基板内的第四导电体，被配置为与第一导电体一一对应，且与所述第一导电体电连接。
在本发明提供的集成微流道的三维封装结构及封装方法中，通过在芯片上形成多个第一导电体和多个第二导电体，在第一基板上形成空腔及第三导电体，第一导电体容置于空腔内，第二导电体与第三导电体电连接；第一基板内的第一微流道结构为第一导电体散热，实现了通过金属互连的第二导电体和第一导电体直接将芯片有源面的热量传导到三维垂直结构微流道系统的区域，减小了芯片有源面与微流道散热面的厚度，减小直接的热阻，散热效率高；通过在第二基板上形成第二微流道结构及第四导电体，第一微流道结构与第二微流道结构相通，形成三维垂直结构微流道系统，第一导电体与第四导电体电连接，通过带TSV的三维垂直结构微流道系统，实现多芯片的三维集成，提高了三维垂直结构微流道系统的集成度，体积更加紧凑。
附图说明
图1是本发明一实施例的集成微流道的三维封装结构示意图；
图2是本发明一实施例的集成微流道的三维封装方法芯片单独加工示意图；
图3是本发明一实施例的集成微流道的三维封装方法第一基板单独加工示意图；
图4是本发明一实施例的集成微流道的三维封装方法芯片与第一基板合体示意图；
图5是本发明一实施例的集成微流道的三维封装方法形成塑封层示意图；
图6是本发明一实施例的集成微流道的三维封装方法形成第七导电体示意图；
图7是本发明一实施例的集成微流道的三维封装方法第三基板键合示意图；
图8是本发明一实施例的集成微流道的三维封装方法形成第一微流道结构示意图；
图9是本发明一实施例的集成微流道的三维封装方法第一基板与第二基板合体示意图；
图10是本发明一实施例的集成微流道的三维封装方法形成第十导电体示意图；
图11是本发明一实施例的集成微流道的三维封装方法去除第三基板示意图；
图12是本发明一实施例的集成微流道的三维封装方法制作微流道流入孔和微流道流出孔示意图；
图中所示：11-第一导电体；12-第二导电体；13-第三导电体；14-第四导电体；15-第五导电体；16-第六导电体；17-第七导电体；18-第八导电体；19-第九导电体；20-第十导电体；21-芯片；22-第一基板；23-第二基板；24-第三基板；25-塑封层；26-第一微流道结构；27-第二微流道结构；28-空腔；29-微流道流入孔；30-微流道流出孔。
具体实施方式
以下结合附图和具体实施例对本发明提出的集成微流道的三维封装结构及封装方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
本发明的核心思想在于提供一种集成微流道的三维封装结构及封装方法，以提高微流道系统的集成度、优化微流道系统的散热能力。
为实现上述思想，本发明提供了一种集成微流道的三维封装结构及封装方法，包括：在芯片上形成多个第一导电体和多个第二导电体；在第一基板上形成多个与第一导电体一一对应的空腔，以及与多个与第二导电体一一对应的第三导电体；将芯片布置于第一基板上，以使所述第一导电体容置于所述空腔内，且所述第二导电体与所述第三导电体电连接；在第一基板上形成第一微流道结构，所述第一微流道结构被配置为所述第一导电体散热；在第二基板上形成与所述第一微流道结构相对应的第二微流道结构、以及多个与第一导电体一一对应的第四导电体；将第二基板布置于所述第一基板上，以使所述第一微流道结构与所述第二微流道结构相通，形成三维垂直结构微流道系统，且所述第一导电体与所述第四导电体电连接，使冷却液在所述三维垂直结构微流道系统中流动。
本实施例提供一种集成微流道的三维封装结构及封装方法，如图2～12所示，包括：在芯片21上形成多个第一导电体11和多个第二导电体12；在第一基板22上形成多个与第一导电体11一一对应的空腔28，以及与多个与第二导电体12一一对应的第三导电体13；将芯片21布置于第一基板22上，以使所述第一导电体11容置于所述空腔28内，且所述第二导电体12与所述第三导电体13电连接；在第一基板22上形成第一微流道结构26，所述第一微流道结构26被配置为所述第一导电体11散热；在第二基板23上形成与所述第一微流道结构26相对应的第二微流道结构27、以及多个与第一导电体11一一对应的第四导电体14；将第二基板23布置于所述第一基板22上，以使所述第一微流道结构26与所述第二微流道结构27相通，形成三维垂直结构微流道系统，且所述第一导电体11与所述第四导电体14电连接，使冷却液在所述三维垂直结构微流道系统中流动。
在本发明的一个实施例中，在所述的集成微流道的三维封装方法中，如图2所示，所述多个第一导电体11和多个第二导电体12形成在芯片21的有源面上，如图4所示，所述芯片21与所述第一基板22的正面相贴合，如图9所示，所述第二基板23与所述第一基板22的背面相贴合。
在本发明的一个实施例中，如图3所示，在所述的集成微流道的三维封装方法中，还包括：在所述第一基板22的正面形成多个与第一导电体11和/或第二导电体12电连接的第五导电体15及第六导电体16；所述第五导电体15布置于所述第一基板22与芯片21的贴合面；所述第六导电体16沿芯片21高度方向延伸至高于芯片21顶面。
在本发明的一个实施例中，如图5所示，在所述的集成微流道的三维封装方法中，还包括：将芯片21布置于第一基板22上之后，在所述第一基板22上及芯片21的无源面上形成塑封层25，所述塑封层25包裹所述芯片21，并覆盖所述第一基板22的正面；对所述塑封层25进行平坦化，以暴露出所述第六导电体16；在所述塑封层25上形成第七导电体17，所述第七导电体17与所述第六导电体16电连接。
在本发明的一个实施例中，如图6所示，在所述的集成微流道的三维封装方法中，在所述塑封层25上形成第七导电体17包括：采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺在所述塑封层25上沉积形成介质层，并对所述介质层进行刻蚀进行图形化；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的第七导电体17；使所述第七导电体17将所述一个或多个第六导电体16的电性导出。
在本发明的一个实施例中，如图7所示，在所述的集成微流道的三维封装方法中，在第一基板22上形成第一微流道结构26之前，将第三基板24键合于所述介质层及所述金属层上；如图11所示，将第二基板23布置于所述第一基板22上之后，将所述第三基板24从所述介质层与所述金属层上去除；如图12所示，在所述介质层上形成微流道流入孔29和微流道流出孔30，所述微流道流入孔29和微流道流出孔30均打通至所述第一基板22与所述第二基板23的贴合面。
在本发明的一个实施例中，如图8所示，在所述的集成微流道的三维封装方法中，在第一基板22上形成第一微流道结构26之前，将所述第一基板22的背面进行平坦化，暴露出所述第一导电体11，并在所述第一基板22的背面上形成第八导电体18，所述第八导电体18电连接所述第一导电体11；在所述第二基板23的正面形成第四导电体14和第九导电体19，所述第四导电体14的高度大于所述第二微流道结构27的高度，所述第四导电体14与所述第一导电体11电连接，所述第九导电体19与所述第八导电体18电连接，以将冷却液封闭在所述三维垂直结构微流道系统中。
在本发明的一个实施例中，如图10所示，在所述的集成微流道的三维封装方法中，将第二基板23布置于所述第一基板22上之后，将所述第二基板23的背面进行平坦化，以暴露出所述第四导电体14，在所述第二基板23的背面形成第十导电体20，所述第十导电体20与所述第四导电体14电连接。
在本发明的一个实施例中，在所述的集成微流道的三维封装方法中，所述第一导电体11为高度和直径比大于5:1的铜柱，所述第二导电体12为高度和直径比小于1:1微凸点，所述第一导电体11和所述第二导电体12的材料为铜镍锡合金、锡或铜锡合金；所述第三导电体13为高度和直径比小于1:1微凸点，所述第三导电体13的材料为铜镍锡合金、锡或铜锡合金；所述第四导电体14为TSV结构，所述第四导电体14的材料为铜锡合金或铜铜合金；所述第五导电体15为高度和直径比小于1:1微凸点，所述第五导电体15的材料为铜镍锡合金、锡或铜锡合金；所述第六导电体16为高度和直径比大于5:1的铜柱，所述第六导电体16的材料为铜镍锡合金、锡或铜锡合金；所述第七导电体17为高度和直径比小于1:1微凸点，所述第七导电体17的材料为铜镍锡合金、锡或铜锡合金；所述第八导电体18和所述第九导电体19为高度和直径比小于1:1微凸点，所述第三导电体13的材料为铜锡合金或纯铜；所述第十导电体20为导电层和/或焊球。
本实施例还提供一种集成微流道的三维封装结构，如图1所示，包括依次堆叠的芯片21、第一基板22及第二基板23，其中：容置于所述第一基板22的空腔28内的多个第一导电体11与芯片21电连接；彼此相对连接的第二导电体12和第三导电体13贴合于芯片21与第一基板22的贴合面；所述第一基板22内的第一微流道结构26，被配置为所述第一导电体11散热；所述第二基板23内的第二微流道结构27，被配置为与所述第一微流道结构26相对应，所述第一微流道结构26与所述第二微流道结构27相通，形成三维垂直结构微流道系统，冷却液在所述三维垂直结构微流道系统中流动；所述第二基板23内的第四导电体14，被配置为与第一导电体11一一对应，且与所述第一导电体11电连接。
在本发明提供的集成微流道的三维封装结构及封装方法中，通过在芯片21上形成多个第一导电体11和多个第二导电体12，在第一基板22上形成空腔28及第三导电体13，第一导电体11容置于空腔28内，第二导电体12与第三导电体13电连接；第一基板22内的第一微流道结构26为第一导电体11散热，实现了通过金属互连的第二导电体12和第一导电体11直接将芯片21有源面的热量传导到三维垂直结构微流道系统的区域，减小了芯片21有源面与微流道散热面的厚度，减小直接的热阻，散热效率高；通过在第二基板23上形成第二微流道结构27及第四导电体14，第一微流道结构26与第二微流道结构27相通，形成三维垂直结构微流道系统，第一导电体11与第四导电体14电连接，通过带TSV的三维垂直结构微流道系统，实现多芯片21的三维集成，提高了三维垂直结构微流道系统的集成度，体积更加紧凑。
综上，上述实施例对集成微流道的三维封装结构及封装方法的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种集成微流道的三维封装方法，其特征在于，包括：
在芯片上形成多个第一导电体和多个第二导电体；
在第一基板上形成多个与第一导电体一一对应的空腔，以及与多个与第二导电体一一对应的第三导电体；
将芯片布置于第一基板上，以使所述第一导电体容置于所述空腔内，且所述第二导电体与所述第三导电体电连接；
在第一基板上形成第一微流道结构，所述第一微流道结构被配置为所述第一导电体散热；
在第二基板上形成与所述第一微流道结构相对应的第二微流道结构、以及多个与第一导电体一一对应的第四导电体；
将第二基板布置于所述第一基板上，以使所述第一微流道结构与所述第二微流道结构相通，形成三维垂直结构微流道系统，且所述第一导电体与所述第四导电体电连接，使冷却液在所述三维垂直结构微流道系统中流动。
2.如权利要求1所述的集成微流道的三维封装方法，其特征在于，所述多个第一导电体和多个第二导电体形成在芯片的有源面上，所述芯片与所述第一基板的正面相贴合，所述第二基板与所述第一基板的背面相贴合。
3.如权利要求2所述的集成微流道的三维封装方法，其特征在于，还包括：
在所述第一基板的正面形成多个与第一导电体和/或第二导电体电连接的第五导电体及第六导电体；
所述第五导电体布置于所述第一基板与芯片的贴合面；
所述第六导电体沿芯片高度方向延伸至高于芯片顶面。
4.如权利要求3所述的集成微流道的三维封装方法，其特征在于，还包括：将芯片布置于第一基板上之后，在所述第一基板上及芯片的无源面上形成塑封层，所述塑封层包裹所述芯片，并覆盖所述第一基板的正面；
对所述塑封层进行平坦化，以暴露出所述第六导电体；
在所述塑封层上形成第七导电体，所述第七导电体与所述第六导电体电连接。
5.如权利要求4所述的集成微流道的三维封装方法，其特征在于，在所述塑封层上形成第七导电体包括：
采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺在所述塑封层上沉积形成介质层，并对所述介质层进行刻蚀进行图形化；
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的第七导电体；
使所述第七导电体将所述一个或多个第六导电体的电性导出。
6.如权利要求5所述的集成微流道的三维封装方法，其特征在于，在第一基板上形成第一微流道结构之前，将第三基板键合于所述介质层及所述金属层上；
将第二基板布置于所述第一基板上之后，将所述第三基板从所述介质层与所述金属层上去除；
在所述介质层上形成微流道流入孔和微流道流出孔，所述微流道流入孔和微流道流出孔均打通至所述第一基板与所述第二基板的贴合面。
7.如权利要求6所述的集成微流道的三维封装方法，其特征在于，在第一基板上形成第一微流道结构之前，将所述第一基板的背面进行平坦化，暴露出所述第一导电体，并在所述第一基板的背面上形成第八导电体，所述第八导电体电连接所述第一导电体；
在所述第二基板的正面形成第四导电体和第九导电体，所述第四导电体的高度大于所述第二微流道结构的高度，所述第四导电体与所述第一导电体电连接，所述第九导电体与所述第八导电体电连接，以将冷却液封闭在所述三维垂直结构微流道系统中。
8.如权利要求7所述的集成微流道的三维封装方法，其特征在于，将第二基板布置于所述第一基板上之后，将所述第二基板的背面进行平坦化，以暴露出所述第四导电体，在所述第二基板的背面形成第十导电体，所述第十导电体与所述第四导电体电连接。
9.如权利要求8所述的集成微流道的三维封装方法，其特征在于，
所述第一导电体为高度和直径比大于5:1的铜柱，所述第二导电体为高度和直径比小于1:1微凸点，所述第一导电体和所述第二导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第三导电体为高度和直径比小于1:1微凸点，所述第三导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第四导电体为TSV结构，所述第四导电体的材料为铜锡合金或铜铜合金；
所述第五导电体为高度和直径比小于1:1微凸点，所述第五导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第六导电体为高度和直径比大于5:1的铜柱，所述第六导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第七导电体为高度和直径比小于1:1微凸点，所述第七导电体的材料为铜镍锡合金、锡或铜锡合金；
所述第八导电体和所述第九导电体为高度和直径比小于1:1微凸点，所述第三导电体的材料为铜锡合金或纯铜；
所述第十导电体为导电层和/或焊球。
10.一种集成微流道的三维封装结构，其特征在于，包括依次堆叠的芯片、第一基板及第二基板，其中：
容置于所述第一基板的空腔内的多个第一导电体与芯片电连接；
彼此相对连接的第二导电体和第三导电体贴合于芯片与第一基板的贴合面；
所述第一基板内的第一微流道结构，被配置为所述第一导电体散热；
所述第二基板内的第二微流道结构，被配置为与所述第一微流道结构相对应，所述第一微流道结构与所述第二微流道结构相通，形成三维垂直结构微流道系统，冷却液在所述三维垂直结构微流道系统中流动；
所述第二基板内的第四导电体，被配置为与第一导电体一一对应，且与所述第一导电体电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011491883.2A CN112614785B (zh) | 2020-12-17 | 2020-12-17 | 集成微流道的三维封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011491883.2A CN112614785B (zh) | 2020-12-17 | 2020-12-17 | 集成微流道的三维封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112614785A true CN112614785A (zh) | 2021-04-06 |
| CN112614785B CN112614785B (zh) | 2023-07-28 |
Family
ID=75239941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011491883.2A Active CN112614785B (zh) | 2020-12-17 | 2020-12-17 | 集成微流道的三维封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614785B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115172298A (zh) * | 2022-06-27 | 2022-10-11 | 深圳宏芯宇电子股份有限公司 | 芯片封装结构 |
| CN117219518A (zh) * | 2023-11-07 | 2023-12-12 | 之江实验室 | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101283450A (zh) * | 2005-10-13 | 2008-10-08 | 英特尔公司 | 3d直通硅体系结构的集成微通道 |
| US20090057881A1 (en) * | 2007-08-27 | 2009-03-05 | Arana Leonel R | Microelectronic package and method of cooling same |
| US20090251862A1 (en) * | 2008-04-03 | 2009-10-08 | International Business Machines Corporation | Silicon based microchannel cooling and electrical package |
| US20100187683A1 (en) * | 2008-05-28 | 2010-07-29 | Georgia Tech Research Corporation | 3-D ICs EQUIPPED WITH DOUBLE SIDED POWER, COOLANT, AND DATA FEATURES |
| US20130273694A1 (en) * | 2012-04-11 | 2013-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated Thermal Solutions for Packaging Integrated Circuits |
| KR101461819B1 (ko) * | 2013-08-26 | 2014-11-13 | 서울과학기술대학교 산학협력단 | Abl과 tsv 구조를 이용한 반도체 소자의 적층형 냉각 시스템 |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| CN109494161A (zh) * | 2017-09-11 | 2019-03-19 | 诺基亚技术有限公司 | 封装和制造包括外壳和集成电路的封装的方法 |
| CN110364501A (zh) * | 2019-06-17 | 2019-10-22 | 中国科学院微电子研究所 | 一种微流道散热结构、制造方法及电子器件 |
| US20200227341A1 (en) * | 2019-01-11 | 2020-07-16 | Intel Corporation | Direct liquid micro jet (dlmj) structures for addressing thermal performance at limited flow rate conditions |
| CN111584448A (zh) * | 2020-05-19 | 2020-08-25 | 上海先方半导体有限公司 | 一种芯片埋入式微流道模组封装结构及制作方法 |
| CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
| CN111653490A (zh) * | 2019-09-24 | 2020-09-11 | 浙江集迈科微电子有限公司 | 一种控制散热器流量的三维异构模组制作方法 |
| CN112038311A (zh) * | 2020-10-15 | 2020-12-04 | 哈尔滨理工大学 | 一种双层复杂交错结构微通道热沉 |
-
2020
- 2020-12-17 CN CN202011491883.2A patent/CN112614785B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101283450A (zh) * | 2005-10-13 | 2008-10-08 | 英特尔公司 | 3d直通硅体系结构的集成微通道 |
| US20090057881A1 (en) * | 2007-08-27 | 2009-03-05 | Arana Leonel R | Microelectronic package and method of cooling same |
| US20090251862A1 (en) * | 2008-04-03 | 2009-10-08 | International Business Machines Corporation | Silicon based microchannel cooling and electrical package |
| US20100187683A1 (en) * | 2008-05-28 | 2010-07-29 | Georgia Tech Research Corporation | 3-D ICs EQUIPPED WITH DOUBLE SIDED POWER, COOLANT, AND DATA FEATURES |
| US20130273694A1 (en) * | 2012-04-11 | 2013-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated Thermal Solutions for Packaging Integrated Circuits |
| KR101461819B1 (ko) * | 2013-08-26 | 2014-11-13 | 서울과학기술대학교 산학협력단 | Abl과 tsv 구조를 이용한 반도체 소자의 적층형 냉각 시스템 |
| CN109494161A (zh) * | 2017-09-11 | 2019-03-19 | 诺基亚技术有限公司 | 封装和制造包括外壳和集成电路的封装的方法 |
| CN108766897A (zh) * | 2018-06-12 | 2018-11-06 | 厦门大学 | 实现大功率GaN器件层散热的三维异质结构的封装方法 |
| US20200227341A1 (en) * | 2019-01-11 | 2020-07-16 | Intel Corporation | Direct liquid micro jet (dlmj) structures for addressing thermal performance at limited flow rate conditions |
| CN110364501A (zh) * | 2019-06-17 | 2019-10-22 | 中国科学院微电子研究所 | 一种微流道散热结构、制造方法及电子器件 |
| CN111653490A (zh) * | 2019-09-24 | 2020-09-11 | 浙江集迈科微电子有限公司 | 一种控制散热器流量的三维异构模组制作方法 |
| CN111584448A (zh) * | 2020-05-19 | 2020-08-25 | 上海先方半导体有限公司 | 一种芯片埋入式微流道模组封装结构及制作方法 |
| CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
| CN112038311A (zh) * | 2020-10-15 | 2020-12-04 | 哈尔滨理工大学 | 一种双层复杂交错结构微通道热沉 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115172298A (zh) * | 2022-06-27 | 2022-10-11 | 深圳宏芯宇电子股份有限公司 | 芯片封装结构 |
| CN115172298B (zh) * | 2022-06-27 | 2023-12-12 | 深圳宏芯宇电子股份有限公司 | 芯片封装结构 |
| CN117219518A (zh) * | 2023-11-07 | 2023-12-12 | 之江实验室 | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
| CN117219518B (zh) * | 2023-11-07 | 2024-04-23 | 之江实验室 | 微流道基板及其制造方法、晶上封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112614785B (zh) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915421B (zh) | 用于形成堆叠封装件的方法和装置 | |
| CN103988296B (zh) | 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法 | |
| CN109427759A (zh) | 一种芯片封装结构及其制作方法、电子设备 | |
| CN111653488A (zh) | 微流道散热系统及其制造方法 | |
| CN106449541A (zh) | 半导体封装件 | |
| JP2017520933A (ja) | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム | |
| CN112750600B (zh) | 一种基于微流道的可调式电感及其制造方法 | |
| CN112614785B (zh) | 集成微流道的三维封装结构及封装方法 | |
| US20230317559A1 (en) | Silicon-based fan out package structure and preparation method therefor | |
| US9431380B2 (en) | Microelectronic assembly having a heat spreader for a plurality of die | |
| WO2020248905A1 (zh) | 一种晶圆级三维堆叠微流道散热结构及其制造方法 | |
| CN103199077A (zh) | 模塑插入层封装及其制造方法 | |
| CN104538375A (zh) | 一种扇出PoP封装结构及其制造方法 | |
| JP2017525150A (ja) | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム | |
| CN102779808B (zh) | 集成电路封装和封装方法 | |
| US11574853B2 (en) | Semiconductor device | |
| CN113241332B (zh) | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 | |
| CN109585396A (zh) | 热耦合的层叠封装半导体封装 | |
| CN111128917A (zh) | 一种芯片封装结构及其制作方法 | |
| WO2014074933A2 (en) | Microelectronic assembly with thermally and electrically conductive underfill | |
| CN114300428A (zh) | 一种可六面散热的微流道封装结构及其制作方法 | |
| CN114975318A (zh) | 一种内嵌微流道的三维集成硅基惯性微系统及其制造方法 | |
| CN112420641A (zh) | 一种功率元件封装结构及其制备方法 | |
| CN102915984A (zh) | 半导体封装构造及其制造方法 | |
| CN113611692B (zh) | Mcm封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |