CN111584448A - 一种芯片埋入式微流道模组封装结构及制作方法 - Google Patents

一种芯片埋入式微流道模组封装结构及制作方法 Download PDF

Info

Publication number
CN111584448A
CN111584448A CN202010425147.0A CN202010425147A CN111584448A CN 111584448 A CN111584448 A CN 111584448A CN 202010425147 A CN202010425147 A CN 202010425147A CN 111584448 A CN111584448 A CN 111584448A
Authority
CN
China
Prior art keywords
substrate
chip
micro
channel
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010425147.0A
Other languages
English (en)
Other versions
CN111584448B (zh
Inventor
王国军
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202010425147.0A priority Critical patent/CN111584448B/zh
Publication of CN111584448A publication Critical patent/CN111584448A/zh
Application granted granted Critical
Publication of CN111584448B publication Critical patent/CN111584448B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种芯片埋入式微流道模组封装结构，包括：第一基板；第二基板；微流道，所述微流道由所述第一基板和所述第二基板的连接形成，且与所述第一基板和所述第二基板的连接面连通；芯片埋入腔，所述芯片埋入腔设置在所述第二基板中，由所述第二基板的下表面向内延伸；芯片，所述芯片设置在所述芯片埋入腔中；介质层，所述介质层覆盖设置所述芯片和所述第二基板的下表面，并填充所述芯片与所述芯片埋入腔的间隙；重新布局布线层，所述重新布局布线层贯穿所述介质层电连接至所述芯片；第二基板液体通道，所述第二基板液体通道贯穿所述第二基板，与所述微流道连通；以及介质层开口，所述介质层开口与所述第二基板通道连通。

Description

一种芯片埋入式微流道模组封装结构及制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片埋入式微流道模组封装结构及制作方法。
背景技术
随着芯片向高密度、高性能方向发展，尤其是功率芯片的使用，对芯片封装的散热要求越来越高。对于热流密度比较高的芯片，微流道散热是非常有效的解决方案。目前现有技术提供了三种解决方案：一种是冷板通过第二层热界面贴在封装盖的背面，这种方案优点是容易实现，缺点是尺寸过大、热阻较大；第二种是直接在热源芯片背面制作微流道，这种方案热阻最小，但制作难度大；第三种是在封装盖内集成冷板，该方案实现简单，热阻也较小。IBM的该封装团队在封装盖内集成冷板的基础上，制作了双面散热的模块，下层采用在转接板(interposer)中制作微流道的方式，满足散热的同时进行了电信号的传播，但采用硅基液体冷却板的制作方式，其衬底硅一般较厚，封装结构尺寸较大，芯片与微流道之间的距离较长，从而影响散热效果。
针对现有的微流道芯片模组封装结构较厚、封装结构尺寸较大、芯片与微流道之间的距离较长影响散热效果的问题，发明提出一种芯片埋入式微流道模组封装结构及制作方法，至少部分的克服了上述现有技术存在的问题。
发明内容
针对现有的微流道芯片模组封装结构较厚、封装结构尺寸较大、芯片与微流道之间的距离较长影响散热效果等问题，根据本发明的一个实施例，提供一种芯片埋入式微流道模组封装结构，包括：
第一基板；
第二基板，所述第二基板的上表面密封连接至所述第一基板的下表面；
微流道，所述微流道由所述第一基板和所述第二基板的连接形成，且与所述第一基板和所述第二基板的连接面连通；
芯片埋入腔，所述芯片埋入腔设置在所述第二基板中，由所述第二基板的下表面向内延伸；
芯片，所述芯片设置在所述芯片埋入腔中；
介质层，所述介质层覆盖设置所述芯片和所述第二基板的下表面，并填充所述芯片与所述芯片埋入腔的间隙；
重新布局布线层，所述重新布局布线层贯穿所述介质层电连接至所述芯片；
第二基板液体通道，所述第二基板液体通道贯穿所述第二基板，与所述微流道连通；以及
介质层开口，所述介质层开口与所述第二基板通道连通。
在本发明的一个实施例中，该芯片埋入式微流道模组封装结构还包括外接焊球，所述外接焊球电连接至所述重新布局布线层。
在本发明的一个实施例中，所述微流道由设置在所述第一基板中的凹槽主体与所述第二基板的上表面密封连接构成。
在本发明的一个实施例中，所述微流道由设置在所述第二基板中的凹槽主体与所述第一基板的下表面密封连接构成。
在本发明的一个实施例中，所述微流道由设置在所述第一基板中的第一凹槽主体与所述第二基板中的第二凹槽主体配合密封连接构成。
在本发明的一个实施例中，所述芯片通过贴片材料贴片至所述芯片埋入腔的底面。
在本发明的一个实施例中，所述芯片具有背金电极，所述芯片埋入腔的底部和侧壁具有背金电极引出电路，所述芯片通过导电胶或者焊接材料设置在所述芯片埋入腔的底面，所述芯片的背金电极通过所述背金电极引出电路电连接至所述布局布线层。
根据本发明的另一个实施例，提供一种带组装基板的芯片埋入式微流道模组封装结构，包括：
第一基板；
第二基板，所述第二基板的上表面密封连接至所述第一基板的下表面；
微流道，所述微流道由所述第一基板和所述第二基板的连接形成，且与所述第一基板和所述第二基板的连接面连通；
芯片埋入腔，所述芯片埋入腔设置在所述第二基板中，由所述第二基板的下表面向内延伸；
芯片，所述芯片设置在所述芯片埋入腔中；
介质层，所述介质层覆盖设置所述芯片和所述第二基板的下表面，并填充所述芯片与所述芯片埋入腔的间隙；
重新布局布线层，所述重新布局布线层贯穿所述介质层电连接至所述芯片；
第二基板液体通道，所述第二基板液体通道贯穿所述第二基板，与所述微流道连通；
介质层开口，所述介质层开口与所述第二基板通道连通；
外接焊球，所述外接焊球电连接至所述重新布局布线层；
组装基板，所述外接焊球焊接至所述组装基板；
液体出入口；所述液体出入口贯穿所述组装基板，且与所述介质层开口、第二基板液体通道、微流道连通；以及
密封结构，所述密封结构用于所述液体出入口和所述介质层开口处的密封。
在本发明的另一个实施例中，所述密封结构深入到所述介质层开口内部，并密封连接至第二基板。
在本发明的又一个实施例中，提供一种带组装基板的芯片埋入式微流道模组封装结构的制作方法，包括：
在第一基板上刻蚀形成微流道槽；
将第二基板键合至第一基板，实现微流道密封；
对第二基板进行刻蚀，形成芯片埋入腔；
将芯片贴片至芯片埋入腔中；
依次形成覆盖芯片的介质层、电连接至芯片的重新布局布线层以及介质层开口；
通过介质层开口刻蚀第二基板形成与微流道连通的第二基板液体通道；
制作外接焊球，形成芯片埋入式微流道模组封装结构；以及
将芯片埋入式微流道模组封装结构通过外接焊球倒装焊接至组装基板，形成带组装基板的芯片埋入式微流道模组封装结构。
本发明提供一种芯片埋入式微流道模组封装结构及制作方法，通过将热芯片埋入硅基液冷板中，在热芯片的底部区域设置微流道，通过液体循环实现散热，然后硅基液冷板与带有液冷槽/液冷孔的封装基板进行连接，实现进出水功能。基于本发明提供的该种芯片埋入式微流道模组封装结构及制作方法具有如下优点：1)利用硅基板芯片埋入结构，芯片距离微流道的硅厚度更薄，散热更快；2)利用埋入硅基板扇出(embedded Silicon Fan-Out，eSiFO)技术，芯片直接扇出IO，通过焊球直接与基板相连接，封装结构尺寸较小、性能较好，翘曲更低；3)进出水口为封装基板的底端，无需在表面制作较大的金属进液模块，成本较低。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例形成的一种芯片埋入式微流道模组封装结构100的剖面示意图。
图2示出根据本发明的一个实施例形成的一种带组装基板的芯片埋入式微流道模组封装结构200的剖面示意图。
图3A至图3H示出根据本发明的一个实施例形成该带组装基板的芯片埋入式微流道模组封装结构200的过程的剖面示意图。
图4示出根据本发明的一个实施例形成该带组装基板的芯片埋入式微流道模组封装结构200的过程的流程图400。
图5示出根据本发明的又一实施例形成的一种带组装基板的芯片埋入式微流道模组封装结构500的剖面示意图。
图6示出根据本发明的再一实施例形成的一种带组装基板的芯片埋入式微流道模组封装结构600的剖面示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供一种芯片埋入式微流道模组封装结构及制作方法，通过将热芯片埋入硅基液冷板中，在热芯片的底部区域设置微流道，通过液体循环实现散热，然后硅基液冷板与带有液冷槽/液冷孔的封装基板进行连接，实现进出水功能。基于本发明提供的该种芯片埋入式微流道模组封装结构及制作方法具有如下优点：1)利用硅基板芯片埋入结构，芯片距离微流道的硅厚度更薄，散热更快；2)利用埋入硅基板扇出(embedded Silicon Fan-Out，eSiFO)技术，芯片直接扇出IO，通过焊球直接与基板相连接，封装结构尺寸较小、性能较好，翘曲更低；3)进出水口为封装基板的底端，无需在表面制作较大的金属进液模块，成本较低。
下面结合图1来详细介绍根据本发明的一个实施例的一种芯片埋入式微流道模组封装结构。图1示出根据本发明的一个实施例形成的一种芯片埋入式微流道模组封装结构100的剖面示意图。如图1所示，该芯片埋入式微流道模组封装结构100进一步包括第一基板101、微流道102、第二基板103、芯片埋入腔104、芯片105、贴片材料106、介质层107、重新布局布线层108、介质层开口109、第二基板液体通道110以及外接焊球111
第一基板101位于该芯片埋入式微流道模组封装结构100的最上部，通过键合工艺与第二基板103键合起来，构成微流道102。在本发明的一个实施例中，微流道102的主体设置在第一基板101中，由第一基板101的键合面向内刻蚀形成。在本发明的一个实施例中，微流道102的主体是在第一基板101上进行Fin刻蚀以及S形流道刻蚀形成。在本发明的又一实施例中，第一基板101的材料为硅或玻璃，第二基板103的材料为硅。
芯片埋入腔104设置在第二基板103中，由第二基板103与第一基板101的键合面相对的表面向内刻蚀形成。其中，芯片埋入腔104并未贯穿第二基板103，其底部距离第二基板103与第一基板101的键合面有一定厚度，该厚度较薄，从而起到与微流道102临近的效果。在本发明的一个实施例中，芯片埋入腔104的底部距离第二基板103与第一基板101的键合面的厚度约为20微米至100微米。在本发明的又一实施例中，在芯片埋入腔104的底部和边缘还具有芯片背金连接电路(图中未示出)，从而实现功率芯片的背金电极导出。
芯片105通过贴片材料106设置在芯片埋入腔104中。芯片105可以为功率芯片或者其他芯片。在本发明的一个实施例中，芯片105通过贴片胶(贴片材料106)贴片设置在芯片埋入腔104中。在本发明的又一实施例中，芯片105为功率芯片，具有背金电极，通过导电类贴片材料(如导电银浆、导电胶等)或者通过焊接方式，将背金面贴装在芯片埋入腔104的底部，再通过设置咋芯片埋入腔104底部和侧面的芯片背金连接电路实现背金电极的引出。
介质层107覆盖设置在芯片105与芯片埋入腔104的间隙以及芯片105和第二基板103的下部。在本发明的一个实施例中，介质层107为树脂、PI、底填胶、固化片等有机绝缘材料。在本法的又一实施例中，介质层107还可以为氧化硅等无机绝缘材料。
重新布局布线层108设置在介质层107内部、表面或者贯穿介质层107，实现芯片105的IO的扇出连接。在本发明的一个实施例中，重新布局布线层108具有单层或多层，并具有层间通孔，其中在最外层的重新布局布线层108上还设置有外接焊盘。
介质层开口109位于介质层107的中，贯穿介质层107；第二基板液体通道110贯穿第二基板103。介质层107、第二基板液体通道110以及微流道102一起构成液体循环通路。
外接焊球111设置在该芯片埋入式微流道模组封装结构100的最底部，电连接至重新布局布线层108的外接焊盘上，实现芯片105的电和或信号连接。
下面再结合图2来详细介绍根据本发明的一个实施例的一种带组装基板的芯片埋入式微流道模组封装结构。图2示出根据本发明的一个实施例形成的一种带组装基板的芯片埋入式微流道模组封装结构200的剖面示意图。如图2所示，该带组装基板的芯片埋入式微流道模组封装结构200进一步包括：第一基板201、微流道202、第二基板203、芯片埋入腔204、芯片205、贴片材料206、介质层207、重新布局布线层208、介质层开口209、第二基板液体通道210、外接焊球211、组装基板212、液体出入口213以及密封结构214。
图2所述的实施例与图1所述的实施例相比较，仅在图1所述的实施例结构中增加了组装基板212，其中组装基板212上具有芯片焊盘(图中未示出)，从而实现外接焊球211与组装基板212的连接。组装基板212上的对应位置还具有液体出入口213，液体出入口213贯穿组装基板212，并与介质层开口209以及第二基板液体通道210对应形成流体通道。密封结构214设置在液体出入口213与介质层开口209的位置，实现液体密封作用。在本发明的一个实施例中，介质层207的材料为PI，具有吸水性，因此密封结构214深入到介质层开口209中，密封至第二基板203。
下面结合图3A至图3H以及图4来详细介绍根据本发明的一个实施例的一种形成该带组装基板的芯片埋入式微流道模组封装结构200的方法。图3A至图3H示出根据本发明的一个实施例形成该带组装基板的芯片埋入式微流道模组封装结构200的过程的剖面示意图；图4示出根据本发明的一个实施例形成该带组装基板的芯片埋入式微流道模组封装结构200的过程的流程图400。
首先，在步骤410，如图3A所示，在第一基板301上刻蚀形成微流道槽302。在本发明的一个实施例中，对第一基板301的第一面进行Fin刻蚀以及S形流道刻蚀形成微流道302。微流道槽302的截面可以为方形、半圆形、三角形、梯形等形状。微流道槽302的结构尺寸可以根据设计需要进行确认。在本发明的一个实施例中，第一基板301为硅或者玻璃材料。
接下来，在步骤420，如图3B所示，将第二基板303键合至第一基板301，从而实现微流道302的密封。在本发明的一个实施例中，第二基板303为硅材料。
然后，在步骤430，如图3C所示，对第二基板303进行刻蚀，形成芯片埋入腔304。其中，芯片埋入腔304并未贯穿第二基板303，其底部距离第二基板303与第一基板301的键合面有一定厚度，该厚度较薄，从而起到与微流道302临近的效果。在本发明的一个实施例中，芯片埋入腔304的底部距离第二基板303与第一基板301的键合面的厚度约为20微米至100微米。在本发明的又一实施例中，在芯片埋入腔304的底部和边缘还具有芯片背金连接电路(图中未示出)，从而实现功率芯片的背金电极导出。
接下来，在步骤440，如图3D所示，将芯片305贴片至芯片埋入腔304中。芯片305通过贴片材料306贴片至芯片埋入腔304中。芯片305可以为功率芯片或者其他芯片。在本发明的一个实施例中，芯片305通过贴片胶(贴片材料306)贴片设置在芯片埋入腔304中。在本发明的又一实施例中，芯片305为功率芯片，具有背金电极，通过导电类贴片材料(如导电银浆、导电胶等)或者通过焊接方式，将背金面贴装在芯片埋入腔304的底部，再通过设置咋芯片埋入腔304底部和侧面的芯片背金连接电路实现背金电极(图中未示出)的引出。
然后，在步骤450，如图3E所示，通过埋入硅扇出(eSiFO)工艺形成介质层307、重新布局布线层308以及介质层开口309。其中，介质层307设置在芯片305与芯片埋入腔304的间隙以及芯片305和第二基板303的外漏表面形成介质层307；重新布局布线层308可以具有单层或多层，实现芯片305在介质层307的。介质层307可以为树脂、PI、底填胶、固化片等有机绝缘材料。在本法的又一实施例中，介质层307还可以为氧化硅等无机绝缘材料。
接下来，在步骤460，如图3F所示，刻蚀第二基板303形成第二基板液体通道310。在本发明的一个实施例中，第二基板液体通道310的尺寸小于介质层开口309的尺寸。
然后，在步骤470，如图3G所示，形成外接焊球311，形成芯片埋入式微流道模组封装结构。外接焊球311形成在重新布局布线层308的最外层焊盘上，电连接至芯片305的I/O。
最后，在步骤480，如图3H所示，将芯片埋入式微流道模组封装结构通过外接焊球311倒装焊接至组装基板312，形成带组装基板的芯片埋入式微流道模组封装结构。其中组装基板312上具有导电线路和焊盘(图中未示出)，以及液体出入口313和密封结构314，密封结构314设置在液体出入口313与介质层开口309的位置，实现液体密封作用。在本发明的一个实施例中，介质层307的材料为PI，具有吸水性，因此密封结构314深入到介质层开口309中，密封至第二基板303。
下面再结合图5来详细介绍根据本发明的又一实施例的一种带组装基板的芯片埋入式微流道模组封装结构。图5示出根据本发明的又一实施例形成的一种带组装基板的芯片埋入式微流道模组封装结构500的剖面示意图。如图5所示，该带组装基板的芯片埋入式微流道模组封装结构500进一步包括第一基板501、微流道502、第二基板503、芯片埋入腔504、芯片505、贴片材料506、介质层507、重新布局布线层508、介质层开口509、第二基板液体通道510、外接焊球511、组装基板512、液体出入口513以及密封结构514。
图5所述的实施例与图2所述的实施例相比较，仅在微流道502存在不同，在图5实施例中，微流道502由第一基板501中刻蚀形成的凹槽和第二基板503中刻蚀形成的凹槽匹配形成。
下面再结合图6来详细介绍根据本发明的再一实施例的一种带组装基板的芯片埋入式微流道模组封装结构。图6示出根据本发明的再一实施例形成的一种带组装基板的芯片埋入式微流道模组封装结构600的剖面示意图。如图6所示，该带组装基板的芯片埋入式微流道模组封装结构600进一步包括第一基板601、微流道602、第二基板603、芯片埋入腔604、芯片605、贴片材料606、介质层607、重新布局布线层608、介质层开口609、第二基板液体通道610、外接焊球611、组装基板612、液体出入口613以及密封结构614。
图6所述的实施例与图2所述的实施例以及图5所述的实施例相比较，区别点也仅在微流道602存在不同，在图6实施例中，微流道602由第一基板601中刻蚀形成的凹槽形成，第二基板603仅作为键合板。
基于本发明提供的该种芯片埋入式微流道模组封装结构及制作方法，通过将热芯片埋入硅基液冷板中，在热芯片的底部区域设置微流道，通过液体循环实现散热，然后硅基液冷板与带有液冷槽/液冷孔的封装基板进行连接，实现进出水功能。基于本发明提供的该种芯片埋入式微流道模组封装结构及制作方法具有如下优点：1)利用硅基板芯片埋入结构，芯片距离微流道的硅厚度更薄，散热更快；2)利用埋入硅基板扇出(embedded SiliconFan-Out，eSiFO)技术，芯片直接扇出IO，通过焊球直接与基板相连接，封装结构尺寸较小、性能较好，翘曲更低；3)进出水口为封装基板的底端，无需在表面制作较大的金属进液模块，成本较低。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种芯片埋入式微流道模组封装结构，包括：
第一基板；
第二基板，所述第二基板的上表面密封连接至所述第一基板的下表面；
微流道，所述微流道由所述第一基板和所述第二基板的连接形成，且与所述第一基板和所述第二基板的连接面连通；
芯片埋入腔，所述芯片埋入腔设置在所述第二基板中，由所述第二基板的下表面向内延伸；
芯片，所述芯片设置在所述芯片埋入腔中；
介质层，所述介质层覆盖设置所述芯片和所述第二基板的下表面，并填充所述芯片与所述芯片埋入腔的间隙；
重新布局布线层，所述重新布局布线层贯穿所述介质层电连接至所述芯片；
第二基板液体通道，所述第二基板液体通道贯穿所述第二基板，与所述微流道连通；以及
介质层开口，所述介质层开口与所述第二基板通道连通。
2.如权利要求1所述的芯片埋入式微流道模组封装结构，其特征在于，还包括外接焊球，所述外接焊球电连接至所述重新布局布线层。
3.如权利要求1所述的芯片埋入式微流道模组封装结构，其特征在于，所述微流道由设置在所述第一基板中的凹槽主体与所述第二基板的上表面密封连接构成。
4.如权利要求1所述的芯片埋入式微流道模组封装结构，其特征在于，所述微流道由设置在所述第二基板中的凹槽主体与所述第一基板的下表面密封连接构成。
5.如权利要求1所述的芯片埋入式微流道模组封装结构，其特征在于，所述微流道由设置在所述第一基板中的第一凹槽主体与所述第二基板中的第二凹槽主体配合密封连接构成。
6.如权利要求1所述的芯片埋入式微流道模组封装结构，其特征在于，所述芯片通过贴片材料贴片至所述芯片埋入腔的底面。
7.如权利要求1所述的芯片埋入式微流道模组封装结构，其特征在于，所述芯片具有背金电极，所述芯片埋入腔的底部和侧壁具有背金电极引出电路，所述芯片通过导电胶或者焊接材料设置在所述芯片埋入腔的底面，所述芯片的背金电极通过所述背金电极引出电路电连接至所述布局布线层。
8.一种带组装基板的芯片埋入式微流道模组封装结构，包括：
第一基板；
第二基板，所述第二基板的上表面密封连接至所述第一基板的下表面；
微流道，所述微流道由所述第一基板和所述第二基板的连接形成，且与所述第一基板和所述第二基板的连接面连通；
芯片埋入腔，所述芯片埋入腔设置在所述第二基板中，由所述第二基板的下表面向内延伸；
芯片，所述芯片设置在所述芯片埋入腔中；
介质层，所述介质层覆盖设置所述芯片和所述第二基板的下表面，并填充所述芯片与所述芯片埋入腔的间隙；
重新布局布线层，所述重新布局布线层贯穿所述介质层电连接至所述芯片；
第二基板液体通道，所述第二基板液体通道贯穿所述第二基板，与所述微流道连通；
介质层开口，所述介质层开口与所述第二基板通道连通；
外接焊球，所述外接焊球电连接至所述重新布局布线层；
组装基板，所述外接焊球焊接至所述组装基板；
液体出入口；所述液体出入口贯穿所述组装基板，且与所述介质层开口、第二基板液体通道、微流道连通；以及
密封结构，所述密封结构用于所述液体出入口和所述介质层开口处的密封。
9.如权利要求8所述的带组装基板的芯片埋入式微流道模组封装结构，其特征在于，所述密封结构深入到所述介质层开口内部，并密封连接至第二基板。
10.一种带组装基板的芯片埋入式微流道模组封装结构的制作方法，包括：
在第一基板上刻蚀形成微流道槽；
将第二基板键合至第一基板，实现微流道密封；
对第二基板进行刻蚀，形成芯片埋入腔；
将芯片贴片至芯片埋入腔中；
依次形成覆盖芯片的介质层、电连接至芯片的重新布局布线层以及介质层开口；
通过介质层开口刻蚀第二基板形成与微流道连通的第二基板液体通道；
制作外接焊球，形成芯片埋入式微流道模组封装结构；以及
将芯片埋入式微流道模组封装结构通过外接焊球倒装焊接至组装基板，形成带组装基板的芯片埋入式微流道模组封装结构。
CN202010425147.0A 2020-05-19 2020-05-19 一种芯片埋入式微流道模组封装结构及制作方法 Active CN111584448B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010425147.0A CN111584448B (zh) 2020-05-19 2020-05-19 一种芯片埋入式微流道模组封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010425147.0A CN111584448B (zh) 2020-05-19 2020-05-19 一种芯片埋入式微流道模组封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN111584448A true CN111584448A (zh) 2020-08-25
CN111584448B CN111584448B (zh) 2022-03-29

Family

ID=72110979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010425147.0A Active CN111584448B (zh) 2020-05-19 2020-05-19 一种芯片埋入式微流道模组封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN111584448B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614785A (zh) * 2020-12-17 2021-04-06 上海先方半导体有限公司 集成微流道的三维封装结构及封装方法
CN112701051A (zh) * 2020-12-25 2021-04-23 江苏中科智芯集成科技有限公司 一种高效散热的扇出型封装结构及其方法
CN112750600A (zh) * 2020-12-29 2021-05-04 华进半导体封装先导技术研发中心有限公司 一种基于微流道的可调式电感及其制造方法
CN113675158A (zh) * 2021-07-06 2021-11-19 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
CN115172298A (zh) * 2022-06-27 2022-10-11 深圳宏芯宇电子股份有限公司 芯片封装结构

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5380956A (en) * 1993-07-06 1995-01-10 Sun Microsystems, Inc. Multi-chip cooling module and method
CN1819165A (zh) * 2004-11-24 2006-08-16 朗迅科技公司 微通道冷却技术
US20090057881A1 (en) * 2007-08-27 2009-03-05 Arana Leonel R Microelectronic package and method of cooling same
JP2009118145A (ja) * 2007-11-06 2009-05-28 Canon Inc 半導体ユニット及びカメラ
JP2009239043A (ja) * 2008-03-27 2009-10-15 Furukawa Electric Co Ltd:The 微細流路を備えた冷却装置、その製造方法
US20120228779A1 (en) * 2011-03-09 2012-09-13 Georgia Tech Research Corporation Air-gap c4 fluidic i/o interconnects and methods of fabricating same
CN103489838A (zh) * 2013-10-15 2014-01-01 北京大学 一种强化散热三维封装结构及其封装方法
US20160049353A1 (en) * 2007-10-31 2016-02-18 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
EP3168869A1 (en) * 2015-11-11 2017-05-17 Altera Corporation An integrated circuit package with enhanced cooling structure
CN107863325A (zh) * 2017-02-27 2018-03-30 西安华羿微电子股份有限公司 大功率mosfet的扇出形封装结构及其制造工艺
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法
CN109148431A (zh) * 2018-07-18 2019-01-04 华天科技（昆山）电子有限公司 距离传感器芯片封装结构及其晶圆级封装方法
CN109411427A (zh) * 2018-09-06 2019-03-01 中国电子科技集团公司第二十九研究所 一种微流道散热器及其制造方法
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110010572A (zh) * 2018-12-29 2019-07-12 浙江集迈科微电子有限公司 一种用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110299335A (zh) * 2019-06-24 2019-10-01 中国电子科技集团公司第二十九研究所 一种微流道散热器进出液口阻焊结构的制备方法
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法
CN110783288A (zh) * 2019-09-29 2020-02-11 华进半导体封装先导技术研发中心有限公司 一种芯片散热封装结构
CN110828399A (zh) * 2018-08-10 2020-02-21 北京嘉楠捷思信息技术有限公司 芯片器件、电路板及数字货币挖矿机
CN111081655A (zh) * 2019-12-19 2020-04-28 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
CN111128976A (zh) * 2019-12-20 2020-05-08 青岛歌尔智能传感器有限公司 一种芯片堆叠封装散热结构及制作方法
CN111128917A (zh) * 2019-12-30 2020-05-08 上海先方半导体有限公司 一种芯片封装结构及其制作方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5380956A (en) * 1993-07-06 1995-01-10 Sun Microsystems, Inc. Multi-chip cooling module and method
CN1819165A (zh) * 2004-11-24 2006-08-16 朗迅科技公司 微通道冷却技术
US20090057881A1 (en) * 2007-08-27 2009-03-05 Arana Leonel R Microelectronic package and method of cooling same
US20160049353A1 (en) * 2007-10-31 2016-02-18 International Business Machines Corporation Assembly including plural through wafer vias, method of cooling the assembly and method of fabricating the assembly
JP2009118145A (ja) * 2007-11-06 2009-05-28 Canon Inc 半導体ユニット及びカメラ
JP2009239043A (ja) * 2008-03-27 2009-10-15 Furukawa Electric Co Ltd:The 微細流路を備えた冷却装置、その製造方法
US20120228779A1 (en) * 2011-03-09 2012-09-13 Georgia Tech Research Corporation Air-gap c4 fluidic i/o interconnects and methods of fabricating same
CN103489838A (zh) * 2013-10-15 2014-01-01 北京大学 一种强化散热三维封装结构及其封装方法
EP3168869A1 (en) * 2015-11-11 2017-05-17 Altera Corporation An integrated circuit package with enhanced cooling structure
CN107863325A (zh) * 2017-02-27 2018-03-30 西安华羿微电子股份有限公司 大功率mosfet的扇出形封装结构及其制造工艺
CN107946254A (zh) * 2017-12-18 2018-04-20 华天科技（昆山）电子有限公司 集成散热结构的硅基扇出型封装及晶圆级封装方法
CN109148431A (zh) * 2018-07-18 2019-01-04 华天科技（昆山）电子有限公司 距离传感器芯片封装结构及其晶圆级封装方法
CN110828399A (zh) * 2018-08-10 2020-02-21 北京嘉楠捷思信息技术有限公司 芯片器件、电路板及数字货币挖矿机
CN109411427A (zh) * 2018-09-06 2019-03-01 中国电子科技集团公司第二十九研究所 一种微流道散热器及其制造方法
CN110010572A (zh) * 2018-12-29 2019-07-12 浙江集迈科微电子有限公司 一种用于系统级大功率模组的大流量液冷散热器及其制作方法
CN110010561A (zh) * 2018-12-31 2019-07-12 杭州臻镭微波技术有限公司 一种多层芯片堆叠的射频结构及其制作方法
CN110299335A (zh) * 2019-06-24 2019-10-01 中国电子科技集团公司第二十九研究所 一种微流道散热器进出液口阻焊结构的制备方法
CN110335852A (zh) * 2019-07-18 2019-10-15 上海先方半导体有限公司 一种扇出封装结构及封装方法
CN110783288A (zh) * 2019-09-29 2020-02-11 华进半导体封装先导技术研发中心有限公司 一种芯片散热封装结构
CN111081655A (zh) * 2019-12-19 2020-04-28 青岛歌尔智能传感器有限公司 电子封装结构及其制作方法
CN111128976A (zh) * 2019-12-20 2020-05-08 青岛歌尔智能传感器有限公司 一种芯片堆叠封装散热结构及制作方法
CN111128917A (zh) * 2019-12-30 2020-05-08 上海先方半导体有限公司 一种芯片封装结构及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BRUNSCHWILER, T (BRUNSCHWILER, THOMAS)，EL.: "Dual-Side Heat Removal by Micro-Channel Cold Plate and Silicon-Interposer with Embedded Fluid Channels", 《2016 6TH ELECTRONIC SYSTEM-INTEGRATION TECHNOLOGY CONFERENCE (ESTC)》 *
邓增，沈俊，戴巍，等: ""大功率半导体激光器散热研究综述"", 《工程热物理学报》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614785A (zh) * 2020-12-17 2021-04-06 上海先方半导体有限公司 集成微流道的三维封装结构及封装方法
CN112614785B (zh) * 2020-12-17 2023-07-28 上海先方半导体有限公司 集成微流道的三维封装结构及封装方法
CN112701051A (zh) * 2020-12-25 2021-04-23 江苏中科智芯集成科技有限公司 一种高效散热的扇出型封装结构及其方法
CN112750600A (zh) * 2020-12-29 2021-05-04 华进半导体封装先导技术研发中心有限公司 一种基于微流道的可调式电感及其制造方法
CN113675158A (zh) * 2021-07-06 2021-11-19 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
CN113675158B (zh) * 2021-07-06 2024-01-05 珠海越亚半导体股份有限公司 循环冷却嵌埋封装基板及其制作方法
CN115172298A (zh) * 2022-06-27 2022-10-11 深圳宏芯宇电子股份有限公司 芯片封装结构
CN115172298B (zh) * 2022-06-27 2023-12-12 深圳宏芯宇电子股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN111584448B (zh) 2022-03-29

Similar Documents

Publication Publication Date Title
CN111584448B (zh) 一种芯片埋入式微流道模组封装结构及制作方法
US6020637A (en) Ball grid array semiconductor package
KR101905995B1 (ko) 양면냉각형 파워모듈
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
CN110998827B (zh) 具有至少一个功率半导体的功率模块
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
JP2006344917A (ja) 半導体装置、積層型半導体装置、および半導体装置の製造方法
EP3157053B1 (en) Power module
WO2020248905A1 (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
JP4904604B1 (ja) Ｌｅｄモジュール装置及びその製造方法
CN111128917A (zh) 一种芯片封装结构及其制作方法
CN103975432A (zh) 微通道直接敷铜基板及其功率器件的封装结构和工艺
JP2019071412A (ja) チップパッケージ
CN208819865U (zh) 开关管及其芯片组件
CN112349691A (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
WO2018137560A1 (zh) 一种功率模块及其制造方法
CN112635417A (zh) 散热结构及其制备方法、芯片封装结构及芯片封装方法
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
CN115132709B (zh) 芯片堆叠封装结构
WO2018137559A1 (zh) 一种功率模块及其制造方法
WO2018137556A1 (zh) 一种功率模块及其制造方法
CN206259339U (zh) 半导体结构以及封装结构
CN110838475A (zh) 芯片组件及其制作方法
CN209949522U (zh) 电路板、电路板组件以及电子装置
KR102016019B1 (ko) 고열전도성 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant