CN109148431A - 距离传感器芯片封装结构及其晶圆级封装方法 - Google Patents

距离传感器芯片封装结构及其晶圆级封装方法 Download PDF

Info

Publication number
CN109148431A
CN109148431A CN201810790152.4A CN201810790152A CN109148431A CN 109148431 A CN109148431 A CN 109148431A CN 201810790152 A CN201810790152 A CN 201810790152A CN 109148431 A CN109148431 A CN 109148431A
Authority
CN
China
Prior art keywords
layer
substrate
tsv
pole
range sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810790152.4A
Other languages
English (en)
Other versions
CN109148431B (zh
Inventor
于大全
郑凤霞
马书英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201810790152.4A priority Critical patent/CN109148431B/zh
Publication of CN109148431A publication Critical patent/CN109148431A/zh
Application granted granted Critical
Publication of CN109148431B publication Critical patent/CN109148431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种距离传感器芯片封装结构及其晶圆级封装方法。首先，在硅基板的第一表面通过TSV技术刻蚀凹槽并在凹槽内表面沉积绝缘层，将切割好的单颗距离传感器芯片放入到凹槽中，通过重布线的方式将距离传感器芯片的N极信号通过金属层引出到硅基板第一表面，再通过重布线的方式将P极信号扇出中硅基板第一表面，最终将N极信号及P极信号通过TSV技术引到硅基板第二表面，然后在硅基板第一表面制作支撑围堰，并贴合玻璃盖板，以将距离传感器芯片的感应区域保护起来，最后，再将基板晶圆切割成单颗芯片，完成对芯片封装。本发明封装结构具有封装体积小，厚度薄，热性能好等优点，封装方法具有封装效率高且封装良率高的优点。

Description

距离传感器芯片封装结构及其晶圆级封装方法
技术领域
本发明涉及距离传感器封装技术领域，具体是涉及一种距离传感器芯片封装结构及其晶圆级封装方法。
背景技术
距离传感器，又叫做位移传感器，是传感器的一种，用于感应其与某物体间的距离以完成预设的某种功能，目前得到了相当广泛的应用，现有距离传感器芯片的封装结构如图1所示，包括距离传感器芯片20、基板(氮化铝陶瓷)10、支撑围堰30和玻璃盖板40，其封装方法为：通过WB-LGA的封装方法将单颗距离传感器芯片与基板打线连接，然后在基板上制作支撑围堰，之后在支撑围堰表面贴上玻璃盖板，以将距离传感器芯片区域保护起来防止损伤。这种封装方法封装效率低，封装结构体积大，热性能也有待进一步提高，且I/O端散布在芯片表面，从而限制了I/O连接的数目。
发明内容
为了解决上述技术问题，本发明提出一种距离传感器芯片封装结构及其晶圆级封装方法，封装结构具有封装体积小，厚度薄，热性能好等优点，封装方法具有封装效率高且封装良率高的优点。
本发明的技术方案是这样实现的：
一种距离传感器芯片封装结构，包括基板和距离传感器芯片，所述基板具有第一表面和与其相对的第二表面，所述基板上具有容置所述距离传感器芯片的凹槽，所述距离传感器芯片背面具有N极引出层，所述距离传感器芯片正面具有感应区域和P极引出端，所述距离传感器芯片正面向上埋入所述凹槽中，所述距离传感器芯片背面的N极引出层与所述凹槽之间形成有金属层，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面，将N极引出层的电性引出至所述基板第一表面预设第一TSV通孔的位置；所述距离传感器芯片正面及所述基板第一表面上铺设有暴露出所述P极引出端、所述感应区域及预设第二 TSV通孔位置的钝化层，且所述钝化层填充入所述距离传感器芯片与所述凹槽之间的缝隙内；所述钝化层上铺设有将所述P极引出端扇出至所述预设第二TSV通孔位置的第一金属布线层，所述凹槽外的基板上形成对应预设第一TSV通孔位置的第一TSV通孔和对应预设第二TSV 通孔位置的第二TSV通孔；所述第一TSV通孔内形成有将所述金属层的电性引出至所述基板第二表面上的第二金属布线层，所述第二TSV 通孔内形成有将所述第一金属布线层的电性引出至所述基板第二表面上的第三金属布线层；所述基板第二表面及所述第二金属布线层和所述第三金属布线层上铺设有暴露出预设电性导出点的阻焊层，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；所述基板第一表面制作有支撑围堰，所述支撑围堰上贴装有保护盖板。
进一步的，所述距离传感器芯片由红外二极管芯片组成，所述红外二极管芯片背面具有N极引出层，所述红外二极管芯片正面具有感应区域和P极引出端，所述红外二极管芯片的N极引出层的电性通过所述金属层引出至所述基板第一表面预设第一TSV通孔位置，所述红外二极管芯片的P极引出端的电性通过所述第一金属布线层扇出至所述预设第二TSV通孔位置。
进一步的，所述距离传感器芯片由红外二极管芯片和光电二极管芯片组成，所述红外二极管芯片背面具有N极引出层，所述红外二极管芯片正面具有感应区域和P极引出端，所述光电二极管芯片正面具有感应区域、N极引出端和P极引出端，所述红外二极管芯片的N极引出层的电性通过所述金属层引出至所述基板第一表面预设第一TSV通孔的位置，所述红外二极管芯片的P极引出端与所述光电二极管芯片的N极引出端之间通过所述第一金属布线层电性互连，所述光电二极管芯片的P极引出端的电性通过所述第一金属布线层扇出至所述预设第二TSV通孔位置。
进一步的，所述红外二极管芯片和所述光电二极管芯片共同埋入一个所述凹槽内，或者所述红外二极管芯片和所述光电二极管芯片各自埋入一个所述凹槽内。
进一步的，所述基板为硅基板，所述金属层形成于所述凹槽内铺设的一层第一绝缘层上，所述第一绝缘层从凹槽底部沿侧壁延伸至所述基板第一表面；所述第二金属布线层与所述基板之间及所述第三金属布线层与所述基板之间设有第二绝缘层。
进一步的，所述电性导出点处制作有连接外部电路的焊球或所述电性导出点通过打线连接至外部电路。
进一步的，所述第一金属布线层为单层结构或多层结构，所述第二金属布线层为单层结构或多层结构，所述第三金属布线层为单层结构或多层结构。
一种距离传感器芯片封装结构的晶圆级封装方法，包括如下步骤：
A.提供一基板晶圆，所述基板晶圆具有第一表面和与其相对的第二表面，在所述基板晶圆的第一表面形成至少一个向第二表面延伸的凹槽；
B.在所述基板晶圆第一表面及所述凹槽内沉积一层第一绝缘层；
C.采用金属重布线的方式，在所述凹槽底部制作金属层，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面预设第一TSV通孔的位置；
D.取至少一单颗的距离传感器芯片，所述距离传感器芯片背面具有N极引出层，所述距离传感器芯片正面具有感应区域和P极引出端，通过导电胶或者金锡焊接的方式将所述距离传感器芯片正面朝上贴装至所述凹槽内金属层上；
E.在距离传感器芯片正面、基板晶圆第一表面及其上的金属层上铺设一层暴露出所述P极引出端、所述感应区域及预设第二TSV通孔位置的钝化层，且所述钝化层填充入所述距离传感器芯片与所述凹槽之间的缝隙内；
F.采用金属重布线的方式，在所述钝化层上铺设将所述P极引出端扇出至所述预设第二TSV通孔位置的第一金属布线层；
G.通过临时键合方式在所述基板晶圆第一表面连接一支撑晶圆；
H.在所述基板晶圆第二表面上制作对应预设第一TSV通孔位置的第一TSV通孔和对应预设第二TSV通孔位置的第二TSV通孔；并在所述第一TSV通孔内制作将所述金属层的电性引出至所述基板晶圆第二表面上的第二金属布线层，在所述第二TSV通孔内制作将所述第一金属布线层的电性引出至所述基板晶圆第二表面上的第三金属布线层；
I.在所述基板晶圆第二表面及所述第二金属布线层和所述第三金属布线层上铺设暴露出预设电性导出点的阻焊层，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；
J.在所述基板晶圆与所述支撑晶圆拆键合后，在所述基板晶圆第一表面上制作支撑围堰，并在所述支撑围堰上贴装保护盖板；
K.切割所述基板晶圆，形成单颗距离传感器芯片封装结构。
进一步的，还包括在所述第二金属布线层与所述基板晶圆之间及所述第三金属布线层与所述基板晶圆之间铺设第二绝缘层的步骤。
进一步的，还包括对所述基板晶圆第二表面进行减薄的步骤。
本发明的有益效果是：本发明提供一种距离传感器芯片封装结构及其晶圆级封装方法，通过将距离传感器芯片埋入基板上的凹槽内，并在凹槽底部制作将距离传感器芯片的N极引出层的电性引出至基板第一表面上的金属层，然后将距离传感器芯片的P极引出端通过第一金属布线层扇出至基板第一表面上，并通过TSV通孔技术将距离传感器芯片的P极引出端及N极引出层的电性引出硅基板第二表面，并在硅基板上形成支撑围堰和保护盖板，改善了距离传感器芯片的封装结构，具有封装体积小，厚度薄的优点，且通过金属层连接距离传感器芯片N极引出层与基板，提供了散热性能，且通过TSV通孔及金属布线层将P极引出端及N极引出层的电性引出硅基板第二表面，可大大增加了I/O连接的数目，较佳的，基板可采用硅基板，比如使用再生硅，可达到成本低廉，且散热性能更优良的目的，因为硅导热系数优于传统距离传感器芯片的氮化铝基板。相比距离传感器芯片传统封装方法，本发明距离传感器芯片的封装方法是一种晶圆级封装方法，生产工艺简单，不耗时，成本较低，封装效率大大提高，且由于采用硅基扇出型封装，其良率也大大提高，量产封装良率>99％。较佳的，距离传感器芯片可由红外二极管芯片和光电二极管芯片共同组成，红外二极管芯片和光电二极管芯片均埋入凹槽内，并通过第一金属布线层实现互连。
附图说明
图1为本发明现有距离传感器芯片封装结构示意图；
图2为本发明优选实施例1距离传感器芯片封装结构的结构示意图；
图2a为本发明优选实施例1中在基板晶圆上蚀刻凹槽的结构示意图；
图2b为本发明优选实施例1中铺设第一绝缘层的结构示意图；
图2c为本发明优选实施例1中制作金属层的结构示意图；
图2d为本发明优选实施例1中在凹槽中埋入芯片的结构示意图；
图2e为本发明优选实施例1中制作钝化层的结构示意图；
图2f为本发明优选实施例1中制作第一金属布线层的结构示意图；
图2g为本发明优选实施例1中临时键合支撑晶圆的结构示意图；
图2h为本发明优选实施例1中制作TSV通孔的结构示意图；
图2i为本发明优选实施例1中铺设第二绝缘层的结构示意图；
图2j为本发明优选实施例1中铺设第二绝缘层后暴露金属层及第一金属布线层的结构示意图；
图2k为本发明优选实施例1中制作第二金属布线层及第三金属布线层的结构示意图；
图2l为本发明优选实施例1中制作阻焊层的结构示意图；
图2m为本发明优选实施例1中植焊球的结构示意图；
图2n为本发明优选实施例1中制作支撑围堰的结构示意图；
图2o为本发明优选实施例1中贴保护盖板的结构示意图；
图2p为本发明优选实施例1中制作打线连接点的结构示意图；
图3为本发明优选实施例2距离传感器芯片封装结构的结构示意图；
图3a为本发明优选实施例2中在基板晶圆上蚀刻凹槽的结构示意图；
图3b为本发明优选实施例2中铺设第一绝缘层的结构示意图；
图3c为本发明优选实施例2中制作金属层的结构示意图；
图3d为本发明优选实施例2中在凹槽中埋入芯片的结构示意图；
图3e为本发明优选实施例2中制作钝化层的结构示意图；
图3f为本发明优选实施例2中制作第一金属布线层的结构示意图；
图3g为本发明优选实施例2中临时键合支撑晶圆的结构示意图；
图3h为本发明优选实施例2中制作TSV通孔的结构示意图；
图3i为本发明优选实施例2中铺设第二绝缘层的结构示意图；
图3j为本发明优选实施例2中铺设第二绝缘层后暴露金属层及第一金属布线层的结构示意图；
图3k为本发明优选实施例2中制作第二金属布线层及第三金属布线层的结构示意图；
图3l为本发明优选实施例2中制作阻焊层的结构示意图；
图3m为本发明优选实施例2中植焊球的结构示意图；
图3n为本发明优选实施例2中制作支撑围堰的结构示意图；
图3o为本发明优选实施例2中贴保护盖板的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。
实施例1
如图2所示，一种距离传感器芯片封装结构，包括基板1和距离传感器芯片，所述距离传感器芯片由红外二极管芯片2组成，所述红外二极管芯片背面具有N极引出层201，所述红外二极管芯片正面具有感应区域202和P极引出端203，所述基板具有第一表面和与其相对的第二表面，所述基板上具有容置所述红外二极管芯片的凹槽101，所述红外二极管芯片正面向上埋入所述凹槽中，所述红外二极管芯片背面的N极引出层与所述凹槽之间形成有金属层3，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面，将N极引出层的电性引出至所述基板第一表面预设第一TSV通孔的位置；所述红外二极管芯片正面及所述基板第一表面上铺设有暴露出所述P极引出端、所述感应区域及预设第二TSV通孔位置的钝化层4，且所述钝化层填充入所述距离传感器芯片与所述凹槽之间的缝隙内；所述钝化层上铺设有将所述P极引出端扇出至所述预设第二TSV通孔位置的第一金属布线层501，所述凹槽外的基板上形成对应预设第一TSV通孔位置的第一TSV通孔601 和对应预设第二TSV通孔位置的第二TSV通孔602；所述第一TSV通孔内形成有将所述金属层的电性引出至所述基板第二表面上的第二金属布线层502，所述第二TSV通孔内形成有将所述第一金属布线层的电性引出至所述基板第二表面上的第三金属布线层503；所述基板第二表面及所述第二金属布线层和所述第三金属布线层上铺设有暴露出预设电性导出点的阻焊层7，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；所述基板第一表面制作有支撑围堰8，所述支撑围堰上贴装有保护盖板9。
优选的，基板为硅基板，这样，使用硅基板作为扇出的基体，可解决重构圆片带来的一系列问题，如翘曲，热膨胀系数不匹配；可利用硅基板上成熟的工艺来制备制作高密度布线；也便于在硅基上制作 TSV通孔。
为了避免硅基板与金属层及金属重布线层之间的电性影响，金属层形成于凹槽内铺设的一层第一绝缘层110上，第一绝缘层从凹槽底部沿侧壁延伸至所述基板第一表面；第二金属布线层与基板之间及第三金属布线层与基板之间设有第二绝缘层120。沉积绝缘层的厚度可根据产品的要求来定，沉积绝缘层的材质可以是SiO2、Si3N4或其他绝缘层。
在其他实施例中，基板也可由金属、锗、砷化镓等导体或半导体材料制作。这种情况下同样需要在凹槽及TSV通孔内制作绝缘层。
在其他实施例中，基板也可由玻璃、陶瓷、树脂聚合物等制作。这种情况下无需制作绝缘层，金属层直接形成于凹槽内，基板最后打薄时可保留一定厚度。
可选的，第一金属布线层可以为单层结构，也可以为多层结构，第二金属布线层可以为单层结构，也可以为多层结构，第三金属布线层可以为单层结构，也可以为多层结构。比如，对于I/O接口高密集产品，可采用多层结构，即再增加一层钝化，在其上再重布第二层RDL 的方式进行封装，这样可减小封装尺寸，且可增加I/O接口数目；对于湿度敏感的芯片，最后一层线路可采用化镀Ni/Au的方式在RDL上形成保护，防止金属线路的腐蚀。
本优选实施例1距离传感器芯片封装结构的晶圆级封装方法，参见图2a-2o，包括如下步骤：
A.参见图2a，提供一基板晶圆100，所述基板晶圆具有第一表面和与其相对的第二表面，在所述基板晶圆的第一表面形成至少一个向第二表面延伸的凹槽101；具体实施时，可以通过刻蚀方式在基板晶圆上刻出直槽，但不限于此，也可是斜槽等其他结构，直槽深度可依据封装要求，蚀刻出不同的深度。
B.参见图2b，在所述基板晶圆第一表面及所述凹槽内沉积一层第一绝缘层110，沉积厚度可根据产品的要求来定，沉积的材质可以是 SiO2、Si3N4或其他绝缘层。
C.参见图2c，采用金属重布线的方式，在所述凹槽底部制作金属层3，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面预设第一TSV通孔的位置；这样，采用金属重布线(RDL)的方式在基板晶圆的直槽底部和表面制作金属层，可以将红外二极管的N极信号引出。重布线时，先沉积一层种子层，如Ti/Cu、Al等，再光刻出线路，然后将金属线路加厚至产品要求的厚度；
D.参见图2d，取红外二极管芯片2，所述红外二极管芯片背面具有N极引出层201，所述红外二极管芯片正面具有感应区域202和P 极引出端203，通过导电胶130或者金锡焊接的方式将所述红外二极管芯片正面朝上贴装至所述凹槽内金属层上；具体实施时，可以将红外二极管芯片晶圆切割成单颗红外二极管芯片，然后采用Die Attach方式，将单颗红外二极管芯片放入直槽里。优选的，红外二极管芯片的N 极引出层通过导电胶或者金锡焊接埋入凹槽内，N极信号可通过金属层引到基板第一表面。
E.参见图2e，在红外二极管芯片正面、基板晶圆第一表面及其上的金属层上铺设一层暴露出所述P极引出端、所述感应区域及预设第二TSV通孔位置的钝化层4，且所述钝化层填充入所述距离传感器芯片与所述凹槽之间的缝隙内；具体实施时，可以采用真空压膜的方式，在基板晶圆第一表面及红外二极管芯片正面形成钝化层，同时将红外二极管芯片与直槽的缝隙填充，通过曝光、显影将红外二极管芯片的P 极引出端位置打开，同时将感应区域和预设第二TSV通孔的位置打开。
F.参见图2f，采用金属重布线(RDL)的方式，在所述钝化层上铺设将所述P极引出端扇出至所述第二TSV通孔位置的第一金属布线层501；重布线时，先沉积一层种子层，如Ti/Cu、Al等，再光刻出线路，然后将金属线路加厚至产品要求的厚度；对于I/O接口高密集产品，可采用多层布线，即再增加一层钝化，在其上再重布第二层RDL 的方式进行封装，这样可减小封装尺寸；对于湿度敏感的芯片，最后一层线路可采用化镀Ni/Au的方式在RDL上形成保护，防止金属线路的腐蚀。
G.参见图2g，通过临时键合方式在所述基板晶圆第一表面连接一支撑晶圆140，以形成保护并防止后制程薄片裂片。
H.参见图2h，在所述基板晶圆第二表面上制作对应预设第一TSV 通孔位置的第一TSV通孔601和对应预设第二TSV通孔的第二TSV通孔602；并在所述第一TSV通孔内制作将所述金属层的电性引出至所述基板晶圆第二表面上的第二金属布线层502，在所述第二TSV通孔内制作将所述第一金属布线层的电性引出至所述基板晶圆第二表面上的第三金属布线层503，参见图2k；具体实施时，可以根据产品的要求，将基板晶圆减薄到所需要的厚度，通过TSV技术将第一表面的信号引出至第二表面。优选的，TSV通孔刻蚀后，在表面沉积一层第二绝缘层 120，参见图2i和2j，第二绝缘层的厚度根据产品的需求而定，材质为Si02、Si3N4或其他绝缘材质，然后进行氧化层刻蚀，将TSV孔底部的氧化层刻蚀干净。最后再通过金属重布线的方式将第一表面信号引出至第二表面，重布线时可先沉积一层种子层，如Ti/Cu、Al等，再光刻出线路，然后将金属线路加厚至产品要求的厚度；对于湿度敏感的芯片，采用化镀Ni/Au的方式在RDL上形成保护，防止金属线路的腐蚀。
I.参见图2l，在所述基板晶圆第二表面及所述第二金属布线层和所述第三金属布线层上铺设暴露出预设电性导出点的阻焊层7，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；优选的，采用真空压膜的方式在基板晶圆第二表面形成阻焊层，阻焊层包覆在第二金属布线层和第三金属布线层上，同时将TSV孔填充上，在阻焊层上打开预设焊球的位置，并制作引出电性的焊球150，参见图2m，以方便后期与PCB板进行信号连接。
可选的，参见2p，对于后续采用Wire Bond方式进行组装的芯片，在阻焊层上预设打线连接点160的位置(Wire Bond Pad)打开，对于 Wire Bond的产品需要作业化镀Ni/Pd/Au在表层的RDL形成保护，同时提高Wire Bond焊点结合力。
J.参见图2n和2o，在所述基板晶圆与所述支撑晶圆拆键合后，在所述基板晶圆第一表面上制作支撑围堰8，并在所述支撑围堰上贴装保护盖板9；保护盖板可以选用玻璃等材质，这样，拆键合后在基板晶圆正面制作支撑围堰，然后将玻璃盖板与基板晶圆进行压合可以将芯片感应区域保护起来。
K.参见图2，切割所述基板晶圆，形成单颗距离传感器芯片封装结构。
实施例2
如图3所示，一种距离传感器芯片封装结构，包括基板1和距离传感器芯片，所述距离传感器芯片由红外二极管芯片2组成，距离传感器芯片由红外二极管芯片2和光电二极管芯片210组成，所述红外二极管芯片背面具有N极引出层201，所述红外二极管芯片正面具有感应区域202和P极引出端203，所述光电二极管芯片正面具有感应区域 211、N极引出端212和P极引出端213，所述基板具有第一表面和与其相对的第二表面，所述基板上具有容置所述红外二极管芯片及所述光电二极管芯片的凹槽101，102，所述红外二极管芯片及所述光电二极管芯片正面向上埋入其对应的凹槽101，102中，所述红外二极管芯片背面的N极引出层与所述凹槽之间形成有金属层3，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面，将N极引出层的电性引出至所述基板第一表面预设第一TSV通孔的位置；所述红外二极管芯片及所述光电二极管芯片正面及所述基板第一表面上铺设有暴露出所述红外二极管芯片的P极引出端及感应区域，所述光电二极管芯片的N 极引出端、P极引出端及感应区域、预设第二TSV通孔位置的钝化层4，且所述钝化层填充入所述红外二极管芯片与其对应的凹槽之间以及光电二极管芯片与其对应的凹槽之间的缝隙内；所述钝化层上铺设有将所述光电二极管芯片的P极引出端扇出至所述第二TSV通孔位置的第一金属布线层501，且所述红外二极管芯片的P极引出端与所述光电二极管芯片的N极引出端之间通过第一金属布线层电性互连，所述凹槽外的基板上形成对应预设第一TSV通孔位置的第一TSV通孔601和对应预设第二TSV通孔的第二TSV通孔602；所述第一TSV通孔内形成有将所述金属层的电性引出至所述基板第二表面上的第二金属布线层 502，所述第二TSV通孔内形成有将所述第一金属布线层的电性引出至所述基板第二表面上的第三金属布线层503；所述基板第二表面及所述第二金属布线层和所述第三金属布线层上铺设有暴露出预设电性导出点的阻焊层7，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV 通孔；所述基板第一表面制作有支撑围堰8，所述支撑围堰上贴装有保护盖板9。
上述实施例中，红外二极管芯片和光电二极管芯片各自埋入一个凹槽内。在其他实施例中，红外二极管芯片和光电二极管芯片也可以共同埋入一个凹槽内。
本优选实施例2距离传感器芯片封装结构的晶圆级封装方法，参见图3a-3o，包括如下步骤：
A.参见图3a，提供一基板晶圆100，所述基板晶圆具有第一表面和与其相对的第二表面，在所述基板晶圆的第一表面形成向第二表面延伸的凹槽101，102；具体实施时，可以通过刻蚀方式在基板晶圆上刻出直槽，但不限于此，也可是斜槽等其他结构，直槽深度可依据封装要求，蚀刻出不同的深度。
B.参见图3b，在所述基板晶圆第一表面及所述凹槽内沉积一层第一绝缘层110，沉积厚度可根据产品的要求来定，沉积的材质可以是 SiO2、Si3N4或其他绝缘层。
C.参见图3c，采用金属重布线的方式，在所述凹槽101底部制作金属层3，且所述金属层从凹槽101底部沿侧壁延伸至所述基板第一表面预设第一TSV通孔的位置；这样，采用金属重布线(RDL)的方式在基板晶圆的直槽底部和表面制作金属层，可以将红外二极管的N极信号引出。重布线时，先沉积一层种子层，如Ti/Cu、Al等，再光刻出线路，然后将金属线路加厚至产品要求的厚度；
D.参见图3d，取红外二极管芯片2和光电二极管芯片210，所述红外二极管芯片背面具有N极引出层201，所述红外二极管芯片正面具有感应区域202和P极引出端203，通过导电胶130或者金锡焊接的方式将所述红外二极管芯片正面朝上贴装至其对应的凹槽内的金属层上；所述光电二极管芯片正面具有感应区域211、N极引出端212和P 极引出端213，通过DAF膜或者印胶的方式将光电二极管芯片正面朝上粘合至其对应的凹槽内。具体实施时，可以将红外二极管芯片晶圆切割成单颗红外二极管芯片，并将光电二极管芯片晶圆切割成单颗光电二极管芯片，然后采用Die Attach方式，将单颗红外二极管芯片及光电二极管芯片放入各自对应的直槽里。优选的，红外二极管芯片的N 极引出层通过导电胶或者金锡焊接埋入凹槽内，N极信号可通过金属层引到基板第一表面。
E.参见图3e，在红外二极管芯片正面、光电二极管芯片正面、基板晶圆第一表面及其上的金属层上铺设一层暴露出光电二极管芯片的感应区域、N极引出端、P极引出端，红外二极管芯片P极引出端、感应区域及预设第二TSV通孔位置的钝化层4，且所述钝化层填充入所述红外二极管芯片与所述凹槽之间以及光电二极管芯片与所述凹槽之间的缝隙；具体实施时，可以采用真空压膜的方式，在基板晶圆第一表面、红外二极管芯片正面及光电二极管芯片正面形成钝化层，同时将红外二极管芯片及光电二极管芯片与直槽的缝隙填充，通过曝光、显影将光电二极管芯片的位置传感器、N极引出端、P极引出端位置打开，将红外二极管芯片的P极引出端、感应区域位置打开，同时将预设第二TSV通孔的位置打开。
F.参见图3f，采用金属重布线(RDL)的方式，在所述钝化层上铺设将所述光电二极管芯片的P极引出端扇出至所述第二TSV通孔位置，且将所述红外二极管芯片的P极引出端与所述光电二极管芯片的N 极引出端连接起来的第一金属布线层501；重布线时，先沉积一层种子层，如Ti/Cu、Al等，再光刻出线路，然后将金属线路加厚至产品要求的厚度；对于I/O接口高密集产品，可采用多层布线，即再增加一层钝化，在其上再重布第二层RDL的方式进行封装，这样可减小封装尺寸；对于湿度敏感的芯片，最后一层线路可采用化镀Ni/Au的方式在RDL上形成保护，防止金属线路的腐蚀。
G.参见图3g，通过临时键合方式在所述基板晶圆第一表面连接一支撑晶圆140，以形成保护并防止后制程薄片裂片。
H.参见图3h，在所述基板晶圆第二表面上制作对应预设第一TSV 通孔位置的第一TSV通孔601和对应预设第二TSV通孔的第二TSV通孔602；并在所述第一TSV通孔内制作将所述金属层的电性引出至所述基板晶圆第二表面上的第二金属布线层502，在所述第二TSV通孔内制作将所述第一金属布线层的电性引出至所述基板晶圆第二表面上的第三金属布线层503，参见图3k；具体实施时，可以根据产品的要求，将基板晶圆减薄到所需要的厚度，通过TSV技术将第一表面的信号引出至第二表面。优选的，TSV通孔刻蚀后，在表面沉积一层第二绝缘层 120，参见图3i和3j，第二绝缘层的厚度根据产品的需求而定，材质为Si02、Si3N4或其他绝缘材质，然后进行氧化层刻蚀，将TSV孔底部的氧化层刻蚀干净。最后再通过金属重布线的方式将第一表面信号引出至第二表面，重布线时可先沉积一层种子层，如Ti/Cu、Al等，再光刻出线路，然后将金属线路加厚至产品要求的厚度；对于湿度敏感的芯片，采用化镀Ni/Au的方式在RDL上形成保护，防止金属线路的腐蚀。
I.参见图3l，在所述基板晶圆第二表面及所述第二金属布线层和所述第三金属布线层上铺设暴露出预设电性导出点的阻焊层7，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；优选的，采用真空压膜的方式在基板晶圆第二表面形成阻焊层，阻焊层包覆在第二金属布线层和第三金属布线层上，同时将TSV孔填充上，在阻焊层上打开预设焊球的位置，并制作引出电性的焊球150，参见图3m，以方便后期与PCB板进行信号连接。
可选的，对于后续采用Wire Bond方式进行组装的芯片，在阻焊层上预设打线连接的位置(Wire Bond Pad)打开，对于Wire Bond的产品需要作业化镀Ni/Pd/Au在表层的RDL形成保护，同时提高Wire Bond焊点结合力。
J.参见图3n和3o，在所述基板晶圆与所述支撑晶圆拆键合后，在所述基板晶圆第一表面上制作支撑围堰8，并在所述支撑围堰上贴装保护盖板9；保护盖板可以选用玻璃等材质，这样，拆键合后在基板晶圆正面制作支撑围堰，然后将玻璃盖板与基板晶圆进行压合可以将芯片感应区域保护起来。
K.切割所述基板晶圆，形成单颗距离传感器芯片封装结构。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (10)

1.一种距离传感器芯片封装结构，其特征在于，包括基板和距离传感器芯片，所述基板具有第一表面和与其相对的第二表面，所述基板上具有容置所述距离传感器芯片的凹槽，所述距离传感器芯片背面具有N极引出层，所述距离传感器芯片正面具有感应区域和P极引出端，所述距离传感器芯片正面向上埋入所述凹槽中，所述距离传感器芯片背面的N极引出层与所述凹槽之间形成有金属层，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面，将N极引出层的电性引出至所述基板第一表面预设第一TSV通孔的位置；所述距离传感器芯片正面及所述基板第一表面上铺设有暴露出所述P极引出端、所述感应区域及预设第二TSV通孔位置的钝化层，且所述钝化层填充入所述距离传感器芯片与所述凹槽之间的缝隙内；所述钝化层上铺设有将所述P极引出端扇出至所述预设第二TSV通孔位置的第一金属布线层，所述凹槽外的基板上形成对应预设第一TSV通孔位置的第一TSV通孔和对应预设第二TSV通孔位置的第二TSV通孔；所述第一TSV通孔内形成有将所述金属层的电性引出至所述基板第二表面上的第二金属布线层，所述第二TSV通孔内形成有将所述第一金属布线层的电性引出至所述基板第二表面上的第三金属布线层；所述基板第二表面及所述第二金属布线层和所述第三金属布线层上铺设有暴露出预设电性导出点的阻焊层，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；所述基板第一表面制作有支撑围堰，所述支撑围堰上贴装有保护盖板。
2.根据权利要求1所述的距离传感器芯片封装结构，其特征在于，所述距离传感器芯片由红外二极管芯片组成，所述红外二极管芯片背面具有N极引出层，所述红外二极管芯片正面具有感应区域和P极引出端，所述红外二极管芯片的N极引出层的电性通过所述金属层引出至所述基板第一表面预设第一TSV通孔位置，所述红外二极管芯片的P极引出端的电性通过所述第一金属布线层扇出至所述预设第二TSV通孔位置。
3.根据权利要求1所述的距离传感器芯片封装结构，其特征在于，所述距离传感器芯片由红外二极管芯片和光电二极管芯片组成，所述红外二极管芯片背面具有N极引出层，所述红外二极管芯片正面具有感应区域和P极引出端，所述光电二极管芯片正面具有感应区域、N极引出端和P极引出端，所述红外二极管芯片的N极引出层的电性通过所述金属层引出至所述基板第一表面预设第一TSV通孔的位置，所述红外二极管芯片的P极引出端与所述光电二极管芯片的N极引出端之间通过所述第一金属布线层电性互连，所述光电二极管芯片的P极引出端的电性通过所述第一金属布线层扇出至所述预设第二TSV通孔位置。
4.根据权利要求3所述的距离传感器芯片封装结构，其特征在于，所述红外二极管芯片和所述光电二极管芯片共同埋入一个所述凹槽内，或者所述红外二极管芯片和所述光电二极管芯片各自埋入一个所述凹槽内。
5.根据权利要求1所述的距离传感器芯片封装结构，其特征在于，所述基板为硅基板，所述金属层形成于所述凹槽内铺设的一层第一绝缘层上，所述第一绝缘层从凹槽底部沿侧壁延伸至所述基板第一表面；所述第二金属布线层与所述基板之间及所述第三金属布线层与所述基板之间设有第二绝缘层。
6.根据权利要求1所述的距离传感器芯片封装结构，其特征在于，所述电性导出点处制作有连接外部电路的焊球或所述电性导出点通过打线连接至外部电路。
7.根据权利要求1所述的距离传感器芯片封装结构，其特征在于，所述第一金属布线层为单层结构或多层结构，所述第二金属布线层为单层结构或多层结构，所述第三金属布线层为单层结构或多层结构。
8.一种距离传感器芯片封装结构的晶圆级封装方法，其特征在于，包括如下步骤：
A.提供一基板晶圆，所述基板晶圆具有第一表面和与其相对的第二表面，在所述基板晶圆的第一表面形成至少一个向第二表面延伸的凹槽；
B.在所述基板晶圆第一表面及所述凹槽内沉积一层第一绝缘层；
C.采用金属重布线的方式，在所述凹槽底部制作金属层，且所述金属层从凹槽底部沿侧壁延伸至所述基板第一表面预设第一TSV通孔的位置；
D.取至少一单颗的距离传感器芯片，所述距离传感器芯片背面具有N极引出层，所述距离传感器芯片正面具有感应区域和P极引出端，通过导电胶或者金锡焊接的方式将所述距离传感器芯片正面朝上贴装至所述凹槽内金属层上；
E.在距离传感器芯片正面、基板晶圆第一表面及其上的金属层上铺设一层暴露出所述P极引出端、所述感应区域及预设第二TSV通孔位置的钝化层，且所述钝化层填充入所述距离传感器芯片与所述凹槽之间的缝隙内；
F.采用金属重布线的方式，在所述钝化层上铺设将所述P极引出端扇出至所述预设第二TSV通孔位置的第一金属布线层；
G.通过临时键合方式在所述基板晶圆第一表面连接一支撑晶圆；
H.在所述基板晶圆第二表面上制作对应预设第一TSV通孔位置的第一TSV通孔和对应预设第二TSV通孔位置的第二TSV通孔；并在所述第一TSV通孔内制作将所述金属层的电性引出至所述基板晶圆第二表面上的第二金属布线层，在所述第二TSV通孔内制作将所述第一金属布线层的电性引出至所述基板晶圆第二表面上的第三金属布线层；
I.在所述基板晶圆第二表面及所述第二金属布线层和所述第三金属布线层上铺设暴露出预设电性导出点的阻焊层，且所述阻焊层填充入所述第一TSV通孔和所述第二TSV通孔；
J.在所述基板晶圆与所述支撑晶圆拆键合后，在所述基板晶圆第一表面上制作支撑围堰，并在所述支撑围堰上贴装保护盖板；
K.切割所述基板晶圆，形成单颗距离传感器芯片封装结构。
9.根据权利要求8所述的距离传感器芯片封装结构的晶圆级封装方法，其特征在于，还包括在所述第二金属布线层与所述基板晶圆之间及所述第三金属布线层与所述基板晶圆之间铺设第二绝缘层的步骤。
10.根据权利要求8所述的距离传感器芯片封装结构的晶圆级封装方法，其特征在于，还包括对所述基板晶圆第二表面进行减薄的步骤。
CN201810790152.4A 2018-07-18 2018-07-18 距离传感器芯片封装结构及其晶圆级封装方法 Active CN109148431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810790152.4A CN109148431B (zh) 2018-07-18 2018-07-18 距离传感器芯片封装结构及其晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810790152.4A CN109148431B (zh) 2018-07-18 2018-07-18 距离传感器芯片封装结构及其晶圆级封装方法

Publications (2)

Publication Number Publication Date
CN109148431A true CN109148431A (zh) 2019-01-04
CN109148431B CN109148431B (zh) 2020-04-17

Family

ID=64801128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810790152.4A Active CN109148431B (zh) 2018-07-18 2018-07-18 距离传感器芯片封装结构及其晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN109148431B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786368A (zh) * 2019-01-24 2019-05-21 中国科学院微电子研究所 一种光电芯片协同封装结构及方法
CN111430310A (zh) * 2020-04-02 2020-07-17 华天科技（昆山）电子有限公司 芯片内系统集成封装结构及其制作方法、立体堆叠器件
CN111584448A (zh) * 2020-05-19 2020-08-25 上海先方半导体有限公司 一种芯片埋入式微流道模组封装结构及制作方法
CN113336182A (zh) * 2021-05-19 2021-09-03 中山大学南昌研究院 一种微机电系统封装结构及其制备方法
WO2022141427A1 (zh) * 2020-12-31 2022-07-07 华为技术有限公司 芯片、芯片封装结构及电子设备
TWI780500B (zh) * 2020-10-12 2022-10-11 龍華科技大學 感應加熱應用於重佈線路的方法
WO2023207972A1 (zh) * 2022-04-28 2023-11-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
CN102255029A (zh) * 2010-05-21 2011-11-23 精材科技股份有限公司 发光晶片封装体及其形成方法
US20160007469A1 (en) * 2014-07-02 2016-01-07 Nan Ya Pcb Corporation Embedded component substrate and method for fabricating the same
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN105870098A (zh) * 2016-06-07 2016-08-17 华天科技（昆山）电子有限公司 Mosfet封装结构及其制作方法
CN107221516A (zh) * 2017-05-11 2017-09-29 北京工业大学 一种气密性影像芯片封装结构及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
CN102255029A (zh) * 2010-05-21 2011-11-23 精材科技股份有限公司 发光晶片封装体及其形成方法
US20160007469A1 (en) * 2014-07-02 2016-01-07 Nan Ya Pcb Corporation Embedded component substrate and method for fabricating the same
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
CN105870098A (zh) * 2016-06-07 2016-08-17 华天科技（昆山）电子有限公司 Mosfet封装结构及其制作方法
CN107221516A (zh) * 2017-05-11 2017-09-29 北京工业大学 一种气密性影像芯片封装结构及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786368A (zh) * 2019-01-24 2019-05-21 中国科学院微电子研究所 一种光电芯片协同封装结构及方法
CN111430310A (zh) * 2020-04-02 2020-07-17 华天科技（昆山）电子有限公司 芯片内系统集成封装结构及其制作方法、立体堆叠器件
CN111584448A (zh) * 2020-05-19 2020-08-25 上海先方半导体有限公司 一种芯片埋入式微流道模组封装结构及制作方法
TWI780500B (zh) * 2020-10-12 2022-10-11 龍華科技大學 感應加熱應用於重佈線路的方法
WO2022141427A1 (zh) * 2020-12-31 2022-07-07 华为技术有限公司 芯片、芯片封装结构及电子设备
CN113336182A (zh) * 2021-05-19 2021-09-03 中山大学南昌研究院 一种微机电系统封装结构及其制备方法
WO2023207972A1 (zh) * 2022-04-28 2023-11-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Also Published As

Publication number Publication date
CN109148431B (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
CN109148431A (zh) 距离传感器芯片封装结构及其晶圆级封装方法
CN105702696B (zh) 影像传感芯片的封装结构及其制作方法
US9385083B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
CN103972191B (zh) 具有环绕封装通孔端部的开口的管芯封装件及层叠封装件
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US8349707B2 (en) Process for making contact with and housing integrated circuits
CN103515252B (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
US5380681A (en) Three-dimensional multichip package and methods of fabricating
CN109216219A (zh) 具有双侧金属布线的半导体封装件
CN107452689A (zh) 三维系统级封装应用的内嵌扇出型硅转接板及制作方法
CN107808856A (zh) 半导体封装结构及其制造方法
JPH07509104A (ja) 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用
CN109841603A (zh) 封装结构及其制造方法
CN107068629A (zh) 晶圆级芯片封装结构及其制作方法
CN107452720A (zh) 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN105621345B (zh) Mems芯片集成的封装结构及封装方法
TW200834876A (en) Multi-chips package and method of forming the same
CN110098147A (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
CN106206485A (zh) 图像传感器模组及其制作方法
CN102376595A (zh) 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件
CN207149555U (zh) 薄型3d扇出封装结构
CN109300837A (zh) 薄型3d扇出封装结构及晶圆级封装方法
CN107792828A (zh) 半导体封装装置及其制造方法
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN110310918A (zh) 用于形成封装的光电传感器阵列的方法和光电传感器集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant