JP2009118145A - 半導体ユニット及びカメラ - Google Patents

Abstract

【課題】小型で高い冷却効率を得ることができ、かつ高歩留りで高い信頼性を有する冷却素子を備えた半導体ユニットを提供することを目的とする。
【解決手段】 半導体基板に形成された回路要素と、半導体基板の内部に形成された微小流路１０６と、を有する半導体ユニットにおいて、微小流路１０６には回路要素を冷却するための冷却媒体が流されることを特徴とする。また、半導体基板は、単結晶の基板であることを特徴とする。また、半導体基板は、エピタキシャル成長によってできた層で構成されることを特徴とする。
【選択図】図１

Description

本発明は、半導体ユニット及びカメラに関し、特に、気体又は液体による冷却構造を有する半導体ユニット及びカメラに関する。

従来より、発熱による半導体チップの信頼性の低下が問題となっている。

このような問題を改善するための例として、グルーブ（溝）が形成された第１シリコン層と、そのグルーブと相対して流路を形成するように貼り合せた第２シリコン層で構成されたものが開示されている（特許文献１）。

また、流路を形成したシリコン酸化膜基板と、回路要素を形成した基板とを酸化膜を介して溶融接合で形成したものが開示されている（特許文献２）。

さらには、回路要素を形成した基板の表面に層間絶縁膜を形成し、層間絶縁膜中に冷却流路を形成したものが開示されている（特許文献３）。

それらとは別に、画像信号を電気信号に変換する固体撮像素子として、ＣＣＤ(Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ)が知られている。

このＣＣＤはフォトダイオードアレイを有し、各フォトダイオードに蓄積された電荷にパルス電圧を印加して電気信号として読み出すようになっている。

また、近年フォトダイオードとＭＯＳトランジスタとを１チップ化したＣＭＯＳエリアセンサが固体撮像素子として用いられている。

ＣＭＯＳエリアセンサはＣＣＤと比較して、消費電力が小さい、駆動電力が低い、高速化可能などの利点を有しており、今後の需要拡大が予想される。

近年においては、このＣＭＯＳセンサを利用し、アナログ−デジタル変換回路をチップ内に内蔵する例や列ごとのＡＤ変換機を用いて高速化を行う例が提案されている。

これらを用いたデジタルビデオカメラやデジタルスチルカメラ等の撮像装置に用いられる撮像ユニットは、高画素化、高画質化、高機能化、小型化が進み、ＣＣＤやＣＭＯＳエリアセンサ等の画素高密度化が顕著になっている。

それに伴い、撮像素子チップ内部での発熱による高温化によって画質の劣化が発生し、問題となってきている。

そして、ＣＣＤ等の撮像素子内部の発熱源は画像信号をＣＣＤ等の撮像素子から外部に出力する出力アンプであることが知られている。

また、ＣＭＯＳエリアセンサにおいても高速化のために画素周囲に配置した列ＡＤ変換機が発熱源となる。

撮像素子にはフォトダイオードとアンプ部が同じ半導体チップ表面に構成されており、フォトダイオードに影を落とさないようにアンプ部を冷却することは困難であるため、半導体チップの裏面を冷却する方法が一般的である。

現在は、発熱がまだそれほど大きなものではないために、撮像素子を組み込んだセラミックパッケージの裏面に、熱伝導の良好な、銅板などの金属板を配置し、接触させ熱放出させている。

しかしながら、デジタルスチルカメラやデジタルビデオカメラの多画素化、高速処理化に伴って、フォトダイオードは小面積化し、よりノイズ低減が必要になっている。

また、アンプ部における発熱量の増大は避けられない。それらに対し、撮像素子を組み込んだセラミックパッケージを銅板に接触させる方法だけでは、冷却の効果が十分に得られず、より積極的な冷却手段が必要になる。

また、ノイズ低減が重要な天体観測や化学分析用のデジタルカメラでは、撮像素子を積極的に冷却することにより暗電流を低減し、ノイズを減少させる方法としてペルチェ素子を用いた冷却構造がよく知られている。

ただし、ペルチェ素子などにより冷却能力を強化すると、冷却装置の大型化、高コスト化をまねき、さらには撮像素子内の温度ムラや結露の発生などの問題が生じてくる。

特許文献４にはＣＣＤなどの撮像素子の高温部分近傍に、撮像素子を搭載する面の面積よりも小さい冷却素子を配置することで効率的に熱を吸収しようとする方法が提案されている。
特開２００２−１３４７９９号公報 特開２００５−５６９６６号公報 特開２００５−２９４７６０号公報 特開２００６−１７４２２４号公報

特許文献１又は特許文献２で提案された方法は、高温部近傍に冷却媒体が流れるためより効率的な冷却効果が得られる。

しかし、基板貼り合わせ方法で形成されるため、基板同士の熱膨張係数の違いによる反りや変形に起因した微小流路の割れやクラックによる冷却媒体などの漏洩の可能性がないとはいえなかった。そのため、歩留まりが低下したり、長期信頼性が低下したりすることがあった。

また、貼り合せ面に起因した界面準位や結晶欠陥、又は貼り合わせの際に混入する汚染源などに起因した熱励起キャリアによってノイズが発生することもある。

また、いずれも基板全面において均一に流路が形成されており、部分的な冷却構造は考えられていない。

さらに、貼り合せ方法を用いるため、位置合わせ精度のずれに起因した製造歩留りの低下や信頼性の低下が生じ、部分的な冷却構造を形成することが困難であった。

また、歩留りよく貼り合せるためには、回路要素を形成した基板を薄く加工することができず、高温部である回路要素と冷却媒体を流す流路の距離を小さくすることができなかった。

特許文献３で提案された方法は、回路要素の近傍に流路を形成することが可能である。しかし、撮像素子などの半導体ユニットの場合、光が入射する基板表面側に流路を形成すると影が生じるため、自由に流路を設計できず、十分な冷却能力がある流路を構成することができなかった。

特許文献４では、高温部近傍のみを小型冷却素子で冷却する方法が提案されたが、基板裏面に接触した冷却素子と回路要素との距離が大きく、効果的に熱交換できなかった。そのため、冷却ユニットの小型化は困難であった。

そこで、本発明は、小型で高い冷却効率を得ることができ、かつ高歩留りで高い信頼性を有する冷却素子を備えた半導体ユニットを提供することを目的とする。

本発明の半導体ユニットは、上記課題を解決するための手段として、半導体基板と、半導体基板に形成された回路要素と、前記半導体基板の内部に形成された、前記回路要素を冷却するための冷却媒体が流される微小流路と、を有することを特徴とする。

本発明によれば、回路要素の近傍に形成された微小流路を流れる冷却媒体により、高温化する回路要素を効率的に冷却することができる。

また、単結晶基板に貼り合せ面を伴わずに微小流路が形成されているため、熱膨張係数の違いによる反りや変形がなく、微小流路の割れやクラックによる冷却媒体などの流体の漏洩がない。その結果、歩留りの低下や長期信頼性の低下が改善される。

以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。

[第１の実施形態]
図１は、本発明の第１の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。本実施の形態は、シリコンの単結晶が形成される半導体基板に構成されている例について示されている。

図１において、第１基板１０１の上部に複数の微小流路１０６が形成され、その上に第２基板１０２が配置されている。

第２基板１０２の表面には、画素部１０３及び画素部のデジタル部１０４と周辺回路部１０５などの回路要素が構成されている。

図１では、画素部１０３とデジタル部１０４と周辺回路部１０５を含む領域の下に、偏ることなく均一に微小流路が設けられている例が示されている。

微小流路１０６に、熱を伝導する冷却媒体（水、エタノール、フロン、エアー等）を流すことで冷却流路が得られる。

微小流路の形成方法としては、多孔質シリコンを犠牲層として用い、その上に単結晶シリコンをエピタキシャル成長させる方法が挙げられる。

フォトエッチング工程で微小流路を形成したシリコン基板と、回路を形成したシリコン基板とを直接接合する方法も挙げられる。しかし、第２基板１０２を薄くすると機械的強度が弱くなり、製造プロセス上、持ち運びや装置への搬入が困難となる。

しかしながら、第２基板１０２が十分に薄くないと、回路要素近傍に微小流路１０６を配置できないため、効果的な冷却が実現できない。

本実施形態では、一例として多孔質シリコンを犠牲層として用いた方法について説明する。

第１基板１０１に、フォトエッチング工程によって窒化シリコンのマスクパターンを形成し、部分的に陽極化成することで、微小流路１０６の形に多孔質シリコン領域を形成する。

ここで、窒化シリコンのマスクパターンの周囲に、ｎ型のイオン注入領域を予め別のマスクパターンで形成しておくこともできる。

ｎ型領域では多孔質シリコンの形成速度が遅く、マスクパターンの形状通りに多孔質シリコンを形成することができる。

ただし、ｎ型イオン注入領域が第１基板１０１に残り、第２基板１０２に形成される回路要素への影響がある。本実施形態では、ｎ型イオン注入領域を形成せずに、多孔質シリコンを形成する。

多孔質シリコン領域はマスクパターンより少し大きく形成されるが、所望のパターンとのずれを計算してマスクを設計することで、ずれは回避できる。

第１基板１０１表面に近い上部はマスクパターンより広い面積で多孔質シリコンが形成され、下部はほぼマスクパターン通りの面積で多孔質シリコンが形成される。

次に、多孔質シリコン領域を形成した第１基板１０１の上に、単結晶シリコンをエピタキシャル成長させてエピタキシャル成長層として、第２基板１０２を形成する。

このとき、多孔質シリコン領域を溶融させない条件で、単結晶シリコンをエピタキシャル成長させることが必要であるため、エピタキシャル成長時の基板温度が、９００℃以上１０００℃以下であることが望ましい。

単結晶シリコンをエピタキシャル成長させた後、窒素雰囲気下において、１０００℃以上１２００℃以下の温度で数時間、熱処理することで、微小流路１０６の多孔質シリコンを空洞化することができる。

又は、微小流路１０６に到達する不図示の貫通孔を通して、ドライエッチングやウェットエッチングなどの方法で、微小流路１０６の多孔質シリコンを除去し、空洞化することができる。

熱処理条件やエッチング条件を調整することで、微小流路１０６の壁面に多孔質シリコンを適度に残すことも可能であり、微小流路の内壁の実質的な表面積を増大し、冷却効率を高めることが可能である。

多孔質度の揃った多孔質シリコンを制御性よく形成するためには、第１基板１０１はｐ型基板であり、かつ低抵抗であることが望ましい。基板抵抗率の好ましい範囲は、１〜１００Ωｃｍであり、さらに好ましくは１０〜２０Ωｃｍである。

第２基板１０２は画素部１０３やデジタル部１０４、周辺回路部１０５を形成するために、必要以上に不純物を含むことは好まれず、第１基板１０１より高抵抗である。特に、画素部１０３を形成する場合は、第２基板１０２がｎ型基板で構成されていることが望ましい。

以上のように、多孔質シリコンを利用して微小流路１０６を形成した場合、第１基板１０１と第２基板１０２が原子レベルで界面を介さずに連続的に結合している。そのため、微小流路１０６内の冷却媒体などの流体が外部へ漏洩する確率が減少する。

シリコン基板とシリコン基板の直接接合による方法で、微小流路を形成した場合も、シリコンと異種材料の接合と比較して、貼り合わせ強度は高く、熱膨張係数が異なることがない。そのため、冷却媒体などの流体が外部に漏洩する可能性は低くなる。

しかしながら、貼り合わせ界面が存在することによる機械的強度の低下や、界面の表面準位及び欠陥準位などに起因した電気的ノイズの影響がゼロではない。貼り合わせ界面は、原子レベルで欠陥なく結合している状態が望ましく、第２基板１０２が第１基板１０１の上にエピタキシャル成長している状態が好ましい。

したがって、本発明によれば、貼り合せ面に起因した界面準位や結晶欠陥、あるいは貼り合せの際に混入する汚染源などに起因した熱励起キャリアによるノイズが低減される。

さらに、貼り合せ方法を用いないため、位置合わせ精度のずれに起因した製造歩留りの低下や、信頼性の低下を防ぐことができ、部分的な冷却構造を形成することが容易になる。特に、撮像素子のように光が入射する基板表面側に微小流路を形成することができない半導体ユニットの回路要素を効果的に冷却することができる。

また、貼り合せ方法を用いないため、回路要素を形成する基板の厚さを薄くすることができ、高温部である回路要素と冷却媒体を流す流路の距離を小さくすることができ、回路要素を効率的に冷却することが可能となる。

また、撮像素子などの半導体ユニットの場合でも、光が入射する基板表面側に流路を形成しないため、自由に流路を設計でき、十分な冷却能力がある流路を構成することができる。

また、基板裏面に接触した冷却素子を用いないため、冷却流路と回路要素との距離が小さく、効果的に熱交換できる。そのため、冷却ユニットの小型化が容易となる。

冷却媒体としては、地球環境に影響を与えないフロン系液体や、高純度純水など冷蔵庫やエアコンなどの熱交換装置に使用される各種液体が候補に挙げられる。

また、空気や窒素、ヘリウムやアルゴンなどの各種気体が候補として挙げられる。さらに、必要に応じて液体窒素などの極低温用の冷却媒体も挙げられる。

[第２の実施形態]
図２は、本発明の第２の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。

第１基板２０１の上部に微小流路２０６ａが形成され、その上に第２基板２０２が配置されている。

さらに、第２基板２０２に微小流路２０６ｂが形成され、それらの上に第３基板２０７が配置され、その表面には、画素部２０３及び画素部のデジタル部２０４と周辺回路部２０５が構成されている。

このように構成された半導体ユニットによれば、微小流路の断面積を自由に設計することが可能となる。

多孔質シリコンは陽極化成で形成されるが、多孔質シリコンの厚さは数μｍ〜数十μｍが一般的である。

微小流路２０６ａと２０６ｂは同じマスクパターンを用いて多孔質シリコンを形成してもよい。しかし、二つの微小流路の内壁面を揃えるために、微小流路２０６ａと比較して、微小流路２０６ｂの幅を少し大きめに設計したマスクパターンを用いて、多孔質シリコンを形成することが望ましい。

本実施形態によると、微小流路の断面積を自由に拡大することができるため、微小流路に流す冷却媒体の流量を増やすことが可能になる。

図３は、本発明の実施の形態としてのＣＭＯＳセンサ型の撮像素子を示す平面図である。

画素エリア３０１は、光電変換部とトランジスタで形成されたＣＭＯＳセンサで構成された複数の画素３０１で構成されている。本実施の形態では、３×３の例を挙げているが、この数に限定されることはなく、ライン状に並んでいてもよい。

垂直方向の走査回路３０５からの信号により、各画素からのアナログ出力が回路部３０２に入力される。

次に、走査回路３０４の信号により順次取り出された信号が、ＡＤ変換器３０３を通して最終的にデジタル出力として取り出される。

このとき、各画素部において温度のばらつきは、アナログ出力のばらつきとなり好ましくない。

また、光入力がない状態の暗電流（ノイズ又は熱雑音）も温度に大きな影響を受けるため、温度のばらつきや各画素部の温度の上昇は望ましくない。

動作周波数が高くなったり、処理頻度が高くなると、回路部３０２やＡＤ変換器３０３、走査回路３０４及び３０５で発熱が生じ、撮像素子の温度上昇の原因となる。

図１は画素部１０３と周辺回路部１０５を区別することなく冷却する撮像素子の例である。

このように構成された半導体ユニットによれば、回路要素の形状に合わせて微小流路を設計する必要がないため、位置合わせ精度のばらつきの影響を受けることはない。

しかし、周辺回路部１０５の温度が高い場合、この構造では、十分に周辺回路部１０５を冷却することができない。そのため、周辺回路部１０５に近い画素部１０３は冷却されず、周辺回路部１０５から遠い画素部１０３は必要以上に冷却されるため、画素部の中で温度ムラが発生する。

[第３の実施形態]
図４に、本発明の第３の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。

図４は、図１と同じ撮像素子の例であるが、画素部４０３下の微小流路がなく、周辺回路部４０５下にのみ微小流路４０６が形成されている。

このように構成された半導体ユニットによれば、高温化する周辺回路部４０５のみを効果的に冷却することができる。すなわち、冷却媒体の流量を少なくすることができるため、不図示の外部冷却装置の小型化が可能となる。

[第４の実施形態]
図５は、本発明の第４の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。

図５は、図１と同じ撮像素子の例であるが、周辺回路部５０５下の第１の微小流路としての微小流路５０７と、画素部５０３下の第２の微小流路としての微小流路５０６とが区別される。それぞれ異なる不図示の外部冷却装置に接続されている。微小流路５０７には、微小流路５０６に流れる物質よりも冷却効果の高い物質が流される。

このように構成された半導体ユニットによれば、周辺回路部５０５の温度が高くても、十分に周辺回路部５０５を冷却することができる。

それにより、周辺回路部５０５からの距離によらず、均一に画素部５０３が冷却されるため、画素部５０３の温度ムラが改善される。

周辺回路部５０５の発熱量が少ない場合、周辺回路部５０５の下の微小流路５０７に冷却媒体を流さず、微小流路５０７を中空状態としてもよい。

さらには、画素部５０３の下部にある微小流路５０６にのみ冷却媒体を流すことで、画素部のみをより効果的に冷却することも可能である。

このように構成された半導体ユニットによれば、周辺回路部５０５の下の微小流路５０７が中空状態すなわち絶縁層となるため、回路要素の寄生容量低減による、回路要素の高速動作に好適な構造となる。

微小流路５０７に導電性の低い冷却媒体を流しても、同様の寄生容量の低減効果がある。

本実施形態によると、貼り合せによる位置合わせ精度のばらつきがないため、画素部５０３と周辺回路部５０５を区別するなど、回路要素の形状に合わせて微小流路を設計することが容易となる。その結果、冷却したい部分を自由に選択し、かつ効果的に冷却することが可能になる。

[第５の実施形態]
図６は、本発明の第５の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。

図６は図１と同じ撮像素子の例であるが、画素部６０３下の微小流路６０６と比較して、周辺回路部６０５下の微小流路６０７は断面積が大きい。

微小流路６０６と６０７は、同じ不図示の外部冷却装置に接続されていてもよいし、それぞれ異なる不図示の外部冷却装置に接続されていてもよい。

画素部６０３下の微小流路６０６と周辺回路部６０５下の微小流路６０７は、それぞれ異なるマスクパターンを用意して、形成するなどの方法が挙げられる。

このように構成された半導体ユニットによれば、周辺回路部６０５の温度が高くても、十分に周辺回路部６０５を冷却することができる。

それにより、周辺回路部６０５からの距離によらず、均一に画素部６０３が冷却されるため、画素部６０３の温度ムラが改善される。

微小流路６０６と６０７が、同じ不図示の外部冷却装置に接続されていた場合は、効果的に周辺回路部６０５を冷却することができるため外部冷却装置の小型化及び配管など部品数の削減が図れる。

図７は、図１及び図２で示した撮像素子の裏面から見た平面図である。画素部及び周辺回路部が構成されていないシリコンチップ７０１の裏面側より、微小流路７０２に至る貫通孔７０３を設けている。

貫通孔７０３はシリコンチップ７０１の裏面にフォトエッチング工程によりレジストマスクを形成し、マスク開口部からアルカリエッチングする方法や、反応性イオンエッチングなどのガスエッチングを用いる方法が挙げられる。

図８は、従来からある撮像素子のパッケージの概略断面図と概略平面図を示す図である。

撮像素子８０３が形成されたシリコンチップ８０２は接着剤８０９でセラミックパッケージに装着される。

図９は、本発明の実施形態としての半導体ユニットの一例として、シリコンチップに設けた微小流路及び貫通孔と、外部の冷却装置との接続のためのパッケージ構造の概略を示す断面図である。

シリコンチップ９０２には微小流路９０３と貫通孔９０４が形成されている。また、セラミックパッケージ９０１には、シール材として機能するＯリング９０６とそれを格納するＯリング溝９０７と、配管コネクタ９０８と配管９０９が設けられている。Ｏリング溝９０７は配管９０９のシリコンチップ接続部周囲に設けられている。

配管コネクタ９０８に不図示のフレキシブルチューブなどを介して、不図示の外部の冷却装置とシリコンチップ内の微小流路を接続する。

[第６の実施形態]
図１０は、本発明の第６の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。

第１基板１００１の上部に微小流路１００６が形成され、その上に第２基板１００２が配置されている。

さらに、第２基板１００２に微小流路１００７が形成され、それらの上に第３基板１００８が配置され、その表面には、画素部１００３及び画素部のデジタル部１００４と周辺回路部１００５が構成されている。

画素部１００３下の微小流路１００６と、周辺回路部１００５下の微小流路１００７とが区別され、それぞれが異なる不図示の外部冷却装置に接続されていてもよいし、同じ一つの外部冷却装置に接続されていてもよい。

微小流路１００６及び１００７における第３基板１００８側の内壁と、第３基板１００８の表面との距離がそれぞれ異なる。

本実施形態では、周辺回路部１００５下の微小流路１００７は第３基板１００８の表面から浅い位置に形成されている。

このように構成された半導体ユニットによれば、周辺回路部１００５の温度が高くても、より効果的に周辺回路部１００５を冷却することができる。

それにより、周辺回路部１００５の温度の影響を受けることなく、画素部１００３が均一に冷却されるため、画素部１００３の温度ムラもさらに改善される。

[第７の実施形態]
図１１は、本発明の第７の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。

第１基板１１０１の上部に微小流路１１０６と微小流路１１０７ａが形成され、その上に第２基板１１０２が配置されている。

さらに、第２基板１１０２には画素部１１０３の一部と微小流路１１０７ｂが形成され、それらの上に第３基板１１０８が配置されている。

さらに、第３基板の表面には、画素部１１０３及び画素部のデジタル部１１０４と周辺回路部１１０５が構成されている。

第２基板１１０２は、画素部１１０３の一部が形成されるため、ｎ型基板であることが望ましい。

本実施形態では、ｎ型基板である第２基板１１０２に、ｐ型の不純物イオンをイオン打ち込み装置により添加し、部分的にｐ型領域を形成してから多孔質化し、微小流路１１０７ｂを形成している。

画素部１１０３下の微小流路１１０６と、周辺回路部１１０５下の微小流路１１０７は区別されており、それぞれが異なる不図示の外部冷却装置に接続されていてもよいし、同じ一つの外部冷却装置に接続されていてもよい。

本実施形態では、周辺回路部１１０５下の微小流路１１０７ｂは第３基板１１０８の表面から浅い位置に形成されている。

このように構成された半導体ユニットによれば、周辺回路部１１０５の温度が高くても、より効果的に周辺回路部１１０５を冷却することができる。特に、周辺回路部１１０５下の微小流路１１０７ｂの断面積を自由に拡大することができるため、微小流路１１０７ｂに流す冷却媒体の流量を増やすことが可能になる。

それにより、周辺回路部１００５の温度の影響を受けることなく、画素部１１０３が均一に冷却されるため、画素部１１０３の温度ムラもさらに改善される。

微小流路１１０６と１１０７が、同じ不図示の外部冷却装置に接続されていた場合でも、効果的に周辺回路部１１０５を冷却することができるため、外部冷却装置の小型化及び配管など部品数の削減が図れる。

図１２は、本発明の第１の実施形態から第７の実施形態としての半導体ユニットで構成した撮像素子をカメラに適用した場合の一例を示す模式断面図である。

カメラ筐体１２０１の正面には、レンズ１２０８が設けられている。

また、カメラ筐体１２０１の背面には、ライブビュー画像や撮影された画像を表示する液晶モニター１２０３が備えられている。

レンズ１２０８で集光された被写体からの光は、レンズ１２０８の光軸に垂直に表面を向けて配置された撮像素子１２０２の受光面に結像される。

撮像素子１２０２は、不図示の駆動制御回路が搭載された回路基板１２０５に実装される。

撮像素子１２０２は、冷却パイプ１２０７によって、カメラ筐体１２０１に、熱的に密着された冷却プレート１２０６と接続される。

撮像素子１２０２で発生した熱は、冷却プレート１２０６を介して、カメラ筐体１２０１で放熱される。

ここでは、静止画を撮影するカメラの一例を示したが、動画を撮影するビデオカメラであっても同様に、撮像素子の熱を効率的に放熱することができる。

上記の実施形態から半導体ユニットを適宜、組み合わせて半導体ユニットを構成してもよい。今回、開示された実施形態はすべての点で例示であり、制限的なものではないと考えられるべきである。

本発明は、撮像素子を備える撮像装置などの半導体ユニットに利用可能である。

本発明の第１の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 本発明の第２の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 本発明の実施の形態としてのＣＭＯＳセンサ型の撮像素子を示す平面図である。 本発明の第３の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 本発明の第４の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 本発明の第５の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 図１及び図２で示した撮像素子の裏面から見た平面図である。 従来からある撮像素子のパッケージの概略断面図と概略平面図を示す図である。 本発明の実施形態としての半導体ユニットの一例として、シリコンチップに設けた微小流路及び貫通孔と、外部の冷却装置との接続のためのパッケージ構造の概略を示す断面図である。 本発明の第６の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 本発明の第７の実施形態としての半導体ユニットの一例としての撮像素子の構成を示す模式断面図である。 本発明の第１の実施形態から第７の実施形態としての半導体ユニットで構成した撮像素子をカメラに適用した場合の一例を示す模式断面図である。

符号の説明

１０１、２０１、４０１、５０１、６０１、１００１、１１０１ 第１基板
１０２、２０２、４０２、５０２、６０２、１００２、１１０２ 第２基板
１０３、２０３、４０３、５０３、６０３、１００３、１１０３ 画素部
１０４、２０４、４０４、５０４、６０４、１００４、１１０４ デジタル部
１０５、２０５、４０５、５０５、６０５、１００５、１１０５ 周辺回路部
１０６、２０６ａ、２０６ｂ、４０６、５０６、５０７、６０６、６０７、１００６、１００７、１１０６、１１０７ａ、１１０７ｂ 微小流路
２０７、１００８、１１０８ 第３基板
３００ 画素エリア
３０１ 画素部
３０２ 周辺回路部
３０３ アナログ−デジタル変換部
３０４、３０５ 走査回路
７０１、８０２、９０２ シリコンチップ
７０２、９０３ 微小流路
７０３、９０４ 貫通孔
８０１、８０５、９０１ セラミックパッケージ
８０３ 撮像素子
８０４ ガラス蓋
８０６ 端子
８０７ ワイヤ
８０８、８０９、９０５ 接着剤
９０６ Ｏリング
９０７ Ｏリング溝
９０８ 配管コネクタ
９０９ 配管
１２０１ カメラ筐体
１２０２ 撮像素子
１２０３ 液晶モニター
１２０４ パッケージ
１２０５ 回路基板
１２０６ 冷却プレート
１２０７ 冷却パイプ
１２０８ レンズ
１２０９ カバーガラス

Claims (12)

1. 半導体基板と、
   半導体基板に形成された回路要素と、
   前記半導体基板の内部に形成された、前記回路要素を冷却するための冷却媒体が流される微小流路と、を有することを特徴とする半導体ユニット。
2. 前記半導体基板は、単結晶基板であることを特徴とする請求項１記載の半導体ユニット。
3. 前記半導体基板は、エピタキシャル成長層で構成されることを特徴とする請求項１記載の半導体ユニット。
4. 前記半導体基板は、単結晶基板と、単結晶基板上に形成されたエピタキシャル成長層とを有することを特徴とする請求項１記載の半導体ユニット。
5. 前記微小流路は、前記回路要素に対して均一な状態で形成されていることを特徴とする請求項１から４のいずれか１項記載の半導体ユニット。
6. 前記回路要素は、画素部と周辺回路部とを有していて、
   前記微小流路は、前記周辺回路部の近傍に形成されることを特徴とする請求項１から４のいずれか１項記載の半導体ユニット。
7. 前記回路要素は、画素部と周辺回路部とを有していて、
   前記微小流路は、前記周辺回路部の近傍に形成される第１の微小流路と、前記画素部の近傍に形成される第２の微小流路を有していて、
   前記各微小流路には、異なる前記冷却媒体が流されることを特徴とする請求項１から４のいずれか１項記載の半導体ユニット。
8. 前記第１の微小流路に流される冷却媒体の方が、前記第２の微小流路に流される冷却媒体よりも冷却効果の高い物質が流されることを特徴とする請求項７記載の半導体ユニット。
9. 前記回路要素は、画素部と周辺回路部とを有していて、
   前記微小流路は、前記周辺回路部の近傍に形成される第１の微小流路と、前記画素部の近傍に形成される第２の微小流路を有していて、
   前記第１の微小流路の断面積は、前記第２の微小流路の断面積よりも大きいことを特徴とする請求項１から４のいずれか１項記載の半導体ユニット。
10. 前記回路要素は、画素部と周辺回路部とを有していて、
    前記微小流路は、前記周辺回路部の近傍に形成される第１の微小流路と、前記画素部の近傍に形成される第２の微小流路を有していて、
    前記第１の微小流路と前記半導体基板の表面との距離が、前記第２の微小流路と前記半導体基板の表面との距離よりも短いことを特徴とする請求項１から４のいずれか１項記載の半導体ユニット。
11. 前記第１の微小流路の断面積が前記第２の微小流路の断面積よりも大きいことを特徴とする請求項１０記載の半導体ユニット。
12. 請求項１から１１のいずれか１項記載の半導体ユニットで構成される撮像素子と、
    駆動制御回路と、
    前記撮像素子の受光面に被写体からの光を集光させるためのレンズとを有することを特徴とするカメラ。

Images