CN110998827B - 具有至少一个功率半导体的功率模块 - Google Patents

具有至少一个功率半导体的功率模块 Download PDF

Info

Publication number
CN110998827B
CN110998827B CN201880050127.0A CN201880050127A CN110998827B CN 110998827 B CN110998827 B CN 110998827B CN 201880050127 A CN201880050127 A CN 201880050127A CN 110998827 B CN110998827 B CN 110998827B
Authority
CN
China
Prior art keywords
metallization
power semiconductor
layer
encapsulation
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880050127.0A
Other languages
English (en)
Other versions
CN110998827A (zh
Inventor
斯特凡·普费弗莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN110998827A publication Critical patent/CN110998827A/zh
Application granted granted Critical
Publication of CN110998827B publication Critical patent/CN110998827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及一种功率模块(2)，其具有：至少一个功率半导体(4)、特别是功率晶体管，功率半导体具有第一接触面(4a)和与第一接触面(4a)相对置的第二接触面(4b)；和基底(6)，其包括至少两个叠置的互相连接的层(8、10)。为了达到与现有技术相比更高的抗湿气性能和实现至少一个功率半导体(4)的低电感的平坦连接而提出：第一层(8)包括具有至少一个第一金属化部(14)的第一电介质材料(12)，其中，第一金属化部(14)布置在朝向第二层(10)的侧面上，其中，所述第二层(10)包括具有至少一个第二金属化部(16)的第二电介质材料(14)，其中，第二金属化部(16)布置在背离第一金属化部(14)的侧面上，其中，功率半导体(4)通过第一接触面(4a)与第一金属化部(14)连接，其中，功率半导体(4)布置在第二层(10)的第一留空部(20)中，其中，布置有金属的第一封装(28)，从而流体密封地封装功率半导体(4)，并且功率半导体(4)的第二接触面(4b)通过第一封装(28)与第二金属化部(16)导电地连接。

Description

具有至少一个功率半导体的功率模块
技术领域
本发明涉及一种功率模块，其具有：至少一个功率半导体、特别是功率晶体管，该功率半导体具有第一接触面和与第一接触面相对置的第二接触面；和基底，该基底包括至少两个叠置的互相连接的层。
此外，本发明涉及一种用于制造这种功率模块的方法。
背景技术
具有功率半导体的这种功率模块例如用在变流器中。传统的功率模块由于其构造易受湿气的渗入影响。尤其在运行中，例如由渗入的湿气导致在功率半导体场环的区域中出现腐蚀现象，并且因此导致提早失效。
克服功率半导体层对湿气的敏感性和/或使用具有较少湿度敏感性的封装的功率半导体导致了对相应功率半导体的可用性的大量限制。
具有有机灌注材料(例如聚合物)的封装易受其他环境作用(例如辐射或侵蚀物质)影响，这些环境作用损坏或者甚至分解灌注材料。
另外，为了实现功率半导体的足够快的开关速度并且因此实现高效率，需要功率半导体的低电感的连接。特别地，导致过压并且增大开关损耗的寄生电感源于焊线。
公开文献DE102013112029A1描述了一种具有封装的半导体元件，该封装包括无机颗粒(例如玻璃)。
公开文献EP1255299A2描述了一种功率半导体模块，其由壳体、陶瓷基底、按照电路布置在陶瓷基底上的结构化且导电的接触面、布置在接触面上的构件、由柔性的压力存储器构成的压力接触器和产生压力的压力板、以及功率接口和控制接口组成。关于在降低生产成本的同时还提高效率和可靠性以及使用寿命的必要前提是：改变构造各个组成部分的构造技术的方法。这通过柔性电路板实现，柔性电路板将构件按照电路互相连接和/或与基底的接触面连接，其中引入柔性绝缘材料以使构件互相绝缘。
公开文献US2007/0076390A1描述了一种功率半导体模块，其具有无焊线地连接的可控半导体芯片、第一电路板、第二电路板以及一个或多个无源构件。
出版文献“集成功率模块，用于大功率电子的设计和封装的新的多芯片模块方式(Integrated Power Modules(IPMs)，ANovel MCM Approach to High Power ElectronicsDesign and Packaging)”描述了一种具有多层拓扑设计的集成功率模块，该多层拓扑设计将多芯片模块(MCM)的概念扩展到大功率电组件上。
发明内容
本发明的目的是提供一种具有至少一个功率半导体的功率模块，该功率模块提供与现有技术相比更高的抗湿气性能并且实现了至少一个功率半导体的低电感的平坦连接。
根据本发明，该目的通过一种功率模块实现，其具有：至少一个功率半导体、特别是功率晶体管，该功率半导体具有第一接触面和与第一接触面相对置的第二接触面；和基底，该基底包括至少两个叠置的互相连接的层，其中，第一层包括具有至少一个第一金属化部的第一电介质材料，其中，第一金属化部布置在朝向第二层的侧面上，其中，第二层包括具有至少一个第二金属化部的第二电介质材料，其中，第二金属化部布置在背离第一金属化部的侧面上，其中，功率半导体通过第一接触面与第一金属化部连接，其中，功率半导体布置在第二层的第一留空部中，其中，布置有金属的第一封装，从而流体密封地封装功率半导体，并且功率半导体的第二接触面通过第一封装与第二金属化部导电地连接。
根据本发明，该目的还通过一种用于制造这种功率模块的方法实现，其中，功率半导体的第一接触面与第一层的第一金属化部导电地连接，随后将具有围绕功率半导体的第一留空部的第二层与第一层连接，随后布置金属的第一封装，以将功率半导体流体密封地封装，并且使得功率半导体的第二接触面通过第一封装与第二金属化部导电地连接。
以下关于功率模块提出的优点和优选设计方案能够类似地转用于制造方法。
本发明基于如下构思：将功率模块中的功率半导体无机地封装，以便实现抗湿气和其他环境影响的更好的性能。此外，功率半导体应该通过第一接触面和与第一接触面相对置的第二接触面低电感地连接到基底，以便实现高效率。基底具有至少两个层，这些层尤其材料配合地互相连接，其中，层具有留空部，在留空部中分别装入至少一个功率半导体。由层的特别是材料配合的连接形成灌注空间，这些层尤其环形地包围功率半导体，该灌注空间在通过留空部的方向上开放。例如，这些层被实施为直接铜键合基底(简称DCB基底)，该基底具有陶瓷板，在陶瓷板上以非常高的附着强度层压金属化部、特别是铜金属化部。功率半导体(例如晶体管或者二极管)尤其被偏转并且利用第一接触面(实际的芯片上侧)装配在DCB基底上，其中，功率半导体被烧结或焊接到层的金属化部上。这样的连接具有比键合线连接显著更小的寄生电感，并且因此损耗更少。第二接触面(实际的芯片下侧)的电接触通过第一封装实现，第一封装尤其被实施为金属沉积并且至少在功率半导体上延伸，还在金属化部上(尤其环绕地)延伸。特别地，该封装与金属化部材料配合地连接，以使第一封装通过留空部流体密封地封装相应的功率半导体。此外，由第一封装低电感地并且因此低损耗地电接触功率半导体的第二接触面。
在一个优选设计方案中，第一封装通过增材制造法制成。特别地，通过添加金属沉积(例如通过热金属喷涂)直接在局部施加第一封装。第一封装例如由铜、银、锡和/或铝制成，并且借助于增材制造法被流体密封地连接，由此实现抗液体和空气湿度的高性能。增材制造法在封装的形状、厚度和材料方面提供大的灵活性。此外，尤其与单独适配的和焊接的、由金属板制成的盖相比，在组装之后能够简单和低成本地生产该封装。
在另一个有利的实施方式中，在第一留空部中设有电绝缘的灌注材料。该灌注材料尤其具有弹性的耐高温的合成材料(例如底部填料)，由此不会由功率半导体的和基底的不同热膨胀系数破坏该结构。例如，使用基于环氧树脂的合成材料来实现好的绝缘特性。
特别有利的是，第一层包括第三金属化部，第三金属化部布置在与第一金属化部相对置的侧面上，和/或第二层包括第四金属化部，第四金属化部布置在与第二金属化部相对置的侧面上。特别地，这些层中的至少一个层被实施为DCB基底。通过大量的金属化部缩短了引线长度，这导致寄生电感的减小和功率损失的减少。此外减小了所需的基底面积。
在另一个有利的设计方案中，第一封装与功率半导体的第二接触面材料配合地连接。尤其通过焊料和/或烧结材料直接生成材料配合的连接。可选地，第一封装与功率半导体的第二接触面直接材料配合地连接。通过这种材料配合的连接，尤其在电接触时能够显著减小寄生效应。此外改善了到基底的热连接，从而实现功率半导体的最佳散热。在封装之前施加到功率半导体的第二接触面上的、由焊料和/或烧结材料制成的层尤其保护芯片免于运动的碰撞能量，该碰撞能量例如在第一封装施加金属时产生。
在一个优选设计方案中，第二金属化部具有环绕的金属化部，环绕的金属化部围绕第二层的第一留空部，其中，第一封装与环绕的金属化部流体密封地连接。通过环绕的金属化部，实现封装的优化的电接触和热接触，并且最大程度减小寄生电感。此外，通过封装最佳地密封留空部。
特别有利的是，第一封装至少延伸经过第一留空部并且至少延伸经过环绕的金属化部的一部分。通过封装与环绕的金属化部的至少一部分的重叠，补偿了制造公差。
在另一个有利的设计方案中，第一金属化部的至少一部分通过第二封装与第二金属化部的至少一部分导电地连接。第二封装尤其由铜、银、锡和/或铝制成。例如，通过在两个层之间的这种连接产生栅极过渡。这种连接是低损耗的并且被简单和低成本地制造。
在一个优选的设计方案中，在第二留空部中布置电绝缘的灌注材料，并且第二留空部由第二封装流体密封地封闭。通过电绝缘的灌注材料防止短路和跨越耦合。通过流体密封的封装，尤其防止湿气特别通过栅极过渡渗透至功率半导体。
特别有利的是，第二封装与第一金属化部通过特别实施为圆片坯料(Ronde)的金属模制件连接。这种圆片坯料例如由铜或烧结材料(特别是烧结剂)制成。金属模制件通过其小电阻和其小电感实现了能被简单和低成本地制造的、低损耗的连接。
在一个优选的设计方案中，第二封装通过增材制造法制成。特别地，同样通过增材制造法(例如通过热金属喷涂)直接在局部施加第二封装。增材制造法在封装的形状、厚度和材料方面提供大的灵活性。此外，尤其与单独适配的和焊接的、由金属板制成的盖相比，在组装之后能够简单和低成本地生产该封装。
附图说明
下面根据在附图中示出的实施例详细描述和阐述本发明。
附图示出：
图1示出在功率半导体的区域中的功率模块的第一实施方式的截面图；
图2示出在功率半导体的区域中的功率模块的第二实施方式的截面图；
图3示出在两个层之间的连接区域中的功率模块的第三实施方式的截面图；
图4示出在功率半导体的区域中的功率模块的第四实施方式的截面图；
图5示出用于制造功率模块的第四实施方式的各个方法步骤a)至f)；
图6示出功率模块的第四实施方式的截面图，该功率模块具有到电路板的接触连接的第一实施方式；
图7示出功率模块的第四实施方式的截面图，该功率模块具有到电路板的接触连接的第二实施方式；
图8示出功率模块的第四实施方式的截面图，该功率模块具有到电路板的接触连接的第三实施方式。
相同的附图标记在不同的附图中具有相同的含义。
具体实施方式
图1示出了在功率半导体4的区域中的功率模块2的第一实施方式的截面图，功率半导体实施为功率晶体管、特别是场效应晶体管或者IGBT(绝缘栅双极型晶体管)。可选地，功率半导体4也能够实施为二极管并且布置在基底6上。基底6包括第一层8和布置在第一层8之上的第二层10。层8、10各自包括实施为陶瓷板的电介质材料12，其中，陶瓷板例如由厚度为250μm至1mm的氧化铝和/或氮化铝制成。第一层8包括与陶瓷板连接的第一金属化部14。第二层10包括第二金属化部16，第二金属化部布置在背离第一金属化部的侧面上。两个层8、10通过特别是黏性的连接18以表面(特别是全部表面)互相连接。金属化部14、16例如由厚度在150μm与750μm之间的铜制成并且被结构化，例如使得金属导轨构造在电介质材料12上。
第二层具有第一留空部20，第一留空部也被称为空腔并且在其中设有功率半导体4。第二层的第二金属化部16在第一留空部20的边缘周围形成环绕的金属化部22。功率半导体4具有第一接触面4a和与第一接触面4a相对置的第二接触面4b。功率半导体4被偏转以利用其第一接触面4a与第一金属化部14通过材料配合的连接24相连。特别地，该材料配合的连接24通过焊接或烧结制成。
利用电绝缘的灌注材料26填充具有功率半导体4的第一留空部20。灌注材料26包括弹性的耐高温的合成材料(例如底部填料)，由此不会由功率半导体4的和基底6的不同热膨胀系数破坏该结构。例如，使用基于环氧树脂的合成材料来实现好的绝缘特性。灌注材料26在第一金属化部14之上延伸并且最多延伸到功率半导体4的第二接触面4b。此外，第一留空部20利用金属的第一封装28被封闭，以便流体密封地封装功率半导体4，并且使得第一封装28与基底的第二层的第二金属化部16导电地连接。第一封装28实施为由铜、银、锡和/或铝制成的金属沉积。
第一封装28通过增材制造法制成。特别地，通过添加金属沉积(例如通过热金属喷涂)直接在局部施加第一封装28，以使第一封装28在制成之后直接与环绕的金属化部22流体密封地连接，并且第一封装28与功率半导体4的第二接触面4b材料配合地连接。例如，在生产期间，在施加第一封装28之前由模板42覆盖基底的表面的不进行金属化的区域。如图5所示的模板42具有的优点是精确和在此快速的生产。作为添加金属沉积的替代，第一封装28在制成之后与环绕的金属化部22尤其通过焊接流体密封地连接。
图2示出了在功率半导体4的区域中的功率模块2的第二实施例的截面图。基底6的层8、10相应地实施为直接铜键合基底(简称DCB基底)，并且层包括相应地实施为陶瓷板的电介质材料12。第一层8包括与陶瓷板连接的第一金属化部14和在相对置的侧面上与陶瓷板连接的第三金属化部30。第二层10包括与陶瓷板连接的第二金属化部16和在相对置的侧面上与陶瓷板连接的第四金属化部32。第一层8的第一金属化部14与第二层10的第四金属化部32以表面并且导电地连接。特别地，通过焊接或烧结制造层8、10的连接18。例如，金属化部14、16、30、32由厚度在150μm与750μm之间的铜制成并且被结构化，例如使得金属导轨构造在电介质材料12上。在图2中的功率模块2的其他设计对应于图1中的设计。
图3示出了在两个层8、10之间的连接区域中的功率模块2的截面图。将第一金属化部14的一部分与第二金属化部16的至少一部分相连的连接直接由实施为金属化部的第二封装34生成在第二层10的第二留空部36中，并且该连接使电流38例如从第一金属化部14流到第二金属化部16。第二留空部36的部分被浇注灌注材料26，以防止在施加金属沉积时跨越耦合或短路。图3中的功率模块2的其他设计对应于图2中的设计。
图4示出了功率半导体4的区域中的功率模块2的第四实施方式的截面图，该功率半导体实施为功率晶体管。第一金属化部14的、示例性地与功率晶体管的栅极导电地连接的部分通过金属模制件40和第二封装34与第二金属化部16的一部分导电地连接。金属模制件40实施为圆片坯料并且尤其由铜或者烧结材料(特别是烧结剂)制成。圆片坯料布置在第二层10的第二留空部36中，其中，第二留空部36匹配于圆片坯料的圆柱形几何形状。在第二层10的金属化部16、32之间需要有最小间距，以避免跨越耦合。第二留空部36利用第一留空部20的电绝缘的灌注材料26被封闭，以防止短路和/或跨越耦合。第二留空部36中的灌注材料26延伸到第一金属化部14之上并且最多延伸到圆片坯料的上边缘。圆片坯料与第二封装34连接，其中，第二留空部36由第二封装34流体密封地封闭。在图4中的功率模块2的其他设计对应于图2中的设计。
图5示出了用于制造功率模块2的各个方法步骤a)至f)。在方法步骤a)中提供基底6的第一层8，该基底具有在两侧带有金属化部14、30的电介质材料12，其中，至少一个第一金属化部14被结构化以配备构件和其布线。基底6实施为DCB基底，其中，基底6的第一层8可选地实施为多层的以简化布线。
在随后的方法步骤b)中，为基底6装配功率半导体4，该功率半导体与第一金属化部14材料配合地连接。特别地，功率半导体4通过焊接和/或烧结与第一金属化部14连接。
随后在方法步骤c)中，通过使模制件40与第一金属化部14借助焊接和/或烧结材料配合地连接，装配实施为圆片坯料的圆柱形金属模制件40。可选地，在方法步骤b)中已经应用烧结材料、特别是烧结剂。在这种情况下，尤其被升高地压印的烧结材料储备替代金属模制件40。方法步骤b)和c)能够在其时间顺序上交换或者同时进行。
在方法步骤d)中提供基底的第二层10。第二层10包括具有第二金属化部16和第四金属化部32的电介质材料12的多个板。可选地，使用大的连续的板。第二层10还具有留空部20、36。
随后在方法步骤e)中，第二层10材料配合地(特别是通过焊接和/或烧结)与第一层8连接，使得功率半导体4和圆柱形金属模制件40布置在相应的留空部20、36内。第二层10的留空部20、36分别具有环绕的金属化部22，封装28、34能够与该金属化部导电地并且流体密封地连接。可选地，方法步骤d)和e)能够在方法步骤b)或c)之前实施。然后，将功率半导体4和/或金属模制件40装配在留空部20、36中并且与第一金属化部14连接。
在方法步骤f)中，将(例如由合成材料制成的)模板42放在基底6的第二层10上，第二层被留空以形成具有功率半导体4和圆柱形金属模制件40以及环绕的金属化部22的留空部20、36。模板42具有的优点是精确和因此快速的生产。随后，如在图1中看出，留空部20、36利用灌注材料26被浇注。随后，施加为了清晰而在图5中未示出的封装28、34，使得功率半导体4和模制件40通过封装28、34与相应的环绕的金属化部22导电地连接，并且流体密封地封闭留空部20、36。封装28、34通过添加金属沉积被直接在局部施加，其中，模板42确保金属仅在留空部20、36的区域中与第二金属化部16连接。可选地，将金属沉积实施在相应的层8、10的边界边缘处。然而，这在实际中更难实施，因为需要在边界边缘处在模板42上遮盖实施为具有厚度的三维的模板42。通过留空部20、36和环绕的金属化部22，所有区域能够最佳地由二维模板覆盖，由于模板寿命短，因此降低了制造成本。图5中的功率模块2的其他设计对应于图4中的设计。
图6示出了功率模块2的第四实施方式的截面图，该功率模块具有到电路板44的接触连接的第一实施方式。基底6的层8、10阶梯式地布置。多层的电路板44在接触区域中与基底6同样阶梯式地并且与基底6对应地实施，使得电路板44利用特别是材料配合的连接24(例如焊接连接或者烧结连接)与基底6连接。在第一层8和第二层10的连接24与电路板44之间存在尤其以气体穿流的间距46，以防止跨越耦合。可选地，至少部分地利用具有良好绝缘性的电介质材料填充间距46。
功率模块2的基底6通过第一层尤其以全部表面与冷却体48导热地连接，冷却体尤其由铝和/或铜制成并且可选地具有冷却通道，冷却液在该冷却通道中循环。在图6中的功率模块2的其他设计对应于图4中的设计。
图7示出了功率模块2的第四实施方式的截面图，该功率模块具有到电路板44的接触连接的第二实施方式。基底6具有如在图6中示例性地示出的两个层8、10，这两个层朝向电路板44阶梯式地布置，其中，同样阶梯式实施的多层的电路板44通过金属化部直接地(尤其通过材料配合的连接24)与基底6的第一层8连接。基底6的第二层10通过桥50与电路板44的另外的金属化部连接，该桥尤其包括至少一个平直的矩形金属板。在图7中的功率模块2的其他设计对应于图6中的设计。
图8示出了功率模块2的第四实施方式的截面图，该功率模块具有到电路板44的接触连接的第三实施方式。电路板44通过金属化部直接与基底6的第一层8连接。基底6的第二层10通过键合连接52与电路板44的另外的金属化部连接。键合连接52包括至少一个键合线，该键合线具有圆形或者矩形的横截面并且可选地构造为带。至少一个键合线52例如由铜、金或银制成。键合例如通过超声波焊接形成。可选地，键合线被焊接固定。在图8中的功率模块2的其他设计对应于图7中的设计。
总之，本发明涉及一种功率模块2，其具有：至少一个功率半导体4、特别是功率晶体管，功率半导体具有第一接触面4a和与第一接触面4a相对置的第二接触面4b；和基底6，该基底包括至少两个叠置的互相连接的层8、10。为了达到与现有技术相比更高的抗湿气性能和实现至少一个功率半导体4的低电感的平坦连接而提出：第一层8包括具有至少一个第一金属化部14的第一电介质材料12，其中，第一金属化部14布置在朝向第二层10的侧面上，其中，第二层10包括具有至少一个第二金属化部16的第二电介质材料12，其中，第二金属化部16布置在背离第一金属化部14的侧面上，其中，功率半导体4通过第一接触面4a与第一金属化部14连接，其中，功率半导体4布置在第二层10的留空部20中，其中，布置有金属的第一封装28，从而流体密封地封装功率半导体4，并且功率半导体4的第二接触面4b通过第一封装28与第二金属化部16导电地连接。

Claims (17)

1.一种功率模块(2)，具有：至少一个功率半导体(4)，
所述功率半导体具有第一接触面(4a)和与所述第一接触面(4a)相对置的第二接触面(4b)；和
基底(6)，所述基底包括至少两个叠置的互相连接的层，
其中，第一层(8)包括具有至少一个第一金属化部(14)的第一电介质材料，
其中，所述第一金属化部(14)布置在朝向第二层(10)的侧面上，
其中，所述第二层(10)包括具有至少一个第二金属化部(16)的第二电介质材料，
其中，所述第二金属化部(16)布置在背离所述第一金属化部(14)的侧面上，
其中，所述功率半导体(4)通过所述第一接触面(4a)与所述第一金属化部(14)连接，
其中，所述功率半导体(4)布置在所述第二层(10)的第一留空部(20)中，
其中，布置有金属的第一封装(28)，从而
-流体密封地封装所述功率半导体(4)，并且
-所述功率半导体(4)的所述第二接触面(4b)通过所述第一封装(28)与所述第二金属化部(16)导电地连接。
2.根据权利要求1所述的功率模块(2)，其中，所述功率半导体是功率晶体管。
3.根据权利要求1或2所述的功率模块(2)，其中，所述第一封装(28)通过增材制造法制成。
4.根据权利要求1或2所述的功率模块(2)，其中，在所述第一留空部(20)中设有电绝缘的灌注材料(26)。
5.根据权利要求1或2所述的功率模块(2)，其中，所述第一层(8)包括第三金属化部(30)，所述第三金属化部布置在与所述第一金属化部(14)相对置的侧面上，和/或其中，所述第二层(10)包括第四金属化部(32)，所述第四金属化部布置在与所述第二金属化部(16)相对置的侧面上。
6.根据权利要求1或2所述的功率模块(2)，其中，所述第一封装(28)与所述功率半导体(4)的所述第二接触面(4b)通过焊接或烧结连接。
7.根据权利要求1或2所述的功率模块(2)，其中，所述第二金属化部(16)具有环绕的金属化部(22)，所述环绕的金属化部围绕所述第二层的所述第一留空部(20)，其中，所述第一封装(28)与所述环绕的金属化部(22)流体密封地连接。
8.根据权利要求7所述的功率模块，其中，所述第一封装(28)至少延伸经过所述第一留空部(20)并且至少延伸经过所述环绕的金属化部(22)的一部分。
9.根据权利要求1或2所述的功率模块，其中，所述第一金属化部(14)的至少一部分通过第二封装(34)与所述第二金属化部(16)的至少一部分导电地连接。
10.根据权利要求9所述的功率模块，其中，在所述第二层中设有第二留空部，在所述第二留空部(36)中布置电绝缘的灌注材料(26)，并且其中，所述第二留空部(36)由所述第二封装(34)流体密封地封闭。
11.根据权利要求9所述的功率模块，其中，所述第二封装(34)与所述第一金属化部(14)通过金属模制件(40)连接。
12.根据权利要求11所述的功率模块，其中，所述金属模制件实施为圆片坯料。
13.根据权利要求9所述的功率模块，其中，所述第二封装(34)通过增材制造法制成。
14.一种用于制造根据权利要求1至13中任一项所述的功率模块(2)的方法，
其中，所述功率半导体(4)的所述第一接触面(4a)与所述第一层(8)的所述第一金属化部(14)导电地连接；
随后将具有围绕所述功率半导体(4)的所述第一留空部(20)的所述第二层(10)与所述第一层(8)连接；
随后布置金属的第一封装(28)，以将所述功率半导体(4)流体密封地封装，并且使得所述功率半导体(4)的所述第二接触面(4b)通过所述第一封装(28)与所述第二金属化部(16)导电地连接。
15.根据权利要求14所述的方法，其中，所述第一金属化部(14)的至少一部分通过第二封装(34)与所述第二金属化部(16)的至少一部分导电地连接，其中，在所述第二层中设有第二留空部，所述第二留空部(36)由所述第二封装(34)流体密封地封闭。
16.根据权利要求14或15所述的方法，其中，通过增材制造法施加所述第一封装(28)和/或第二封装(34)。
17.根据权利要求16所述的方法，其中，利用模板(42)施加所述第一封装(28)和/或第二封装(34)。
CN201880050127.0A 2017-08-03 2018-07-27 具有至少一个功率半导体的功率模块 Active CN110998827B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17184760.1 2017-08-03
EP17184760.1A EP3439028A1 (de) 2017-08-03 2017-08-03 Leistungsmodul mit mindestens einem leistungshalbleiter
PCT/EP2018/070450 WO2019025314A1 (de) 2017-08-03 2018-07-27 Leistungsmodul mit mindestens einem leistungshalbleiter

Publications (2)

Publication Number Publication Date
CN110998827A CN110998827A (zh) 2020-04-10
CN110998827B true CN110998827B (zh) 2021-04-20

Family

ID=59699462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050127.0A Active CN110998827B (zh) 2017-08-03 2018-07-27 具有至少一个功率半导体的功率模块

Country Status (4)

Country Link
US (1) US11056447B2 (zh)
EP (2) EP3439028A1 (zh)
CN (1) CN110998827B (zh)
WO (1) WO2019025314A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594673B1 (ko) * 2020-01-13 2023-10-27 해성디에스 주식회사 반도체 패키지 및 그 제조 방법
US11328973B2 (en) * 2020-06-26 2022-05-10 General Electric Company Power semiconductor devices with high temperature electrical insulation
EP3940769A1 (de) 2020-07-17 2022-01-19 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement und einem substrat
WO2022096226A2 (de) 2020-11-03 2022-05-12 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement
EP4012763A1 (de) * 2020-12-09 2022-06-15 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement
EP4080559A1 (de) 2021-04-21 2022-10-26 Siemens Aktiengesellschaft Halbleitermodul mit einem substrat und zumindest einem auf dem substrat kontaktierten halbleiterbauelement
EP4220706A1 (de) 2022-02-01 2023-08-02 Siemens Aktiengesellschaft Anordnung für eine halbleiteranordnung mit mindestens einem passiven bauelement und einem substrat
DE102022213479A1 (de) 2022-12-12 2024-06-13 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul mit einem Moldkörper und angeformter Lippe

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
WO2003021673A1 (en) * 2001-08-28 2003-03-13 Tessera, Inc. High-frequency chip packages
CN1945818A (zh) * 2006-10-17 2007-04-11 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
CN102201449A (zh) * 2011-05-27 2011-09-28 电子科技大学 一种功率mos器件低热阻封装结构
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
CN103943610A (zh) * 2014-04-16 2014-07-23 华为技术有限公司 一种电子元件封装结构及电子设备
CN106298549A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 倒装芯片封装
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10121970B4 (de) 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
US20050083655A1 (en) * 2003-10-15 2005-04-21 Visteon Global Technologies, Inc. Dielectric thermal stack for the cooling of high power electronics
DE102005047106B4 (de) * 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
US9147649B2 (en) * 2008-01-24 2015-09-29 Infineon Technologies Ag Multi-chip module
US8201326B2 (en) * 2008-12-23 2012-06-19 Infineon Technologies Ag Method of manufacturing a semiconductor device
US9147637B2 (en) * 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US9666499B2 (en) 2012-10-31 2017-05-30 Infineon Technologies Ag Semiconductor device with encapsulant
US8998454B2 (en) * 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
US9768087B2 (en) * 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
DE102015214928A1 (de) * 2015-08-05 2017-02-09 Siemens Aktiengesellschaft Bauteilmodul und Leistungsmodul
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
US10373884B2 (en) * 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
DE102016107031B4 (de) * 2016-04-15 2019-06-13 Infineon Technologies Ag Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102016120778B4 (de) * 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102016122318A1 (de) * 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
DE102016225654A1 (de) * 2016-12-20 2018-06-21 Robert Bosch Gmbh Leistungsmodul mit einem in Etagen ausgebildeten Gehäuse
DE102017101185B4 (de) * 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
WO2003021673A1 (en) * 2001-08-28 2003-03-13 Tessera, Inc. High-frequency chip packages
CN1945818A (zh) * 2006-10-17 2007-04-11 晶方半导体科技（苏州）有限公司 双层引线封装结构及其制造方法
CN102201449A (zh) * 2011-05-27 2011-09-28 电子科技大学 一种功率mos器件低热阻封装结构
CN103327741A (zh) * 2013-07-04 2013-09-25 江俊逢 一种基于3d打印的封装基板及其制造方法
CN103943610A (zh) * 2014-04-16 2014-07-23 华为技术有限公司 一种电子元件封装结构及电子设备
CN106298549A (zh) * 2015-06-29 2017-01-04 台湾积体电路制造股份有限公司 倒装芯片封装
CN106601628A (zh) * 2016-12-30 2017-04-26 通富微电子股份有限公司 一种芯片的封装方法及芯片封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Integrated Power Modules(IPMs)，A Novel MCM Approach to High Power Electronics Design and Packaging;Lostetter, A.B, et. al;《International Journal of Microcircuits and Electronic Packaging》;19981230;第21卷;全文 *

Also Published As

Publication number Publication date
EP3439028A1 (de) 2019-02-06
EP3625823B1 (de) 2021-03-24
WO2019025314A1 (de) 2019-02-07
US20200381370A1 (en) 2020-12-03
EP3625823A1 (de) 2020-03-25
US11056447B2 (en) 2021-07-06
CN110998827A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN110998827B (zh) 具有至少一个功率半导体的功率模块
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
TWI628750B (zh) 功率覆蓋結構及其製造方法
US10037972B2 (en) Electronic module comprising fluid cooling channel and method of manufacturing the same
CN105612613B (zh) 半导体装置
KR101905995B1 (ko) 양면냉각형 파워모듈
JP7241163B2 (ja) 電子モジュールとその製造方法
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
US10763244B2 (en) Power module having power device connected between heat sink and drive unit
KR20130020758A (ko) 리드프레임 접속을 갖는 ｐｏｌ 구조체
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US20090243079A1 (en) Semiconductor device package
JP2019071412A (ja) チップパッケージ
KR20070098572A (ko) 전자 부품용 접속 소자
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP6149932B2 (ja) 半導体装置
US12002739B2 (en) Semiconductor device including an embedded semiconductor die
JP2019531600A (ja) パワーモジュール
CN114365279A (zh) 半导体装置
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
US11996348B2 (en) Semiconductor module assembly having a cooling body and at least one semiconductor module
CN117397159A (zh) 逆变器电源模块
JP2019106422A (ja) パワーモジュール用基板およびパワーモジュール
JP2023054418A (ja) 電力用半導体装置及びその製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant