CN115172298B - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN115172298B CN115172298B CN202210785643.6A CN202210785643A CN115172298B CN 115172298 B CN115172298 B CN 115172298B CN 202210785643 A CN202210785643 A CN 202210785643A CN 115172298 B CN115172298 B CN 115172298B
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- heat dissipation
- conductive circuit
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 230000017525 heat dissipation Effects 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000003466 welding Methods 0.000 claims abstract description 31
- 239000000110 cooling liquid Substances 0.000 claims description 39
- 238000005476 soldering Methods 0.000 claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 239000007788 liquid Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 239000008393 encapsulating agent Substances 0.000 claims 1
- 239000002826 coolant Substances 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000012809 cooling fluid Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005057 refrigeration Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供了一种芯片封装结构，包括：第一导电线路层，具有多个分别与所述第一导电线路层内的导电线路电连接的第一导电焊盘；第一流道层，包括至少一条第一冷却液腔道；至少一个第一裸晶，通过第一焊脚焊接在所述第一导电线路层的第一导电焊盘上；第一散热层，以第一凹槽所在表面朝向第一导电线路层的第一导电焊盘所在表面的方式与第一导电线路层相叠；多个第一导电柱，所述第一导电柱贯穿所述第一流道层或第一散热层后与所述第一导电线路层内的导电线路电连接；转接基板，多个所述第一导电柱的下端通过第二焊球焊接到所述转接基板的第四导电焊盘。本发明可极大提高电子芯片的散热效率。
Description
技术领域
本发明涉及芯片封装领域，更具体地说，涉及一种芯片封装结构。
背景技术
一般地，电子元器件的失效比率随着温度的上升呈指数规律上升，通常，在70～80℃水平上，电子元器件每升高1℃，其可靠性降低5％。随着现代电子芯片的集成度的提高、功耗的上升和尺寸的减小，快速增加的发热已经成为先进电子芯片系统研发和应用中的一项重大挑战。
对于三维封装的电子芯片，其热管理问题不容忽视，这是因为：(1)三维封装结构中往往集成了多个裸晶(Die)，晶体管数目较多，发热量较大，但整体的封装面积并未随之增加，因此具有更高的发热密度；(2)电子芯片采用三维叠层封装，不利于热量散发，位于叠层底部和中部的裸晶，其热量的散发将更加困难；(3)对于三维封装结构，铜导体部分被绝缘层、芯片、基板等结构包围，使得裸晶产生的热量较难散发。这些因素导致电子芯片的温度迅速增加。
常规散热方式主要有热传导、对流、微喷冷却、辐射和相变制冷等，但是这些散热方式对应的设备体积和效率较差。尤其当系统的功率密度高于100W/cm2时，这些散热方式根本无法使用。
发明内容
本发明要解决的技术问题在于，针对上述常规散热方式无法满足具有较高集成度的三维封装电子芯片的散热要求的问题，提供一种芯片封装结构。
本发明解决上述技术问题的技术方案是，提供一种芯片封装结构，包括：
第一导电线路层，所述第一导电线路层第一表面设有多个第一导电焊盘，所述第一导电线路层的第一表面或第二表面设有多个第一导电焊脚，且第一导电焊盘与第一导电焊脚通过第一导电线路电连接；
第一流道层，所述第一流道层叠于第一导电线路层第二表面，且所述第一流道层包括至少一条第一冷却液腔道；
至少一个第一裸晶，每一所述第一裸晶包括多个第一焊脚，且所述第一裸晶的第一焊脚焊接在所述第一导电线路层的第一导电焊盘上；
第一散热层，所述第一散热层其中一个表面设有至少一个第一凹槽，所述第一散热层的第一凹槽所在表面朝第一导电线路层的第一表面相叠，且所述第一裸晶分别嵌入到所述第一凹槽并与所述第一凹槽的内壁间隙配合；
多个第一导电柱，所述第一导电柱贯穿所述第一流道层或第一散热层后与所述第一导电线路层内的第一导电线路电连接；
转接基板，包括第四导电线路，且所述转接基板的第一表面设有多个第四导电焊盘，所述转接基板的第二表面设有多个第四导电焊脚，且所述第四导电焊盘与第四导电焊脚分别与第四导电线路电连接，所述转接基板的第四导电焊脚下表面设有第一焊球；多个所述第一导电柱的下端通过第二焊球焊接到所述第四导电焊盘。
作为本发明的进一步改进，所述第一流道层包括第一导热主体和第一盖板，且所述第一导热主体与所述第一导电线路层一体；
所述第一导热主体或第一盖板的表面具第一微流道槽，所述第一盖板固定在所述第一导热主体的表面，并将所述第一微流道槽密封形成第一冷却液腔道。
作为本发明的进一步改进，所述第一流道层、第一导电线路层和第一散热层从下至上依次相叠；
所述芯片封装结构还包括：叠于所述第一散热层上的第二流道层，所述第二流道层包括至少一条第二冷却液腔道。
作为本发明的进一步改进，所述第一流道层、第一导电线路层和第一散热层从下至上依次相叠；
所述芯片封装结构还包括：
叠于所述第一散热层上的第二散热层，所述第二散热层的上表面设有至少一个第二凹槽；
叠于所述第二散热层上的第二导电线路层，所述第二导电线路层包括第二导电线路、多个第二导电焊盘和多个第二导电焊脚，且所述第二导电焊盘和第二导电焊脚均位于所述第二导电线路层的第一表面，所述第二导电焊盘与第二导电焊脚通过第二导电线路电连接；
至少一个第二裸晶，每一所述第二裸晶包括多个第二焊脚，所述第二裸晶的第二焊脚焊接在所述第二导电焊盘上，且所述第二裸晶分别嵌入到所述第二凹槽并与所述第二凹槽的内壁间隙配合；
叠于所述第二导电线路层第二表面的第二流道层，所述第二流道层包括至少一条第二冷却液腔道；
多个第二导电柱，所述第二导电柱依次贯穿所述第一流道层、第一导电线路层、第一散热层、第二散热层，并与所述第二导电线路层的第二导电焊脚电连接。
作为本发明的进一步改进，所述第二流道层包括第二导热主体和第二盖板，且所述第二导热主体与所述第二导电线路层一体；所述第二导热主体或第二盖板的表面具第二微流道槽，所述第二盖板固定在所述第二导热主体的表面，并将所述第二微流道槽密封形成第二冷却液腔道。
作为本发明的进一步改进，所述芯片封装结构还包括：
叠于所述第二流道层上的第三导电线路层，且所述第三导电线路层包括第三导电线路、多个第三导电焊盘和多个第三导电焊脚，所述第三导电焊盘位于第三导电线路层的第一表面，所述第三导电焊脚位于第三导电线路层的第二表面，且所述第三导电焊盘与第三导电焊脚通过第三导电线路电连接；
叠于所述第三导电线路层上的第三散热层，所述第三散热层的下表面设有至少一个第三凹槽；
至少一个第三裸晶，每一所述第三裸晶包括多个第三焊脚，所述第三裸晶的第三焊脚焊接在所述第三导电焊盘上，且所述第三裸晶分别嵌入到所述第三凹槽并与所述第三凹槽的内壁间隙配合；
多个第三导电柱，所述第三导电柱贯穿所述第一导电线路层、第一流道层、第一散热层、第二散热层、第二导电线路层以及第二流道层，并与所述第三导电线路层的第三导电焊脚电连接。
作为本发明的进一步改进，所述第一散热层、第一导电线路层和第一流道层从下至上依次相叠；所述第一流道层包括第一导热主体，且所述第一导热主体至少包括一个第一微流道槽；所述芯片封装结构还包括：
叠于所述第一流道层上的第二导电线路层，所述第二导电线路层包括第二导电线路、多个第二导电焊盘以及多个第二导电焊脚，所述第二导电焊盘位于所述第二导电线路层的第一表面，所述第二导电焊脚位于所述第二导电线路层的第二表面，且所述第二导电焊盘与第二导电焊脚通过第二导电线路电连接；所述第一导热主体与第一导电线路层、第二导电线路层中的一个一体，且所述第一导热主体与第一导电线路层、第二导电线路层中的另一个相叠并由所述第一微流道槽形成密封的第一冷却液腔道；
至少一个第二裸晶，每一所述第二裸晶包括多个第二焊脚，所述第二裸晶的第二焊脚焊接在所述第二导电焊盘上；
第二导电柱，所述第二导电柱依次贯穿所述第一散热层、第一导电线路层、第一流道层，并与所述第二导电线路层的第二导电焊脚电连接。
作为本发明的进一步改进，所述第一导电线路层、第二导电线路层中的另一个上具有第二导热主体，且所述第二导热主体包括与所述第一微流道槽相对应的第二微流道槽，所述第二导热主体与所述第二导热主体相叠并由所述第二微流道槽与第一微流道槽形成密封的第一微流腔道。
作为本发明的进一步改进，所述的芯片封装结构还包括：
贯穿所述第一散热层的第四导电柱，所述第四导电柱的一端分别与所述第二导电线路层内的第二导电线路电连接，所述第四导电柱的另一端与所述第一导电线路层内的第一导电线路电连接。
作为本发明的进一步改进，所述第一导电线路层、第一流道层、第一裸晶、第一散热层及转接基板通过封装胶封装一体。
本发明的芯片封装结构，通过将流道层与焊接有裸晶的导电线路层相叠，可通过流经流道层内的冷却液腔道的液体，将裸晶传导至导电线路层的热量以及导电线路层内的导电线路产生的热量快速带走，从而极大提高电子芯片的散热效率。
附图说明
图1是本发明第一实施例提供的芯片封装结构的示意图；
图2是本发明第二实施例提供的芯片封装结构的示意图；
图3是本发明第三实施例提供的芯片封装结构中第一冷却液腔道的示意图；
图4是本发明第四实施例提供的芯片封装结构的示意图；
图5是本发明第五实施例提供的芯片封装结构的示意图；
图6是本发明第六实施例提供的芯片封装结构的示意图；
图7是本发明第七实施例提供的芯片封装结构的示意图；
图8是本发明第八实施例提供的芯片封装结构的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
结合图1所示，是本发明芯片封装结构实施例的示意图，该芯片封装结构可应用于包括多个裸晶的芯片堆叠封装。在本实施例中，芯片封装结构包括第一导电线路层11、第一流道层12、第一散热层14、转接基板31、至少一个第一裸晶13以及多个第一导电柱15。上述第一导电线路层11、第一流道层12、第一散热层14、转接基板31、第一裸晶13以及第一导电柱15可通过封装胶封装一体。其中转接基板31包括第四导电线路，且转接基板31的第一表面(例如图1所示的上表面)具有多个第四导电焊盘，该转接基板31的第二表面(例如图1所示的下表面)具有多个第四导电焊脚，上述第四导电焊盘和第四导电焊脚分别与第四导电线路电连接。并且转接基板13的第四导电焊脚的下表面具有突出于封装胶的底面的第一焊球33(在实际应用中，该第一焊球33也可通过其他引出结构代替，例如引脚等)，并由第一焊球33与外部电路电连接，以实现芯片的供电及与其他器件的信号交互。具体地，上述转接基板31通过第一焊球33与印刷电路板(PCB)键合。
第一导电线路层11内具有第一导电线路111，且该第一导电线路层11的其中一个表面具有多个第一导电焊盘、另一表面具有多个第一导电焊脚，该多个第一导电焊盘和多个第一导电焊脚分别与第一导电线路层11内的第一导电线路111电连接。在本发明的一个实施例中，第一导电线路层11内的第一导电线路111可由导电金属(例如铜)构成，第一导电线路层11的主体部分可由硅、玻璃、陶瓷等材料构成，且该第一导电线路层11的主体部分可采用磁控溅射、刻蚀的方式形成。用于实现输入输出的第一导电焊盘露出到第一导电线路层11的主体部分的表面。
第一流道层12叠于第一导电线路层11的背向第一导电焊盘的表面，且第一流道层12包括至少一条第一冷却液腔道123，并可通过流经第一冷却液腔道123的冷却液带走热量。在本发明的一个实施例中，第一流道层12的主体部分可与第一导电线路层11的主体部分一体并构成第一基板，从而第一导电线路层11的热量可快速传导到第一流道层12，并由流经第一冷却液腔道123的冷却液带走。例如第一流道层12的主体部分和第一导电线路层11的主体部分可同时通过磁控溅射、刻蚀的方式形成。当然，在实际应用中，第一流道层12的主体部分和第一导电线路层11的主体部分也可通过键合、胶粘等，具体可根据不同的工艺需求、热一致性选择不同方式。
第一裸晶13可以为主控芯片、存储介质等。每一第一裸晶13包括多个第一焊脚，该多个第一焊脚位于第一裸晶13的同一表面，第一裸晶13通过第一焊脚焊接在第一导电线路层11的第一导电焊盘上，且第一裸晶13包含第一焊脚的表面朝向第一导电线路层上第一导电焊盘所在的表面，从而第一裸晶13在工作时产生的热量会经焊脚传导到第一导电线路层11，使导电线路层11与第一裸晶13均处于发热状态。在实际应用中，可在第一裸晶13和第一导电线路层11之间增加导热胶等，以提高第一裸晶13和第一导电线路层11之间的热传导效率。
第一散热层14的其中一个表面设有至少一个第一凹槽，该第一散热层14以第一凹槽所在表面朝向第一导电线路层11的第一导电焊盘所在表面的方式与第一导电线路层11相叠，且第一裸晶13分别嵌入到第一凹槽并与第一凹槽的内壁间隙配合。这样，第一裸晶13工作时产生的热量可通过第一凹槽的侧壁快速传导到第一散热层14，由于第一散热层14的表面积较大，可提高第一裸晶13的散热效率。特别地，为提高第一裸晶13与第一散热层14之间的热传导效率，可在第一裸晶13和第一凹槽的侧壁之间增加导热胶。第一散热层14具体可由导热金属，例如铜、铝或其合金构成，且该第一散热层14可采用焊接和/或胶接方式贴合到第一导电线路层11的表面。
当第一流道层12、第一导电线路层11以及第一散热层14从下至上依次相叠(即第一裸晶13焊接在第一导电线路层11的第一表面)时，第一导电柱15贯穿第一流道层12后与第一导电线路层11的第二表面的第一导电焊脚电连接；第一导电柱15的底端则露出于第一流道层12的下表面，并通过第二焊球32与转接基板31的第一表面的第四导电焊盘电连接。在实际应用中，可先将第一流道层12、第一导电线路层11固定在一起后，从下方通过激光、刻蚀等工艺在第一流道层12上形成多个垂向的通孔，该多个通孔分别避开第一冷却液腔道123，且每一通孔的顶端到达第一导电线路层11的第一导电焊脚，然后在通孔内通过气象沉积法或电镀制备导电金属形成第一导电柱15。
当第一散热层14、第一导电线路层11以及第一流道层12从下至上依次相叠(即第一流道层12的第一表面朝下，此时第一导电焊脚也位于第一流道层的第一表面)时，结合图6所示，至少部分第一导电柱15贯穿第一散热层14后与第一导电线路层11的第一导电焊脚电连接；第一导电柱15的底端则露出于第一散热层14的下表面，并通过第二焊球32与转接基板31的上表面的第四导电焊盘电连接。在实际应用中，可先在第一散热层14预留多个通孔，且每一通孔的内壁具有绝缘层，在将第一散热层14与第一导电线路层11固定在一起后，在通孔内通过气象沉积法或电镀制备导电金属形成第一导电柱15；或者，也可直接在第一散热层14加工形成与相互绝缘的多个第一导电柱15，再将第一散热层14与第一导电线路层11相固定。
上述芯片封装结构，通过将流道层与焊接有裸晶的导电线路层相叠，可通过流经流道层内的冷却液腔道的液体，将裸晶传导至导电线路层的热量以及导电线路层内的导电线路产生的热量快速带走，从而极大提高电子芯片的散热效率。
在本发明的一个实施例中，第一流道层12具体包括第一导热主体121和第一盖板122，其中第一导热主体121与第一导电线路层11一体，即第一导热主体121与第一导电线路层11的主体部分采用相同的材料，并通过同一工艺加工而成。该第一导热主体121上背向第一导电线路层11的表面具有第一微流道槽1211，如图2所示，其中，第一微流道槽可引导冷却液流道。第一盖板122固定在第一导热主体121的第一微流道槽1211所在的表面，并将第一微流道槽1211密封形成第一冷却液腔道123。上述第一冷却液腔道123的两端还具有入液口1231和出液口1232，以便将上述第一冷却腔道123接入冷却液循环系统，从而实现第一冷却液腔道123内的冷却液循环。
此外，结合图3所示，第一流道层12中，还可在第一盖板122的表面加工形成第一微流道槽，而第一导热主体121的背向第一导电线路层11的表面平整且第一导热主体121与第一导电线路层11一体。第一盖板122的第一微流道槽1211所在的表面胶粘或热键合到第一导热主体121的背向第一导电线路层11的表面，并将第一微流道槽密封形成第一冷却液腔道123。
第一盖板122可采用与第一导热主体121(及第一导电线路层11)相同的材料(例如硅)加工而成，从而其可直接通过高温与第一导热主体121键合在一起，不需要胶粘剂，工艺简单。在实际应用中，第一盖板122也可采用与第一导热主体121不同的材料，并根据具体材料与第一导热主体121结合在一起。
在实际应用中，第一流道层12内的第一冷却液腔道123也可采用其他方式加工而成，例如在基材上通过机械钻孔、激光钻孔、蚀刻(此时第一冷却液腔道123由多条平行的直线孔道构成)等。
当第一流道层12、第一导电线路层11和第一散热层14从下至上依次相叠时，为进一步提高散热效果，上述芯片封装结构还可增加一个第二流道层22，该第二流道层22内具有至少一条第二冷却液腔道223。该第二流道层22叠于第一散热层14上，并可与第一散热层14进行热交换，从而可由流经第二冷却液腔道223的冷却液带走第一散热层14吸收的第一裸晶13的热量。上述第二流道层22的结构可与第一流道层12的结构类似，例如第二流道层22包括第二导热主体221及第二盖板222，其中第二导热主体221位于第二盖板222与第一散热层14之间，且第二盖板222的朝向第二导热主体221表面具有第二微流道槽，第二冷却液腔道223通过密封第二微流道槽形成。
结合图4所示，本发明的芯片封装结构还可应用于芯片堆叠封装，此时，芯片封装结构中除了转接基板31、以及从下至上依次相叠的第一流道层12、第一导电线路层11和第一散热层14外，还包括第二散热层24、第二导电线路层21、第二流道层22以及至少一个第二裸晶23。类似地，上述第一导电线路层11、第一流道层12、第一散热层14、转接基板31、第一裸晶13、第二散热层24、第二导电线路层21以及第二流道层22可通过封装胶封装一体。
具体地，第二散热层24叠于第一散热层14，且该第二散热层24的上表面设有至少一个第二凹槽。第二导电线路层21叠于第二散热层24上，第二导电线路层21与第一导电线路层11具有相同的结构，并可通过相同的工艺制造。该第二导电线路层21包括第二导电线路211、多个第二导电焊盘与多个第二导电焊脚，该多个第二导电焊盘与多个第二导电焊脚位于同一表面，即第二导电线路层21的第二表面(如图4所示的下表面)，且第二导电焊盘和第二导电焊脚通过第二导电线路211电连接，第二导电焊盘用于与第二裸晶23焊接。
具体的，每一第二裸晶23的上表面包括多个第二焊脚，每一第二裸晶23通过第二焊脚焊接在第二导电焊盘上(第二裸晶23的第二焊脚所在的表面贴于第二导电线路层21的第二导电焊盘所在的表面)，且每一第二裸晶23分别嵌入到第二凹槽并与第二凹槽的内壁间隙配合。第二流道层22叠于第二导电线路层21上，且该第二流道层22包括至少一条第二冷却液腔道223。
在本实施例中，除了贯穿第一流道层12并与第一导电线路层11的第一导电焊脚电连接的第一导电柱15外，还包括第二导电柱16。该第二导电柱16依次贯穿第一流道层12、第一导电线路层11、第一散热层14、第二散热层24，并与第二导电线路层21的第二导电焊脚电连接。在实际应用中，第一散热层14、第二散热层24上可分别设置多个垂向的第一通孔，每一第一通孔的内壁具有绝缘层，且每一第一通孔的顶端为第二导电线路层21的第二导电焊脚；在将第一流道层12、第一导电线路层11、第一散热层14、第二散热层24及第二导电线路层21固定在一起后，从下方通过激光、刻蚀等工艺在第一流道层12、第一导电线路层11上形成多个垂向的第二通孔以及在第一流道层12形成多个垂向的第三通孔，其中多个第二通孔分别避开第一冷却液腔道123以及第一导电线路层11内的第一导电线路111，并与第一散热层14、第二散热层24的第一通孔相对，多个第三通孔分别避开第一冷却液腔道123，且每一第三通孔的顶端到达第一导电线路层11的第一导电线路111或第一导电线路层11下表面的焊盘，然后在第二通孔和第三通孔内通过气象沉积法或电镀制备导电金属形成第二导电柱16。在本实施例中，形成第二导电柱16的第一通孔也可以在相叠的结构固定后统一从下方通过激光、刻蚀等工艺形成贯穿至第二导电线路层21的第二导电焊脚。
在上述封装结构中，第一散热层14和第一导电线路层11包围第一裸晶13，并分别与第一裸晶13进行热交换；第二散热层24和第二导电线路层21包围第二裸晶23，并分别与第二裸晶23进行热交换，最后由第一流道层12和第二流道层22将热量带走。该结构可以同时兼顾堆叠于不同层的第一裸晶13和第二裸晶23，实现第一裸晶13和第二裸晶23的高效散热。
在图4的实施例中，第二流道层22与第一流道层12可具有相同的结构，其具体可包括第二导热主体221和第二盖板222，且第二导热主体221与第二导电线路层21一体，即第二导热主体221与第二导电线路层21构成第二基板。第二盖板222的表面具第二微流道槽，该第二盖板222固定在所述第二导热主体221的表面，且第二盖板222的第二微流道槽所在的表面与第二导热主体221的背向第二导电线路层21的表面，并将第二微流道槽密封形成第二冷却液腔道223。在实际应用中，第二微流道槽也可设置于第二导热主体221的背向第二导电线路层21的表面。
结合图5所示，本发明的芯片封装结构还可应用于三层芯片堆叠封装，此时，芯片封装结构中除了转接基板31、以及从下至上依次相叠的第一流道层12、第一导电线路层11、第一散热层14、第二散热层24、第二导电线路层21、第二流道层22外，还包括第三导电线路层41、第三散热层44以及至少一个第三裸晶43。类似地，上述第一导电线路层11、第一流道层12、第一散热层14、转接基板31、第一裸晶13、第二散热层24、第二导电线路层21、第二流道层22、第三导电线路层41可通过封装胶封装一体。
在本实施例中，第三导电线路层41与第一导电线路层11的结构和加工工艺类似，该第三导电线路层41叠于第二流道层22上，且第三导电线路层41包括第三导电线路411、多个第三导电焊盘及多个第三导电焊脚，其中第三导电焊盘位于第三导电线路层41的第一表面，第三导电焊脚位于第三导电线路层的第二表面，且第三导电焊盘与第三导电焊脚通过第三导电线路411电连接。第三散热层44叠于第三导电线路层41上，且该第三散热层44的下表面设有至少一个第三凹槽。每一第三裸晶43包括多个第三焊脚，每一第三裸晶通过第三焊脚焊接在第三导电焊盘上，且各个第三裸晶43分别嵌入到第三凹槽并与第三凹槽的内壁间隙配合。
在本实施例中，除了包括第一导电柱15和第二导电柱16外，还包括第三导电柱17，该第三导电柱17贯穿第一流道层12、第一导电线路层11、第一散热层14、第二散热层24、第二导电线路层21以及第二流道层22，并与第三导电线路层41内的第三导电线路411电连接(例如第三导电线路层41的下表面可形成有与第三导电线路411电连接的焊盘，第三导电柱17的顶端与该焊盘电连接)。上述第三导电柱17的制备方法可与图4实施例中第二导电柱16的制备方式类似。
在上述封装结构中，第三散热层44和第三导电线路层41包围第三裸晶43，并分别与第三裸晶43进行热交换，再由第二流道层22将热量带走。该结构可以同时兼顾堆叠于不同层的第一裸晶13、第二裸晶23及第三裸晶43，实现第一裸晶13、第二裸晶23、第三裸晶43的高效散热。例如，当第一裸晶13为主控颗粒、第二裸晶23和第三裸晶43分别为DRAM内存颗粒，第一导电柱15将第一裸晶13的第一焊脚引出到转接基板31，同时通过第二导电柱16、第三导电柱17分别将第二裸晶23和第三裸晶43的焊脚引出到转接基板31，从而形成混合存储立方(HMC)。在实际应用中，第一裸晶13、第二裸晶23及第三裸晶43也可均为大容量flash颗粒，并通过上述第一导电柱15、第二导电柱16、第三导电柱17分别将第一裸晶13、第二裸晶23及第三裸晶43的焊脚引出，从而形成具有散热功能的flash芯片。
结合图6所示，在本发明的一个实施例中，芯片封装结构包括第一散热层14、第一导电线路层11、第一流道层12、第二导电线路层21、第二散热层24、转接基板31、至少一个第一裸晶13以及至少一个第二裸晶23。
其中，第一散热层14、第一导电线路层11、第一流道层12从下至上依次相叠，且第一流道层12包括第一导热主体121，且第一导热主体121至少包括一个第一微流道槽。第二导电线路层21叠于第一流道层12上，且第二导电线路层21包括第二导电线路211、多个第二导电焊盘以及多个第二导电焊脚，其中第二导电焊盘位于第二导电线路层21的第一表面(例如图6所示的上表面)，第二导电焊脚位于第二导电吸纳路层21的第二表面(例如图6所示的下表面)，且第二导电焊盘与第二导电焊脚通过第二导电线路211电连接；第一导热主体121与第一导电线路层11、第二导电线路层21中的一个一体，且第一导热主体121与第一导电线路层11、第二导电线路层21中的另一个相叠并由第一微流道槽形成密封的第一冷却液腔道123。每一第二裸晶23包括多个第二焊脚，且每一第二裸晶23通过第二焊脚焊接在第二导电焊盘上。
本实施例中，除了贯穿第一散热层14的第一导电柱15外，还包括第二导电柱16，该第二导电柱16依次贯穿第一散热层14、第一导电线路层11及第一流道层12，并与第二导电线路层21的第二导电焊脚电连接。
在本实施例中，第一导电线路层11和第二导电线路层21分别与第一流道层12相叠，并由流经第一冷却液腔道123的冷却液带走热量，即第一导电线路层11和第二导电线路层21公用一个流道层，可简化芯片堆叠封装的结构，在保证散热效率的同时减小堆叠的厚度。
结合图7所示，在本发明的另一实施例中，芯片封装结构包括第一散热层14、第一导电线路层11、第一流道层12、第二流道层22、第二导电线路层21、第二散热层24、转接基板31、至少一个第一裸晶13以及至少一个第二裸晶23。
其中第一导电线路层11与第一流道层12一体并构成第一基板，第二导电线路层21与第二流道层22一体并构成第二基板，且第一流道层12的背向第一导电线路层11的表面具有第一微流道槽，第二流道层22的背向第二导电线路层21的表面具有第二微流道槽，第一基板与第二基板以第一微流道槽和第二微流道槽相对的方式相叠，并由第二微流道槽与第一微流道槽形成密封的第一微流腔道123。
结合图8所示，在本发明的另一实施例中，芯片封装结构包括第一流道层12、第一导电线路层11、第一散热层14、第二导电线路层21、第二流道层22、转接基板31、至少一个第一裸晶13以及至少一个第二裸晶23，且第一流道层12、第一导电线路层11、第一散热层14、第二导电线路层21、第二流道层22从下至上依次相叠，第一散热层14的上表面和下表面分别具有凹槽，焊接在第二导电线路层21的下表面的第二裸晶23和焊接在第一导电线路层11的上表面的第一裸晶13分别嵌入第一散热层14的上表面和下表面的凹槽。
与图4所示的实施例类似，第一导电线路层11的其中一个表面具有多个第一导电焊盘、另一表面具有多个第一导电焊脚，且多个第一导电焊盘和多个第一导电焊脚分别与第一导电线路层11内的第一导电线路111电连接。第二导电线路层21包括第二导电线路211、多个第二导电焊盘与多个第二导电焊脚，该多个第二导电焊盘与多个第二导电焊脚位于同一表面，即第二导电线路层21的第二表面(如图8所示的下表面)，且第二导电焊盘与第二导电焊脚通过第二导电线路211电连接。
在本实施例中，芯片封装结构还包括贯穿第一流道层12的第一导电柱15和贯穿第一散热层14的多个第四导电柱18，每一第四导电柱18顶端与第二导电线路层21第二表面的第二导电焊脚电连接，底端与第一导电线路层11上表面的第一导电焊盘电连接，且第四导电柱18不贯穿第一导电线路层11，第一导电线路层11第二表面的第一导电焊脚与第一导电柱15顶部电连接，第一导电柱15底端与转接基板31上表面的第二焊球32键合。
在实际应用中，第一散热层14上设置多个垂向的第一通孔，每一第一通孔的内壁具有绝缘层，在第一通孔内壁通过气象沉积法或电镀制备导电金属形成第四导电柱18，第二导线电路层21上表面设有第二裸晶23，其中第二导电线路层21、第二流道层22从下自上相叠至第一散热层14上表面；第一流道层12下方多个垂向的第二通孔，其中多个第二通孔分别避开第一冷却液腔道123，且第二通孔内制备导电金属形成第一导电柱15，第一导电线路层11、第一流道层12从上自下相叠，最后第一导电柱15下表面与转接基板31上表面第二焊球键合。
本实施例种，第一导电线路层11上表面设有多个焊盘与第四导电柱18连接，第二导电线路层21的第二裸晶23可更换为不同的裸晶，根据不同的封装结构调整。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种芯片封装结构，其特征在于，包括：
第一导电线路层，所述第一导电线路层第一表面设有多个第一导电焊盘，所述第一导电线路层的第一表面或第二表面设有多个第一导电焊脚，且第一导电焊盘与第一导电焊脚通过第一导电线路电连接；
第一流道层，所述第一流道层包括第一导热主体，所述第一流道层叠于第一导电线路层第二表面，且所述第一流道层包括至少一条第一冷却液腔道，所述第一冷却液腔道的两端具有入液口和出液口，且所述第一导热主体与第一导电线路层一体，所述第一导热主体与所述第一导电线路层的主体部分采用相同的材料，并通过同一工艺加工而成；
至少一个第一裸晶，每一所述第一裸晶包括多个第一焊脚，且所述第一裸晶的第一焊脚焊接在所述第一导电线路层的第一导电焊盘上；
第一散热层，所述第一散热层其中一个表面设有至少一个第一凹槽，所述第一散热层的第一凹槽所在表面朝第一导电线路层的第一表面相叠，且所述第一裸晶分别嵌入到所述第一凹槽并与所述第一凹槽的内壁间隙配合，其中，所述第一散热层由导热金属构成，且所述第一散热层采用焊接和/或胶接方式贴合到第一导电线路层的表面；
多个第一导电柱，所述第一导电柱贯穿所述第一流道层或第一散热层后与所述第一导电线路层内的第一导电线路电连接；
转接基板，包括第四导电线路，且所述转接基板的第一表面设有多个第四导电焊盘，所述转接基板的第二表面设有多个第四导电焊脚，且所述第四导电焊盘与第四导电焊脚分别与第四导电线路电连接，所述转接基板的第四导电焊脚下表面设有第一焊球；多个所述第一导电柱的下端通过第二焊球焊接到所述第四导电焊盘。
2.根据权利要求1所述的芯片封装结构，其特征在于，
所述第一流道层包括第一盖板；
所述第一导热主体的表面具第一微流道槽，所述第一盖板固定在所述第一导热主体的表面，并将所述第一微流道槽密封形成第一冷却液腔道。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一流道层、第一导电线路层和第一散热层从下至上依次相叠；
所述芯片封装结构还包括：叠于所述第一散热层上的第二流道层，所述第二流道层包括至少一条第二冷却液腔道。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一流道层、第一导电线路层和第一散热层从下至上依次相叠；
所述芯片封装结构还包括：
叠于所述第一散热层上的第二散热层，所述第二散热层的上表面设有至少一个第二凹槽；
叠于所述第二散热层上的第二导电线路层，所述第二导电线路层包括第二导电线路、多个第二导电焊盘和多个第二导电焊脚，且所述第二导电焊盘和第二导电焊脚均位于所述第二导电线路层的第一表面，所述第二导电焊盘与第二导电焊脚通过第二导电线路电连接；
至少一个第二裸晶，每一所述第二裸晶包括多个第二焊脚，所述第二裸晶的第二焊脚焊接在所述第二导电焊盘上，且所述第二裸晶分别嵌入到所述第二凹槽并与所述第二凹槽的内壁间隙配合；
叠于所述第二导电线路层第二表面的第二流道层，所述第二流道层包括至少一条第二冷却液腔道；
多个第二导电柱，所述第二导电柱依次贯穿所述第一流道层、第一导电线路层、第一散热层、第二散热层，并与所述第二导电线路层的第二导电焊脚电连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述第二流道层包括第二导热主体和第二盖板，且所述第二导热主体与所述第二导电线路层一体；所述第二导热主体或第二盖板的表面具第二微流道槽，所述第二盖板固定在所述第二导热主体的表面，并将所述第二微流道槽密封形成第二冷却液腔道。
6.根据权利要求4所述的芯片封装结构，其特征在于，所述芯片封装结构还包括：
叠于所述第二流道层上的第三导电线路层，且所述第三导电线路层包括第三导电线路、多个第三导电焊盘和多个第三导电焊脚，所述第三导电焊盘位于第三导电线路层的第一表面，所述第三导电焊脚位于第三导电线路层的第二表面，且所述第三导电焊盘与第三导电焊脚通过第三导电线路电连接；
叠于所述第三导电线路层上的第三散热层，所述第三散热层的下表面设有至少一个第三凹槽；
至少一个第三裸晶，每一所述第三裸晶包括多个第三焊脚，所述第三裸晶的第三焊脚焊接在所述第三导电焊盘上，且所述第三裸晶分别嵌入到所述第三凹槽并与所述第三凹槽的内壁间隙配合；
多个第三导电柱，所述第三导电柱贯穿所述第一导电线路层、第一流道层、第一散热层、第二散热层、第二导电线路层以及第二流道层，并与所述第三导电线路层的第三导电焊脚电连接。
7.根据权利要求4-6中任一项所述的芯片封装结构，其特征在于，所述的芯片封装结构还包括：
贯穿所述第一散热层的第四导电柱，所述第四导电柱的一端分别与所述第二导电线路层内的第二导电线路电连接，所述第四导电柱的另一端与所述第一导电线路层内的第一导电线路电连接。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述第一导电线路层、第一流道层、第一裸晶、第一散热层及转接基板通过封装胶封装一体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210785643.6A CN115172298B (zh) | 2022-06-27 | 2022-06-27 | 芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210785643.6A CN115172298B (zh) | 2022-06-27 | 2022-06-27 | 芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115172298A CN115172298A (zh) | 2022-10-11 |
| CN115172298B true CN115172298B (zh) | 2023-12-12 |
Family
ID=83491839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210785643.6A Active CN115172298B (zh) | 2022-06-27 | 2022-06-27 | 芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172298B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524373A (zh) * | 2018-11-19 | 2019-03-26 | 中国电子科技集团公司第五十八研究所 | 嵌入式微流道的三维主动散热封装结构及其制作工艺 |
| CN110010574A (zh) * | 2018-12-29 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层堆叠型纵向互联的射频结构及其制作方法 |
| CN110783288A (zh) * | 2019-09-29 | 2020-02-11 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片散热封装结构 |
| CN111584448A (zh) * | 2020-05-19 | 2020-08-25 | 上海先方半导体有限公司 | 一种芯片埋入式微流道模组封装结构及制作方法 |
| CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
| CN112614785A (zh) * | 2020-12-17 | 2021-04-06 | 上海先方半导体有限公司 | 集成微流道的三维封装结构及封装方法 |
| CN112750600A (zh) * | 2020-12-29 | 2021-05-04 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微流道的可调式电感及其制造方法 |
| CN113035784A (zh) * | 2019-12-25 | 2021-06-25 | 清华大学 | 三维封装结构制备方法 |
| CN113241332A (zh) * | 2021-04-28 | 2021-08-10 | 华进半导体封装先导技术研发中心有限公司 | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 |
| CN114300428A (zh) * | 2021-12-21 | 2022-04-08 | 中国电子科技集团公司第五十八研究所 | 一种可六面散热的微流道封装结构及其制作方法 |
| CN114446907A (zh) * | 2021-12-22 | 2022-05-06 | 中国电子科技集团公司第五十八研究所 | 一种三维集成tsv针肋微流道主动散热封装方法及结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI680553B (zh) * | 2018-10-26 | 2019-12-21 | 英屬開曼群島商鳳凰先驅股份有限公司 | 半導體封裝結構及其製作方法 |
-
2022
- 2022-06-27 CN CN202210785643.6A patent/CN115172298B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524373A (zh) * | 2018-11-19 | 2019-03-26 | 中国电子科技集团公司第五十八研究所 | 嵌入式微流道的三维主动散热封装结构及其制作工艺 |
| CN110010574A (zh) * | 2018-12-29 | 2019-07-12 | 杭州臻镭微波技术有限公司 | 一种多层堆叠型纵向互联的射频结构及其制作方法 |
| CN110783288A (zh) * | 2019-09-29 | 2020-02-11 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片散热封装结构 |
| CN113035784A (zh) * | 2019-12-25 | 2021-06-25 | 清华大学 | 三维封装结构制备方法 |
| CN111584448A (zh) * | 2020-05-19 | 2020-08-25 | 上海先方半导体有限公司 | 一种芯片埋入式微流道模组封装结构及制作方法 |
| CN111653488A (zh) * | 2020-06-15 | 2020-09-11 | 上海先方半导体有限公司 | 微流道散热系统及其制造方法 |
| CN112614785A (zh) * | 2020-12-17 | 2021-04-06 | 上海先方半导体有限公司 | 集成微流道的三维封装结构及封装方法 |
| CN112750600A (zh) * | 2020-12-29 | 2021-05-04 | 华进半导体封装先导技术研发中心有限公司 | 一种基于微流道的可调式电感及其制造方法 |
| CN113241332A (zh) * | 2021-04-28 | 2021-08-10 | 华进半导体封装先导技术研发中心有限公司 | 具有微流道的半导体结构、芯片堆叠结构以及制备方法 |
| CN114300428A (zh) * | 2021-12-21 | 2022-04-08 | 中国电子科技集团公司第五十八研究所 | 一种可六面散热的微流道封装结构及其制作方法 |
| CN114446907A (zh) * | 2021-12-22 | 2022-05-06 | 中国电子科技集团公司第五十八研究所 | 一种三维集成tsv针肋微流道主动散热封装方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115172298A (zh) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6875422B2 (ja) | モールド経由の冷却チャネルを有する半導体デバイスアセンブリ | |
| CN108447857B (zh) | 三维空间封装结构及其制造方法 | |
| CN104170086B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN101283450B (zh) | 3d直通硅体系结构的集成微通道 | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| CN109524373A (zh) | 嵌入式微流道的三维主动散热封装结构及其制作工艺 | |
| US20080042261A1 (en) | Integrated circuit package with a heat dissipation device and a method of making the same | |
| KR20010068290A (ko) | 적층형 패키지 및 그 제조 방법 | |
| JPH09129817A (ja) | 半導体装置 | |
| CN102097417B (zh) | 一种集成功率半导体功率模块 | |
| CN103426839A (zh) | 半导体封装 | |
| CN110391221A (zh) | 具有导热结构和导热结构中的隔热结构的散热装置 | |
| JP2006165320A (ja) | 半導体積層モジュールとその製造方法 | |
| CN114334869B (zh) | 一种自动温度控制的igbt模块封装结构 | |
| CN112349691A (zh) | 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构 | |
| CN101882606B (zh) | 散热型半导体封装构造及其制造方法 | |
| WO2018137560A1 (zh) | 一种功率模块及其制造方法 | |
| CN105990275A (zh) | 功率模块封装件及其制作方法 | |
| CN115172298B (zh) | 芯片封装结构 | |
| CN115132709B (zh) | 芯片堆叠封装结构 | |
| CN113764396B (zh) | 基于重布线层的半导体封装结构及其封装方法 | |
| WO2022088179A1 (en) | High power density 3d semiconductor module packaging | |
| CN117043936A (zh) | 具有一体式散热器的电子封装 | |
| JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
| CN217588910U (zh) | 芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |