CN103988296B - 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法 - Google Patents

具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法 Download PDF

Info

Publication number
CN103988296B
CN103988296B CN201280061833.8A CN201280061833A CN103988296B CN 103988296 B CN103988296 B CN 103988296B CN 201280061833 A CN201280061833 A CN 201280061833A CN 103988296 B CN103988296 B CN 103988296B
Authority
CN
China
Prior art keywords
semiconductor die
die
heat transfer
transfer characteristics
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280061833.8A
Other languages
English (en)
Other versions
CN103988296A (zh
Inventor
史蒂文·K·赫罗特休斯
李健
张浩钧
保罗·A·西尔韦斯特里
李晓
罗时剑
卢克·G·英格兰德
布伦特·基思
贾斯普瑞特·S·甘地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103988296A publication Critical patent/CN103988296A/zh
Application granted granted Critical
Publication of CN103988296B publication Critical patent/CN103988296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本文揭示具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法。在一个实施例中，一半导体裸片组合件可包含布置成堆栈的多个第一半导体裸片和承载所述第一半导体裸片的第二半导体裸片。所述第二半导体裸片可包含向外侧向延伸超出所述第一半导体裸片的至少一个侧的外围部分。所述半导体裸片组合件可进一步包含在所述第二半导体裸片的所述外围部分处的热传递特征。所述第一半导体裸片可界定第一热路径，并且所述热传递特征可界定与所述第一半导体裸片分离的第二热路径。

Description

具有多个热路径的堆叠半导体裸片组合件及相关联系统和 方法
技术领域
所揭示的实施例涉及半导体裸片组合件。特定来说，本技术涉及具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法。
背景技术
包含存储器芯片、微处理器芯片和成像器芯片的封装半导体裸片通常包含安装于衬底上并且密封于塑料保护性覆盖物中的半导体裸片。所述裸片包含例如存储器单元、处理器电路及成像器装置等的功能性特征以及电连接到所述功能性特征的结合垫。结合垫可电连接到保护性覆盖物外侧的端子以允许裸片连接到较高层级电路。
市场压力持续驱使半导体制造商减小裸片封装的大小以配合于电子装置的空间限制内，同时还迫使他们增加每一封装的功能性容量以符合操作参数。一种无须实质上增加通过封装覆盖的表面面积(即，封装的“占据面积”)而增加一个半导体封装的处理功率的途径为将多个半导体裸片垂直地彼此上下堆叠成单个封装。此类垂直堆叠封装中的所述裸片可通过使用穿硅通孔(TSV)将个别裸片的结合垫与邻近裸片的结合垫电耦合而互连。
与垂直地堆叠裸片封装相关的挑战为通过个别裸片产生的热量结合并且增加个别裸片、其间的结合处和封装整体的操作温度。这可使所述堆叠裸片达到其最大操作温度(Tmax)之上的温度，特别在封装中的裸片的密度增大时。
附图说明
图1为根据本技术的实施例配置的半导体裸片组合件的横截面图。
图2A为说明无多个热路径的混合存储器立方体组合件的温度曲线的示意部分侧视图。
图2B为说明根据本技术的实施例配置的混合存储器立方体组合件的温度曲线的示意部分侧视图。
图3为根据本技术的其它实施例配置的半导体裸片组合件的横截面图。
图4为根据本技术的另外实施例配置的半导体裸片组合件的部分示意横截面图。
图5为根据本技术的又再另外实施例配置的半导体裸片组合件的部分示意横截面图。
图6为根据本技术的额外实施例配置的半导体裸片组合件的部分示意横截面图。
图7为根据本技术的其它实施例配置的半导体裸片组合件的部分示意横截面图。
图8为包含根据本技术的实施例配置的半导体裸片组合件的系统的示意图。
具体实施方式
下文描述具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法的若干实施例的具体细节。术语“半导体裸片”大体上是指具有制造于半导体衬底上的集成电路或组件、数据存储元件、处理组件和/或其它特征的裸片。例如，半导体裸片可包含集成电路存储器和/或逻辑电路。在两个结构可通过热量而交换能量的情况下，在半导体裸片封装中的半导体裸片和/或其它特征可称为彼此“热接触”。所属领域的技术人员还将了解所述技术可具有额外实施例，并且可在无下文参看图1到8描述的实施例的若干细节的情况下实践所述技术。
如本文使用，鉴于图式中展示的定向，术语“垂直”、“侧向”、“上”及“下”可指半导体裸片组合件中的特征的相关方向或位置。例如，“上”或“最上”可指经定位而比另一特征距页面的顶部更近的特征。然而，这些术语应经广泛解释以包含具有其它定向的半导体装置。
图1为根据本技术的实施例配置的半导体裸片组合件100(“组合件100”)的横截面图。组合件100可包含在第二半导体裸片106上布置成堆栈104并且通过封装衬底130承载的一个或多个第一半导体裸片102。如图1中展示，第二半导体裸片106可具有比所述堆栈第一半导体裸片102的大的占据面积。第二半导体裸片106因此包含向外侧向延伸超过第一半导体裸片102的至少一个侧(例如，超过第一半导体裸片102的长度和/或宽度)的外围部分108。组合件100可进一步包含在第二半导体裸片106的外围部分108处的第一热传递特征110a，和与第一半导体裸片102叠合的任选第二热传递特征110b。在操作期间，热能量可经由第一热路径(例如，如由箭头T1说明)通过第一半导体裸片102并且经由与第一热路径T1分离的第二热路径(例如，由箭头T2说明)通过第一热传递特征110a而从第二半导体裸片106流动离开。图1中展示的实施例的第二热路径T2相应地与第一半导体裸片102的外围边缘侧向地分隔开。
第一半导体裸片102和第二半导体裸片106(统称为“裸片102、106”)可包含各种类型的半导体组件和功能性特征，例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器、其它形式的集成电路存储器、处理电路、成像组件和/或其它半导体特征。在各种实施例中，例如，组合件100可经配置为混合存储器立方体(HMC)，其中所述堆栈的第一半导体裸片102为DRAM裸片或提供数据存储的其它存储器裸片，并且第二半导体裸片106为提供HMC内的存储器控制(例如，DRAM控制)的高速逻辑裸片。在其它实施例中，第一半导体裸片102和第二半导体裸片106可包含其它半导体组件，和/或堆栈104中的个别第一半导体裸片102的半导体组件可不同。
裸片102、106可为矩形、圆形和/或其它适合形状并且可具有各种不同尺寸。例如，个别第一半导体裸片102可各自具有约10mm-11mm(例如，10.7mm)的长度L1和约8mm-9mm(例如，8.6mm、8.7mm)的宽度。第二半导体裸片106可具有约12mm-13mm(例如，12.67mm)的长度L2和约8mm-9mm(例如，8.5mm、8.6mm等)的宽度。在其它实施例中，第一半导体裸片102和第二半导体裸片106可具有其它适合尺寸和/或个别第一半导体裸片102可具有不同于彼此的尺寸。
第二半导体裸片106的外围部分108(所属领域的技术人员称为“边沿”或“架”)可由第一半导体裸片102与第二半导体裸片106的相对尺寸及在第二半导体裸片106的面向前表面112上的堆栈104的位置而界定。在图1中说明的实施例中，堆栈104相对于第二半导体裸片106的长度L2居中，使得外围部分108侧向延伸超过堆栈104的两个相对侧。例如，在第二半导体裸片106的长度L2比第一半导体裸片102的长度L1长约1.0mm的情况下，外围部分108将延伸超过居中的第一半导体裸片102的任一侧约0.5mm。堆栈104还可相对于第二半导体裸片106的宽度中心定位，在第二半导体裸片106的宽度和长度两者大于居中的堆栈104的实施例中，外围部分108可围绕第一半导体裸片102的整个外围延伸。在其它实施例中，堆栈104可相对于第二半导体裸片106的面向前表面112偏移，和/或第二半导体裸片106的外围部分108可围绕延伸得少于堆栈104的全部外围。在另外实施例中，第一半导体裸片102和第二半导体裸片106可为圆形，并且因此第一半导体裸片102和第二半导体裸片106的相对直径界定外围部分108。
如图1中展示，第一半导体裸片102可在堆栈104中彼此电耦合，并且可由定位于邻近裸片102、106之间的多个导电元件114电耦合到下伏第二半导体裸片106。虽然图1中展示的堆栈104包含八个电耦合在一起的第一半导体裸片102，但是在其它实施例中堆栈104可包含少于八个裸片(例如，三个裸片、四个裸片等)或多于八个裸片(例如，十个裸片、十二个裸片等)。导电元件114可具有各种适合的结构，例如柱、柱状物、立柱、凸块，并且可由铜、镍、焊料(例如，以SnAg为基础的焊料)、以导体填充的环氧树脂和/或其它导电材料制成。在所选择实施例中，例如，导电元件114可为铜柱，而在其它实施例中，导电元件114可包含更多复杂结构，例如，氮化物上凸块结构。
如图1中进一步展示，个别第一半导体裸片102可各自包含在一或两侧上与对应的导电元件114对准的多个TSV116，TSV116以提供在第一半导体裸片102的相对侧处的电连接。每一TSV116可包含完全穿过个别第一半导体裸片102的导电材料(例如，铜)和围绕所述导电材料以将TSV116与裸片102的剩余部分电隔离的电绝缘材料。虽然图1中未展示，但是第二半导体裸片106还可包含多个TSV116以将第二半导体裸片106电耦合到较高层级电路。除了电互通以外，TSV116和导电元件114可充当热管道，热量可通过所述管道传递离开第一半导体裸片102和第二半导体裸片106(例如，通过第一热路径T1)。在一些实施例中，导电元件114和/或TSV116的尺寸可经增加以增强堆栈104的热接触传导性。例如，个别导电元件114可各自具有约15μm-30μm的直径或其它适合尺寸以增强从裸片102、106离开的热路径。在其它实施例中，可使用也可充当通过堆栈104的热通路的其它类型的电连接器(例如，焊线接合)将第一半导体裸片102电耦合到彼此并且电耦合到第二半导体裸片106。
电介质底部填充剂材料118可围绕和/或在第一半导体裸片102与第二半导体裸片106之间沉积或以其它方式形成，以电隔离导电元件114和/或增强半导体裸片102、106之间的机械连接。底部填充剂材料118可为非传导性环氧树脂膏(例如，由日本新泻的纳美仕公司(Namics Corporation)制造的XS8448-171)、毛细管型底部填充剂、非传导膜、模制底部填充剂和/或包含其它适合电绝缘材料。在一些实施例中，可基于其热传导率选择底部填充剂材料118以增强通过堆栈104的热量耗散。
在各种实施例中，组合件100还可包含交织地定位于导电元件114之间的多个导热元件120(以虚线展示)。个别导热元件120可在结构及成分上与导电元件114(例如，铜柱)至少大体上类似。然而，导热元件120非电耦合到TSV116，并且因此不提供在第一半导体裸片102之间的电连接。相反，导热元件120用于增加堆栈104的总热传导率，由此促进通过堆栈104(例如，沿第一热路径T1)的热传递。例如，在组合件100配置为HMC的实施例中，已经展示在导电元件114之间添加导热元件120减少HMC的操作温度达若干度(例如，约6℃-7℃)。
如图1中展示，封装衬底130可提供给裸片102、106到外部电组件(例如，较高层级的封装；未展示)的电连接。例如，封装衬底130可为插入物或印刷电路板，其包含半导体组件(例如，掺杂硅的晶片或砷化镓晶片)、非传导组件(例如，各种陶瓷衬底，例如氧化铝(Al2O3)、氮化铝(AlN)等)和/或传导部分(例如，互连电路、TSV等)。在图1中说明的实施例中，封装衬底130经由第一多个电连接器134a在封装衬底130的第一侧132a处电耦合到第二半导体裸片106，并且经由第二多个电连接器134b(统称为“电连接器134”)在封装衬底130的第二侧132b处电耦合到外部电路(未展示)。电连接器134可为焊料球、传导凸块及柱、传导环氧树脂和/或其它适合的导电元件。为增强型机械连接及第一多个电连接器134a的电隔离，电介质底部填充剂(例如，由德国杜塞尔多夫的汉高(Henkel)制造的FP4585；未展示)可在第二半导体裸片106与封装衬底130之间分隔。在各种实施例中，封装衬底130可由具有较高热传导率的材料制成以增强在第二半导体裸片106的后侧处的热量耗散。
如上文讨论，第一热传递特征110a可热接触第二半导体裸片106的外围部分108以去除沿第二热路径T2的热量，并且第二热传递特征110b可热接触堆栈104中的最上裸片102以去除沿第一热路径T1的热量。在图1中说明的实施例中，第一热传递特征110a具有类柱结构，所述类柱结构从外围部分108垂直延伸到大体上对应于堆栈104中的最外裸片102的高度的高度，以界定实质上垂直的热路径，热量可从所述垂直热路径从外围部分108去除。如图1中展示，底部填充剂材料118和/或其它热透射材料可在第一热传递特征110a与外围部分108之间分隔(例如，出于粘合剂目的)。在其它实施例中，第一热传递特征110a可垂直延伸相对于所述堆栈的第一半导体裸片102的高度的较小或较大高度，以界定其它垂直热路径。如下文较详细描述，在其它实施例中，第一热传递特征110a可具有不同配置并且可界定将热量从外围部分108向外侧向(即，非垂直离开)传递的热路径。
在说明的实施例中，第二热传递特征110b横跨与第二半导体裸片106分隔得最远的第一半导体裸片102(例如，堆栈104中的最上裸片102)的面向前表面111而延伸。第二热传递特征110b可因此直接吸收来自堆栈104(例如，通过导电元件114及TSV116)的热量，并且将其传递离开裸片102、106。在其它实施例中，第二热传递元件110b可具有其它适合配置，和/或第一热传递元件110a及第二热传递元件110b可为形成于外围部分108上并且在堆栈104上方的整体结构。在另外实施例中，第二热传递特征110b可省略。
热传递特征110可由具有相对高的热传导率的材料制成以增加离开裸片102、106的热量的热传导率。例如，第一热传递特征110a可由硅坯料制成，所述坯料可具有根据温度的热传导率(例如，在25℃时约为149W/m°K和/或在100℃时约为105W/m°K)。在其它实施例中，第一和/或第二热传递特征110可由技术中称为“热界面材料”或“TIM”的物体制成，所述物体经设计以增加在表面结合处(例如，在裸片表面与散热器之间)的热接触传导性。TIM可包含聚硅氧基脂、凝胶或掺杂有传导性材料的粘合剂(例如，碳纳米管、焊料材料、类金刚石碳(DLC)等)及相变材料。在一些实施例中，例如，第二热传递特征110b可由由亚利桑那州菲尼克斯的信越微硅公司(Shin-Etsu MicroSi，Inc.)制造的X-23-7772-4TIM制成，其具有约3W/m°K-4W/m°K的热传导率。在其它实施例中，热传递特征110可由金属(例如，铜)和/或其它适合热传导材料制成。
在各种实施例中，热传递特征110可为附着到第二半导体裸片106的外围部分108和/或与第一半导体裸片102(例如，经由热透性粘合剂、固化等)叠合的预形成部件(例如，衬垫、柱和/或其它适合结构)。在其它实施例中，可使用例如化学气相沉积(CVD)及物理气相沉积(PVD)的所属领域的技术人员已知的形成方法，将热传递特征110沉积或以其它方式形成于外围部分108的面向前表面112上和/或堆栈104的面向前表面111上。
如图1中展示，第一热传递特征110a和第二热传递特征110b可热接触至少部分围绕第一半导体裸片102和第二半导体裸片106延伸的导热罩壳122(“罩壳122”)。罩壳122可包含与封装衬底130上的第二半导体裸片106侧向分隔开的外部分124，和由外部分124承载的顶盖部分。在说明的实施例中，外部分124和顶盖部分126形成凹陷136，凹陷136经配置使得垂直延伸的第一热传递特征110a和第二热传递特征110b两者热接触顶盖部分126的底侧。然而在其它实施例中，罩壳122和/或热传递特征110可具有其它适合的配置，使得热传递特征110热接触罩壳122的其它部分。
罩壳122可充当散热器以吸收并且耗散来自第一热路径T1和第二热路径T2的热量。罩壳122可相应地由例如镍、铜、铝、具有高热传导率的陶瓷材料(例如，氮化铝)和/或其它适合导热材料的导热材料制成。如图1中展示，可使用粘合剂128将外部分124与顶盖部分126结合在一起并且结合到下伏封装衬底130。粘合剂128可为与底部填充剂材料118的相同材料、TIM(例如，用于热传递特征110的TIM)、另一热透射粘合剂和/或其它适合的粘合剂材料。在其它实施例中，罩壳122可整体地形成和/或具有其它适合横截面形状。在各种实施例中，罩壳122可包含散热片(未展示)，所述散热片具有多个翼片和/或用于增强型热量耗散的其它表面增强结构。
图1中展示的组合件100的若干实施例可提供降低组合件100中的个别裸片102、106的操作温度的增强型热性质，使得其保持于其指定的最大温度(Tmax)之下。在常规堆栈的半导体裸片封装中，通过所述半导体裸片产生的热量通常通过由所述裸片堆栈提供的单个热路径而散布。因此，在垂直传递离开下伏裸片之前，较大下伏半导体裸片的外围部分处产生的热量必须朝向所述裸片堆栈向内侧向行进。此延伸热路径得到在所述外围部分处的热量的集中。另外，当组合件100布置为HMC时，较大下伏逻辑裸片通常以比在其上方堆叠的存储器裸片高得多的功率电平而操作(例如，5.24W与0.628W相比)，并且因此逻辑裸片产生在外围部分处集中的相当大数量的热量。逻辑裸片在外围部分还可具有较高功率密度，导致在所述外围部分处的热量的进一步集中及温度上升。
例如，如2A为说明具有堆叠的存储器裸片202及下伏逻辑裸片206的HMC组合件200a的温度曲线的示意部分侧视图。如图2A中展示，热能量沿热路径(由箭头T说明)从逻辑裸片206的外围部分208去除，热路径首先朝向逻辑裸片206的中间部分231向内侧向并且接着垂直通过所述堆叠的存储器裸片202而延伸。在操作期间，此单个热路径和逻辑裸片206(特别是在外围部分208处)的高功率密度将热能量集中于外围部分208处。例如，在图2A中说明的实施例中，逻辑裸片206的操作温度在逻辑裸片206的外围部分208处处于其最高值(例如，在113℃之上)，并且可超过逻辑裸片206的最大操作温度(Tmax)。
预期图1中展示的组合件100通过提供额外热路径于第二半导体裸片106的外围部分108处来避免其它堆叠的半导体裸片封装的问题，且由此促进热量直接离开外围部分108的耗散。例如，图2B为说明根据本技术配置的HMC组合件200b的温度曲线的示意部分侧视图。如图2B中展示，堆叠的存储器裸片202提供将热量垂直传递离开逻辑裸片206的中间部分231的第一热路径(由箭头T1指示)；且热传递特征210提供与所述堆叠的存储器裸片202侧向分隔开的第二热路径(由箭头T2指示)，第二热路径将热量垂直传递离开逻辑裸片206的外围部分208。与逻辑裸片206处的第一热路径T1热隔离的分离的第二热路径T2的添加可降低逻辑裸片206的外围部分208处的操作温度(其中逻辑裸片206的功率密度可最高)和逻辑裸片206整体和/或堆叠的存储器裸片202的操作温度达若干度，使得其可维持于其相应最大操作温度(Tmax)之下。例如，在图2B中说明的实施例中，第二热路径T2的添加将逻辑裸片206的外围部分208处的操作温度从超过113℃(图2A)降低到小于93℃，并且将逻辑裸片206的可见最大温度从超过113℃(图2A)降低到小于100℃(现在移动到中间部分231)。另外，还可减少横跨逻辑裸片206的温度总改变(ΔT)(例如，从约ΔT＝19℃到约ΔT＝4.5℃)。在逻辑裸片206的外围部分208处的热传递特征210的添加可相应地将逻辑裸片206的总温度降低于可接受范围内并且低于最大温度规格。
图3为根据本技术的其它实施例配置的半导体裸片组合件300(“组合件300”)的横截面图。组合件300可包含大体上类似于上文参看图1描述的组合件100的特征的特征。例如，组合件300可包含布置成堆栈304的多个第一半导体裸片302(例如，存储器裸片)；和由封装衬底330承载的较大下伏第二半导体裸片306(例如，高速逻辑裸片)。在说明的实施例中，第一半导体裸片302相对于第二半导体裸片306的面向前表面312上的长度偏移，使得第二半导体裸片306的外围部分308侧向延伸超过第一半导体裸片302的一侧(例如，单个侧)。热传递特征310从外围部分308垂直延伸到对应于堆栈304中的最外裸片302的高度的高度。组合件300可因此包含通过堆栈304提供的第一热路径(由箭头T1指示)，和通过热传递特征310提供的第二热路径(由箭头T2指示)，并且因此允许将热量垂直去除离开第二半导体裸片306的外围部分308。虽然图3中未展示，但是外围部分308还可延伸超过热传递特征310定位于其上的第一半导体裸片302的宽度(从一侧或两侧)。
在图3中说明的实施例中，组合件300进一步包含经由粘合剂328(例如，类似于图1的粘合剂128)附着到封装衬底330的导热罩壳322(“罩壳322”)。不同于延伸超过第一半导体裸片302和第二半导体裸片306，罩壳322包含从第一半导体裸片302和第二半导体裸片306向外侧向分隔并且围绕堆叠半导体裸片302、306的外围延伸的外部分324。罩壳322可经配置以将热量从半导体裸片302、306向外侧向或径向耗散，并且垂直离开组合件300。在其它实施例中，罩壳322可包含导热顶盖(例如，图1的顶盖部分126)和/或第二热传递特征(例如，图1的第二热传递特征110b)，第二热传递特征可定位于堆栈304上以进一步促进热能量传递离开堆叠裸片302、306。
图4为根据本技术的另外实施例配置的半导体裸片组合件400(“组合件400”)的部分示意横截面图。组合件400可包含大体上类似于图1和3中展示的组合件100、300的特征的特征。例如，组合件400可包含第一半导体裸片的堆栈404(示意地展示)；较大下伏第二半导体裸片406；和导热罩壳422(“罩壳422”)，其至少部分围绕堆栈404和第二半导体裸片406延伸。组合件400还可包含与所第二半导体裸片406的外围部分408对准的第一热传递特征410a，以促进从外围部分408直接传递热能量(例如，而非通过堆栈404)。代替从外围部分408垂直延伸到对应于堆栈404的总高度的高度，第一热传递特征410a具有厚度(例如，约50μm)使得罩壳422与最接近外围部分408的第一热传递特征410a接合。例如，第一热传递特征410a可为薄的预形成突片或可沉积为外围部分408的面向前表面412上的薄层。任选第二热传递特征410b可分隔于堆栈404与罩壳422之间，以促进其间的热传递。在各种实施例中，第一热传递特征410a与第二热传递特征410b可具有相同厚度，而在其它实施例中其厚度可不同。
罩壳422可大体上类似于上文参看图1描述的罩壳122。例如，罩壳422可由导热材料(例如，铜)制成并且可由粘合剂428(例如，粘合剂TIM)附着到下伏封装衬底430。然而，如图4中展示，罩壳422可包含经配置以大体上至少部分围绕或密封裸片堆栈404和第二半导体裸片406的外围的空腔436。例如，在说明的实施例中，空腔436包含围绕第二半导体裸片406的外围部分408延伸的带缺口或阶梯状部分438，和收纳裸片堆栈404的主要空腔部分439。如图4中展示，空腔436还可经配置，使得阶梯状部分438从封装衬底430上的第二半导体裸片406向外侧分隔达相对小距离D(例如，约0.5mm)。与第二半导体裸片406的此接近性可进一步增强热量耗散，并且减少总封装大小。
在各种实施例中，罩壳422可由金属材料制成，并且空腔436可由所属领域的技术人员已知的多个金属精压步骤形成。这允许空腔436针对堆栈的裸片402、406的特定布置而定制，并且可促进3D集成(3DI)多裸片封装的热管理。在其它实施例中，罩壳422可使用所属领域的技术人员已知的其它适合的罩壳形成方法而形成。
不像常规导热罩壳，仅在封装衬底处(例如，通过聚合粘合剂或焊料合金)并且在裸片堆栈的顶部处接触下伏装置的盖或顶盖，图4中展示的多层空腔436允许罩壳422热接触第二半导体裸片406的外围部分408处的第一热传递特征410a，堆栈404的顶部处的第二热传递特征410b，和最接近外围部分408处的封装衬底430。例如，在各种实施例中，罩壳422可重叠第二半导体裸片406的外围部分408的每一侧上达约0.4mm-0.5mm。这额外接触提供较大表面面积，罩壳422借此可传递热能量并且减小组合件400的耐热性。例如，已经展示具有空腔436的罩壳422降低在HMC组合件的外围部分408处的操作温度达约3℃-5℃或更多(例如，10℃)。
图5为根据本技术的又另外实施例配置的半导体裸片组合件500(“组合件500”)的部分示意横截面图。组合件500可包含大体上类似于上文参看图4描述的组合件400的特征的特征。例如，组合件500可包含具有收纳裸片堆栈504的空腔536及第二半导体裸片506的导热罩壳522(罩壳“522”)。罩壳522可热接触第二半导体裸片506的外围部分508处的第一热传递特征510a，和裸片堆栈504的上部分处的第二热传递特征510b。空腔536还可经配置以将罩壳522最接近封装衬底530处的第二半导体裸片506定位以减小封装的总大小。
图5中说明的罩壳522包含外部分540和定位于外部分540的空腔536内的一或多个导热部件542，而非整体形成的罩壳。外部分540可围绕裸片堆栈504和第二半导体裸片506延伸，使得其热耦合到堆栈504的顶部(例如，经由第二热传递特征510b)和下伏封装衬底530(例如，经由热透性粘合剂528)。传导部件542可为柱、圆筒、矩形棱柱和/或其它适合的结构，所述结构在外部分540与第一热传递特征510a之间分隔以将热能量引导离开第二半导体裸片506的外围部分508。在制造期间，外部分540可经设计以具有大体上标准的形状和/或大小，而导热部件542可经配置以将标准外部分540调整为堆叠裸片504、506的特定配置。因而，图5中展示的罩壳522可简单地制造，并且提供紧密地配合半导体裸片504、506的堆栈的空腔536以增强从裸片504、506的热传递。
图6为根据本技术的额外实施例配置的半导体裸片组合件600(“组合件600”)的部分示意横截面图。组合件600可包含大体上类似于上文参看图4和5描述的组合件400和500的特征的特征。例如，组合件600可包含封装衬底630、第一半导体裸片的堆栈604(示意地展示)、第二半导体裸片606和具有经配置以收纳堆栈604的空腔636的导热罩壳622(“罩壳622”)。然而，在图6中说明的实施例中，罩壳622终止于距封装衬底630的一段距离处，使得罩壳622的基底部分644可重叠第二半导体裸片606的外围部分608。粘合剂628和/或其它底部填充剂材料可用于将罩壳622附着到下伏封装衬底630。如图6中展示，罩壳622可热接触第二半导体裸片606的外围部分608处的第一热传递特征610a和裸片堆栈604的顶部处的第二热传递特征610b，以提供分离的热路径(如由箭头指示)，热量可通过所述热路径被吸收并且分散通过罩壳622。罩壳622可因此具有围绕堆栈604的实质上标准化的空腔形状，但是仍提供最接近第二半导体裸片606的外围部分608的热接触，以促进热量从第二半导体裸片606的耗散。
图7为根据本技术的其它实施例配置的半导体裸片组合件700(“组合件700”)的部分示意横截面图。组合件700可包含大体上类似于上文参看图4到6描述的组合件400、500、600的特征的特征，例如，由具有比堆栈704的占据面积大的占据面积的第二半导体裸片706承载的第一半导体裸片(示意地展示)的堆栈704。在说明的实施例中，组合件700包含具有空腔736和侧向延伸到所述空腔736中的一或多个凸缘746的导热罩壳722(“罩壳722”)。凸缘746可与第二半导体裸片706的外围部分708处的第一热传递特征710a热接触，并且罩壳722的底侧748可与堆栈704上的第二热传递特征710b热接触。罩壳722因此提供具有至少两个分离热路径的经增加热接触面积，一个路径经由凸缘部分746向外侧向引导，并且另一路径通过裸片堆栈704垂直引导到罩壳722。因而，组合件700可减少在第二半导体裸片706的外围部分708处的热量集中，并且减少第二半导体裸片706的操作温度。
上文参看图1到7描述的所述堆栈的半导体裸片组合件中的任何一者可并入到无数较大和/或较复杂系统中的任何者，其代表性实例为图8中示意地展示的系统800。系统800可包含半导体裸片组合件810、电源820、驱动器830、处理器840和/或其它子系统或组件850。半导体裸片组合件810可包含大体上类似于上文描述的堆叠的半导体裸片组合件的特征的特征，并且可因此包含增强热量耗散的多个热路径。所得系统800可执行多种功能中的任何者，例如，存储器存储、数据处理和/或其它适合功能。相应地，代表性系统800可包含(但不限于)手持装置(例如，移动电话、平板计算机、数字阅读器和数字音频播放器)、计算机及家用电器。系统800的组件可容纳于单个单元中或分布于多个互连单元(例如，通过通信网络)中。系统800的组件还可包含远程装置和多种计算机可读媒体中的任何者。
从上文，应了解，本文已经出于说明的目的而描述本技术的具体实施例，但是可不脱离本发明而做出各种修改。例如，虽然关于HMC描述半导体裸片组合件的实施例中的许多者，但是在其它实施例中，半导体裸片组合件可配置为其它存储器装置或其它类型的堆叠裸片组合件。另外，图1到7中说明的半导体裸片组合件包含在第二半导体裸片上布置成堆栈的多个第一半导体裸片。然而，在其它实施例中，所述半导体裸片组合件可包含堆叠于第二半导体裸片上的第一半导体裸片。特定实施例的上下文中描述的新技术的某些方面也可在其它实施例中组合或消除。而且，虽然已经在那些实施例的上下文中描述与新技术的某些实施例相关联的优点，但是其它实施例也可显示此类优点，并且并非所有实施例都有必要显示此类优点属于本技术的范围。相应地，本发明和相关联技术可涵盖本文未清楚展示或描述的其它实施例。

Claims (37)

1.一种半导体裸片组合件，其包括：
第一半导体裸片；
承载所述第一半导体裸片的第二半导体裸片，所述第二半导体裸片具有向外侧向延伸超过所述第一半导体裸片的至少一个侧的外围部分，其中所述第一半导体裸片界定从所述第二半导体裸片离开的第一热路径；
在所述第二半导体裸片的所述外围部分处的热传递特征，其中所述热传递特征经配置以界定将热量传递离开所述第二半导体裸片的第二热路径，所述第一热路径与所述第一半导体裸片分离，其中所述第一热路径与所述第二热路径侧向分隔开并且实质上彼此垂直，且其中所述第二热路径大体上平行于所述第二半导体裸片的一平面；以及
导热罩壳，其位于所述热传递特征的外围，其中所述导热罩壳与所述热传递特征热连通。
2.根据权利要求1所述的半导体裸片组合件，其中：
所述第一半导体裸片为布置成堆栈的多个存储器裸片中的一者；
所述第二半导体裸片为逻辑裸片；
所述存储器裸片通过延伸穿过所述存储器裸片的多个穿硅通孔TSV和所述存储器裸片与所述逻辑裸片之间的多个导电特征彼此电耦合和电耦合到所述逻辑裸片；
所述热传递特征为第一热传递特征，其与所述第一半导体裸片的所述侧侧向地分隔开，并且从所述逻辑裸片的所述外围部分垂直延伸到对应于与所述逻辑裸片分隔得最远的所述存储器裸片的高度的至少一个高度；
所述半导体裸片组合件进一步包括
所述堆栈上的第二热传递特征；以及
封装衬底，其具有第一侧和与所述第一侧相对的第二侧，其中所述逻辑裸片电耦合到所述第一侧处的所述封装衬底，并且所述封装衬底包含在所述第二侧处的电连接器。
3.根据权利要求1所述的半导体裸片组合件，其中所述第一半导体裸片为多个第一半导体裸片中的一者，并且其中所述热传递特征从所述外围部分延伸到对应于与所述第二半导体裸片分隔得最远的所述第一半导体裸片的高度的高度。
4.根据权利要求1所述的半导体裸片组合件，其中所述热传递特征包括硅坯料、热界面材料和掺杂有导热填充物的硅中的至少一者，且其中导热元件为柱、柱状物或立柱。
5.根据权利要求1所述的半导体裸片组合件，其中：
所述热传递特征为与所述第一半导体裸片的所述侧侧向分隔开的第一热传递特征；以及
所述半导体裸片组合件进一步包括与所述第一半导体裸片叠合的第二热传递特征。
6.根据权利要求1所述的半导体裸片组合件，其中：
所述第一半导体裸片为布置成堆栈的多个存储器裸片中的一者；
所述第二半导体裸片为逻辑裸片；且
所述第二热路径与所述存储器裸片侧向分隔开。
7.根据权利要求1所述的半导体裸片组合件，其中所述导热罩壳至少部分围绕所述第一半导体裸片和所述第二半导体裸片延伸。
8.根据权利要求7所述的半导体裸片组合件，其中所述导热罩壳与最接近所述外围部分的所述热传递特征热接触。
9.根据权利要求7所述的半导体裸片组合件，其中所述第一半导体裸片为在所述第二半导体裸片上布置成堆栈的多个第一半导体裸片中的一者，并且其中所述导热罩壳与最接近与所述第二半导体裸片分隔得最远的所述第一半导体裸片的所述热传递特征热接触。
10.根据权利要求7所述的半导体裸片组合件，其中所述导热罩壳包含经配置以收纳所述外围部分的阶梯状空腔。
11.根据权利要求7所述的半导体裸片组合件，其中所述导热罩壳包含空腔，所述空腔经配置以收纳所述第一和所述第二半导体裸片及所述空腔中的至少一个导热元件，其中所述导热元件与所述热传递特征热接触。
12.根据权利要求7所述的半导体裸片组合件，其中所述导热罩壳包含空腔，所述空腔经配置以收纳所述第一和所述第二半导体裸片及侧向延伸到所述空腔中的凸缘，其中所述凸缘热耦合到所述外围部分处的所述热传递特征。
13.根据权利要求1所述的半导体裸片组合件，其中所述导热罩壳具有经配置以收纳所述第一半导体裸片及和与所述热传递特征热接触的基底部分的空腔，其中所述基底部分至少部分由所述外围部分承载，
其中所述组合件进一步包括封装衬底，其承载所述第二半导体裸片，且其中所述导热罩壳终止于距所述封装衬底的一段距离处。
14.一种半导体裸片组合件，其包括：
具有第一占据面积的至少一个存储器裸片；
承载所述存储器裸片的逻辑裸片，所述逻辑裸片具有大于所述第一占据面积的第二占据面积，使得所述逻辑裸片包含延伸超过所述第二占据面积的外围部分；以及
与所述逻辑裸片的所述外围部分对准的热传递特征，其中所述存储器裸片界定第一热路径，并且所述热传递特征界定与所述逻辑裸片处的所述第一热路径热隔离的第二热路径，且其中所述第一热路径与所述第二热路径彼此侧向分隔开并且至少实质上彼此垂直。
15.根据权利要求14所述的半导体裸片组合件，其中所述第二热路径大体上平行于所述逻辑裸片的一平面，且其中所述组合件进一步包括安置于所述存储器裸片与所述逻辑裸片之间且从所述存储器裸片延伸至所述逻辑裸片的多个导热元件，其中所述导热元件与所述存储器裸片和所述逻辑裸片电隔离。
16.根据权利要求14所述的半导体裸片组合件，其中所述存储器裸片为电耦合在一起成堆栈的多个存储器裸片中的一者。
17.根据权利要求14所述的半导体裸片组合件，其进一步包括与所述热传递特征和所述存储器裸片热接触的导热罩壳。
18.根据权利要求17所述的半导体裸片组合件，其中所述导热罩壳包含形状上大体上类似于所述存储器裸片和所述逻辑裸片的外边界的空腔。
19.一种形成半导体裸片组合件的方法，所述方法包括：
将第一半导体裸片电耦合到第二半导体裸片，所述第二半导体裸片具有向外侧向延伸超过所述第一半导体裸片的至少一个侧的外围部分，其中所述第一半导体裸片形成将热量传递离开所述第二半导体裸片的第一热路径；
将热传递特征安置于所述第二半导体裸片的所述外围部分处并且与所述第一半导体裸片侧向分隔开，其中所述热传递特征形成从与所述第一热路径分离的所述第二半导体裸片离开的第二热路径，其中所述第一热路径与所述第二热路径侧向分隔开并且实质上彼此垂直，且其中所述第二热路径大体上平行于所述第二半导体裸片的一平面；以及
将导热罩壳围绕所述第一半导体裸片和所述第二半导体裸片的至少一部分安置，其中所述导热罩壳包含经配置以收纳所述第一半导体裸片和所述第二半导体裸片的至少一部分的空腔，并且所述导热罩壳热接触所述热传递特征。
20.根据权利要求19所述的方法，其中：
所述第一半导体裸片为电耦合在一起成堆栈的多个存储器裸片中的一者；且
将所述第一半导体裸片电耦合到所述第二半导体裸片包括将所述存储器裸片堆栈电耦合到逻辑裸片。
21.根据权利要求19所述的方法，其中将所述热传递特征安置于所述外围部分处包括将硅部件放置于所述外围部分上，其中所述硅部件从所述外围部分垂直延伸到对应于所述第一半导体裸片的最外表面的高度的高度。
22.根据权利要求19所述的方法，其中：
将所述热传递特征安置于所述外围部分处包括将热界面材料放置于所述外围部分面对所述第一半导体裸片的表面上；且
所述方法进一步包括使导热罩壳热接触所述第一半导体裸片和所述热传递特征。
23.根据权利要求19所述的方法，其进一步包括形成位于所述第一半导体裸片和所述第二半导体裸片之间并从所述第一半导体裸片延伸至所述第二半导体裸片的多个导热元件，其中所述导热元件与所述第一半导体裸片和所述第二半导体裸片电隔离。
24.根据权利要求19所述的方法，其中所述第一半导体裸片为在所述第二半导体裸片上布置成堆栈的多个第一半导体裸片中的一者，并且其中将所述导热罩壳围绕所述第一和所述第二半导体裸片安置包括使所述导热罩壳与所述热传递特征热接触，所述热传递特征在最接近与所述第二半导体裸片分隔得最远的所述第一半导体裸片的高度的高度处。
25.根据权利要求19所述的方法，其中将所述导热罩壳围绕所述第一半导体裸片和所述第二半导体裸片安置包括使所述导热罩壳与最接近所述外围部分的所述热传递特征热接触。
26.根据权利要求19所述的方法，其中所述第一半导体裸片堆叠于所述第二半导体裸片上，且其中将所述导热罩壳围绕所述第一半导体裸片和所述第二半导体裸片安置包括使用一系列金属精压步骤在金属材料中形成所述空腔，其中所述空腔为多层的以收纳堆叠的所述第一半导体裸片和所述第二半导体裸片。
27.根据权利要求19所述的方法，其中将所述导热罩壳围绕所述第一半导体裸片和所述第二半导体裸片安置包括：
将所述第一半导体裸片和所述第二半导体裸片放置于所述导热罩壳的空腔中；及
将至少一个传导部件定位于所述热传递特征与所述导热罩壳之间的所述空腔中。
28.根据权利要求19所述的方法，其中将所述导热罩壳围绕所述第一半导体裸片和所述第二半导体裸片安置包括形成凸缘，所述凸缘延伸到所述空腔中并且与所述热传递特征热接触。
29.根据权利要求19所述的方法，其进一步包括：
将所述第二半导体裸片电耦合到封装衬底，其中所述导热罩壳具有与所述封装衬底分隔开的基底部分；以及
使所述基底部分与所述热传递特征热接触。
30.根据权利要求19所述的方法，其中所述热传递特征为第一热传递特征，且其中所述方法进一步包括
将第二热传递特征与所述第一半导体裸片叠合且其中安置所述导热罩壳包括将所述导热罩壳围绕所述第一半导体裸片和所述第二半导体裸片的至少一个部分安置使得所述导热罩壳热接触所述第一和所述第二热传递特征。
31.一种形成半导体裸片组合件的方法，所述方法包括：
将多个存储器裸片电耦合在一起成堆栈；
将所述存储器裸片电耦合到逻辑裸片，其中所述逻辑裸片包含向外侧向延伸超过所述存储器裸片的至少一个侧的外围部分；
将热传递特征安置于所述逻辑裸片的所述外围部分处并且与所述存储器裸片侧向分隔开，其中所述存储器裸片和所述热传递特征提供将热量传递离开所述逻辑裸片的分离的热路径；以及
形成导热罩壳，所述导热罩壳经配置以热接触所述存储器裸片以界定第一热路径，并且热接触所述热传递特征以界定与所述存储器裸片侧向分隔开的第二热路径，其中所述第一热路径与所述第二热路径实质上彼此垂直，且其中所述第二热路径大体上平行于所述逻辑裸片的一平面。
32.根据权利要求31所述的方法，其中安置所述热传递特征包括将硅部件放置于所述外围部分处，其中所述硅部件从所述外围部分延伸到对应于与所述逻辑裸片分隔得最远的所述存储器裸片的高度的高度。
33.根据权利要求31所述的方法，其中将所述多个存储器裸片电耦合在一起成堆栈包括将至少八个存储器裸片电耦合在一起。
34.根据权利要求31所述的方法，其进一步包括形成具有经成形以收纳所述存储器裸片和所述逻辑裸片的空腔的导热罩壳。
35.根据权利要求31所述的方法，其中：
安置所述热传递特征包括将热界面材料TIM放置于所述外围部分处；且
所述方法进一步包括将导热罩壳围绕所述存储器裸片安置，其中所述导热罩壳经配置以热接触所述TIM和与所述逻辑裸片分隔得最远的所述存储器裸片。
36.根据权利要求31所述的方法，其进一步包括形成位于所述存储器裸片和所述逻辑裸片之间并从所述存储器裸片延伸至所述逻辑裸片的多个导热元件，其中所述导热元件与所述存储器裸片和所述逻辑裸片电隔离，且其中所述导热元件由铜、镍、以导体填充的环氧树脂或者其组合而制成。
37.一种半导体系统，其包括：
堆叠的半导体裸片组合件，其包含
封装衬底，其具有第一侧和与所述第一侧相对的第二侧；
逻辑裸片，其在所述第一侧处并且电耦合到所述封装衬底；
多个存储器裸片，其由所述逻辑裸片承载并且彼此电耦合并且电耦合到所述逻辑裸片，其中所述存储器裸片界定将热量传送离开所述逻辑裸片的第一热路径，并且其中所述逻辑裸片包含向外侧向延伸超过所述存储器裸片的至少一个侧的外围部分；
在所述外围部分处的热传递特征，其中所述热传递特征界定将热量传送离开所述逻辑裸片的第二热路径，所述第二热路径与所述存储器裸片分离，其中所述第一热路径与所述第二热路径侧向分隔开并且实质上彼此垂直，且其中所述第二热路径大体上平行于所述逻辑裸片的一平面；
导热罩壳，其位于所述热传递特征的外围，其中所述导热罩壳与所述热传递特征热连通；以及
驱动器，其电耦合到所述封装衬底的所述第二侧。
CN201280061833.8A 2011-11-14 2012-11-12 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法 Active CN103988296B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161559664P 2011-11-14 2011-11-14
US201161559659P 2011-11-14 2011-11-14
US61/559,659 2011-11-14
US61/559,664 2011-11-14
US13/613,540 US9153520B2 (en) 2011-11-14 2012-09-13 Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US13/613,540 2012-09-13
PCT/US2012/064672 WO2013074454A2 (en) 2011-11-14 2012-11-12 Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods

Publications (2)

Publication Number Publication Date
CN103988296A CN103988296A (zh) 2014-08-13
CN103988296B true CN103988296B (zh) 2017-03-22

Family

ID=48279803

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280061833.8A Active CN103988296B (zh) 2011-11-14 2012-11-12 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法
CN201280059990.5A Active CN103975428B (zh) 2011-11-14 2012-11-13 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280059990.5A Active CN103975428B (zh) 2011-11-14 2012-11-13 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法

Country Status (7)

Country Link
US (5) US9269646B2 (zh)
EP (2) EP2780939B1 (zh)
JP (3) JP6122863B2 (zh)
KR (2) KR101673066B1 (zh)
CN (2) CN103988296B (zh)
TW (2) TWI515845B (zh)
WO (2) WO2013074454A2 (zh)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
KR20140023706A (ko) 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 파워 ｔｓｖ
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9129944B2 (en) 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8803306B1 (en) * 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9601406B2 (en) * 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
KR20150018099A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 적층 반도체 장치
KR102165267B1 (ko) * 2013-11-18 2020-10-13 삼성전자 주식회사 Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
JP6135533B2 (ja) * 2014-02-06 2017-05-31 日立金属株式会社 マルチモジュール
US9281302B2 (en) 2014-02-20 2016-03-08 International Business Machines Corporation Implementing inverted master-slave 3D semiconductor stack
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
US9269700B2 (en) 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US20150286529A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Memory device having controller with local memory
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
EP3140743B1 (en) 2014-05-08 2021-11-24 Micron Technology, INC. Hybrid memory cube system interconnect directory-based cache coherence methodology
US9520370B2 (en) * 2014-05-20 2016-12-13 Micron Technology, Inc. Methods of forming semiconductor device assemblies and interconnect structures, and related semiconductor device assemblies and interconnect structures
US9431360B2 (en) * 2014-05-27 2016-08-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9653381B2 (en) 2014-06-17 2017-05-16 Micron Technology, Inc. Semiconductor structures and die assemblies including conductive vias and thermally conductive elements and methods of forming such structures
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9337119B2 (en) * 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9735130B2 (en) * 2014-08-29 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9496154B2 (en) 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
US9543274B2 (en) 2015-01-26 2017-01-10 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity
US9601374B2 (en) 2015-03-26 2017-03-21 Micron Technology, Inc. Semiconductor die assembly
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9780079B2 (en) 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10215500B2 (en) 2015-05-22 2019-02-26 Micron Technology, Inc. Semiconductor device assembly with vapor chamber
US9645619B2 (en) * 2015-05-29 2017-05-09 Corsair Memory, Inc. Micro heat pipe cooling system
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR102445662B1 (ko) 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
WO2017052605A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Redistribution layer diffusion barrier
US10163859B2 (en) 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
CN109075186B (zh) 2015-12-15 2023-09-05 谷歌有限责任公司 超导凸起接合件
US9875993B2 (en) * 2016-01-14 2018-01-23 Micron Technology, Inc. Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US10032695B2 (en) 2016-02-19 2018-07-24 Google Llc Powermap optimized thermally aware 3D chip package
KR102579876B1 (ko) * 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10236229B2 (en) * 2016-06-24 2019-03-19 Xilinx, Inc. Stacked silicon package assembly having conformal lid
US9859262B1 (en) 2016-07-08 2018-01-02 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies
US9978696B2 (en) * 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9761543B1 (en) * 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US20180197761A1 (en) * 2017-01-10 2018-07-12 Axcelis Technologies, Inc. Active workpiece heating or cooling for an ion implantation system
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
CN107247685B (zh) * 2017-05-26 2021-01-12 京信通信技术(广州)有限公司 Mems器件端口特性参数提取方法和装置
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10340242B2 (en) * 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
JP2019054181A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体パッケージ
CN108257927B (zh) * 2018-01-17 2020-02-07 深圳市晶存科技有限公司 一种半导体存储器件
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US10573630B2 (en) * 2018-04-20 2020-02-25 Advanced Micro Devices, Inc. Offset-aligned three-dimensional integrated circuit
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10685937B2 (en) 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
US11107747B2 (en) * 2018-09-19 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with composite thermal interface material structure and method of forming the same
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US11075167B2 (en) 2019-02-01 2021-07-27 Dialog Semiconductor (Uk) Limited Pillared cavity down MIS-SIP
WO2020172557A1 (en) * 2019-02-22 2020-08-27 Micron Technology, Inc. Memory device interface and method
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11043472B1 (en) 2019-05-31 2021-06-22 Kepler Compute Inc. 3D integrated ultra high-bandwidth memory
DE112019007422T5 (de) 2019-05-31 2022-02-24 Micron Technology, Inc. Speicherkomponente für ein system-on-chip-gerät
US10872835B1 (en) * 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US11211378B2 (en) 2019-07-18 2021-12-28 International Business Machines Corporation Heterogeneous integration structure for artificial intelligence computing
US11056443B2 (en) 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
KR20210035546A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 패키지
JP2021052094A (ja) * 2019-09-25 2021-04-01 株式会社ミツバ ドライバ
US11064615B2 (en) * 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
CN111106079B (zh) * 2019-11-21 2021-08-27 青岛歌尔智能传感器有限公司 散热芯片及其制作方法和电子设备
KR20210065353A (ko) 2019-11-27 2021-06-04 삼성전자주식회사 반도체 패키지
CN113035801A (zh) * 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN113629048A (zh) * 2020-05-07 2021-11-09 爱普科技股份有限公司 半导体结构及制造多个半导体结构的方法
KR20220015757A (ko) * 2020-07-31 2022-02-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20220019148A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지
CN111933589B (zh) * 2020-09-03 2021-02-09 立讯电子科技（昆山）有限公司 一种封装结构及其制备工艺
CN112164674A (zh) * 2020-09-24 2021-01-01 芯盟科技有限公司 堆叠式高带宽存储器
FR3115395A1 (fr) 2020-10-16 2022-04-22 Upmem Dispositif semi-conducteur comprenant un empilement de puces et puces d’un tel empilement
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
KR20220075507A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
KR20220163648A (ko) * 2021-06-03 2022-12-12 삼성전자주식회사 반도체 패키지
KR20220164946A (ko) * 2021-06-07 2022-12-14 삼성전자주식회사 반도체 패키지
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US11955406B2 (en) * 2021-11-19 2024-04-09 Google Llc Temperature control element utilized in device die packages
US11887908B2 (en) * 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid
WO2024014361A1 (ja) * 2022-07-14 2024-01-18 株式会社村田製作所 半導体モジュール
TW202407923A (zh) * 2022-07-14 2024-02-16 日商村田製作所股份有限公司 半導體裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100230805A1 (en) * 2009-03-16 2010-09-16 Ati Technologies Ulc Multi-die semiconductor package with heat spreader

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234374B2 (ja) 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
US6320257B1 (en) 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
US5789810A (en) 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US6133637A (en) 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6111313A (en) 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US6316786B1 (en) * 1998-08-29 2001-11-13 International Business Machines Corporation Organic opto-electronic devices
AU2001251530A1 (en) 2000-04-10 2001-10-23 Intri-Plex Technologies, Inc. Making integral heat spreader by coining
US6462410B1 (en) 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
US6649443B2 (en) 2001-09-26 2003-11-18 Sun Microsystems, Inc. System for facilitating alignment of silicon die
TW513791B (en) 2001-09-26 2002-12-11 Orient Semiconductor Elect Ltd Modularized 3D stacked IC package
US6637506B2 (en) 2002-03-08 2003-10-28 Sun Microsystems, Inc. Multi-material heat spreader
US6853068B1 (en) 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US6665187B1 (en) 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
US20040042178A1 (en) 2002-09-03 2004-03-04 Vadim Gektin Heat spreader with surface cavity
US7007741B2 (en) 2002-10-18 2006-03-07 Sun Microsystems, Inc. Conformal heat spreader
US6906413B2 (en) 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
US7014093B2 (en) 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
JP4587676B2 (ja) 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US7239020B2 (en) 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7119433B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US8415788B2 (en) 2004-07-08 2013-04-09 Rambus Inc. System and method for dissipating heat from semiconductor devices
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP4086068B2 (ja) 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7183638B2 (en) 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
US7250576B2 (en) 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US7273090B2 (en) 2005-06-29 2007-09-25 Intel Corporation Systems for integrated cold plate and heat spreader
JP2007036104A (ja) 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
TW200743190A (en) * 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
US20080001277A1 (en) 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7928590B2 (en) 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7547582B2 (en) 2006-09-26 2009-06-16 International Business Machines Corporation Method of fabricating a surface adapting cap with integral adapting material for single and multi chip assemblies
US7514775B2 (en) * 2006-10-09 2009-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US8183686B2 (en) * 2007-03-06 2012-05-22 Nikon Corporation Semiconductor device
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
CN101855734B (zh) * 2007-11-15 2011-11-02 松下电器产业株式会社 半导体发光装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
TWI356485B (en) * 2008-02-05 2012-01-11 Ind Tech Res Inst Stacked chip structure and fabrication method ther
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
JP2009246258A (ja) 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
US7838967B2 (en) 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US7939364B2 (en) 2008-05-15 2011-05-10 Oracle America, Inc. Optimized lid attach process for thermal management and multi-surface compliant heat removal
US7928562B2 (en) 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US7781883B2 (en) 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
DE102008048005B3 (de) 2008-09-19 2010-04-08 Infineon Technologies Ag Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US7925949B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
JP5298762B2 (ja) 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
JP2010251427A (ja) 2009-04-13 2010-11-04 Hitachi Ltd 半導体モジュール
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
KR101069499B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8445918B2 (en) * 2010-08-13 2013-05-21 International Business Machines Corporation Thermal enhancement for multi-layer semiconductor stacks
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100230805A1 (en) * 2009-03-16 2010-09-16 Ati Technologies Ulc Multi-die semiconductor package with heat spreader

Also Published As

Publication number Publication date
KR101673066B1 (ko) 2016-11-04
WO2013074484A3 (en) 2013-08-15
TW201327740A (zh) 2013-07-01
TWI515845B (zh) 2016-01-01
CN103975428A (zh) 2014-08-06
EP2780939A4 (en) 2015-07-08
KR101661041B1 (ko) 2016-10-10
US11594462B2 (en) 2023-02-28
EP2780939B1 (en) 2022-01-19
TWI518872B (zh) 2016-01-21
US9269646B2 (en) 2016-02-23
US20130119527A1 (en) 2013-05-16
EP2780939A2 (en) 2014-09-24
US20190122950A1 (en) 2019-04-25
US10170389B2 (en) 2019-01-01
EP2780940B1 (en) 2019-04-17
KR20140088183A (ko) 2014-07-09
US10741468B2 (en) 2020-08-11
WO2013074484A2 (en) 2013-05-23
TW201330218A (zh) 2013-07-16
KR20140098783A (ko) 2014-08-08
JP2014533439A (ja) 2014-12-11
JP2016139814A (ja) 2016-08-04
US20150348956A1 (en) 2015-12-03
US20130119528A1 (en) 2013-05-16
WO2013074454A2 (en) 2013-05-23
CN103988296A (zh) 2014-08-13
WO2013074454A3 (en) 2013-07-11
JP6122863B2 (ja) 2017-04-26
US9153520B2 (en) 2015-10-06
EP2780940A4 (en) 2015-06-17
JP6438902B2 (ja) 2018-12-19
JP5897729B2 (ja) 2016-03-30
EP2780940A2 (en) 2014-09-24
US20200350224A1 (en) 2020-11-05
JP2014533440A (ja) 2014-12-11
CN103975428B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
CN103988296B (zh) 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法
US11688664B2 (en) Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN106537588B (zh) 制造具有高效率散热路径的堆叠式半导体裸片组合件的方法
CN106104796B (zh) 具有改进热性能的堆叠式半导体裸片组合件及相关的系统及方法
CN102414815B (zh) 具有散热器的多管芯半导体封装
CN106489202B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
CN110168718A (zh) 具有电功能热传递结构的半导体装置组合件
US20160181125A1 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant