TWI518872B - 具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法 - Google Patents

具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法 Download PDF

Info

Publication number
TWI518872B
TWI518872B TW101142516A TW101142516A TWI518872B TW I518872 B TWI518872 B TW I518872B TW 101142516 A TW101142516 A TW 101142516A TW 101142516 A TW101142516 A TW 101142516A TW I518872 B TWI518872 B TW I518872B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
die
heat transfer
semiconductor
thermally conductive
Prior art date
Application number
TW101142516A
Other languages
English (en)
Other versions
TW201330218A (zh
Inventor
史蒂芬Ｋ 古斯厄斯
李健
張浩鈞
保羅Ａ 席維斯崔
李曉
羅時劍
路克Ｇ 英格蘭
布蘭特 基斯
傑斯皮德Ｓ 甘德席
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201330218A publication Critical patent/TW201330218A/zh
Application granted granted Critical
Publication of TWI518872B publication Critical patent/TWI518872B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法
揭示之實施例係關於半導體晶粒組件。特定而言，本技術係關於具有多個熱路徑之堆疊半導體晶粒組件及相關系統和方法。
包含記憶體晶片、微處理器晶片、及成像器晶片之封裝半導體晶粒通常包含安裝於一基板上並且密封於一塑膠保護性覆蓋物中的一個半導體晶粒。該晶粒包含諸如記憶體單元、處理器電路及成像器裝置的功能性特徵，及電連接至該等功能性特徵的結合襯墊。該等結合襯墊可電連接至該保護性覆蓋物外側的終端以允許該晶粒連接至較高階電路。
市場壓力持續驅動半導體製造商減少晶粒封裝之大小以配合於電子裝置之空間限制內，同時亦施壓於其等以增加每一封裝之功能性容量以符合操作參數。無須實質上增加藉由該封裝蓋上之表面面積(即，封裝之「佔據面積」)而增加一個半導體封裝之處理功率的一途徑係將多個半導體晶粒垂直地彼此上下堆疊成一單個封裝。此等垂直堆疊封裝中之該等晶粒可藉由使用穿矽通孔(TSV)將個別晶粒之結合襯墊與鄰近晶粒之結合襯墊電耦合而互連。
與垂直地堆疊晶粒封裝相關之一挑戰係藉由該等個別晶粒產生之熱量結合並且增加該等個別晶粒、其等之間之結合處及該封裝整體的操作溫度。此可引起該等堆疊晶粒達 到其等最大操作溫度(Tmax)之上的溫度，特別在該封裝中之該等晶粒的密度增加時。
下文描述具有多個熱路徑之堆疊半導體晶粒組件及相關系統和方法的數個實施例的具體細節。術語「半導體晶粒」大體上係指具有積體電路或部件之一晶粒，資料儲存元件、處理部件、及/或製造於半導體基板上之其他特徵。例如，半導體晶粒可包含積體電路記憶體及/或邏輯電路。在該兩個結構可通過熱量而交換能量之情況下，在半導體晶粒封裝中之半導體晶粒及/或其他特徵可稱為彼此「熱接觸」。熟悉相關技術者亦將瞭解該技術可具有額外實施例，並且可無下文參考圖1至圖8描述之實施例的數個細節而實踐該技術。
如本文使用，鑒於圖式中展示之定向，術語「垂直」、「側向」、「上」及「下」可係指半導體晶粒組件中之特徵的相關方向或位置。例如，「上」或「最上」可係指經定位較另一特徵距一頁面之頂部更近的一特徵。然而此等術語應廣泛解釋以包含具有其他定向之半導體裝置。
圖1係根據本技術之實施例組態之一個半導體晶粒組件100(「組件100」)的一橫截面圖。該組件100可包含於一第二半導體晶粒106上配置成一堆疊104並且藉由一封裝基板130承載的一或複數個第一半導體晶粒102。如圖1中展示，該第二半導體晶粒106可具有較該等堆疊第一半導體晶粒102之一更大佔據面積。該第二半導體晶粒106因此包 含向外側向延伸超過該等第一半導體晶粒102之至少一側(即，超過該等第一半導體晶粒102之長度及/或寬度)的一周邊部分108。該組件100可進一步包含在該第二半導體晶粒106之該周邊部分108處的一第一熱傳送特徵110a，及由該等第一半導體晶粒102覆蓋之一選用第二熱傳送特徵110b。在操作期間，熱能量可經由一第一熱路徑(例如，如藉由箭頭T1圖解說明)通過該等第一半導體晶粒102、並且經由自該第一熱路徑T1分離之一第二熱路徑(例如，藉由箭頭T2圖解說明)通過該第一熱傳送特徵110a而自該第二半導體晶粒106流動離開。圖1中展示之實施例之該第二熱路徑T2相應地自該等第一半導體晶粒102之周邊邊緣側向地分隔開。
第一半導體晶粒102及第二半導體晶粒106(統稱為「晶粒102、106」)可包含各種類型之半導體部件及功能性特徵，諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、快閃記憶體、其他形式之積體電路記憶體、處理電路、成像部件、及/或其他半導體特徵。在各種實施例中，例如，該組件100可經組態為一混合記憶體立方體(HMC)，其中該等堆疊之第一半導體晶粒102係DRAM晶粒或提供資料儲存之其他記憶體晶粒，並且該第二半導體晶粒106係提供該HMC內之記憶體控制(例如，DRAM控制)的一高速邏輯晶粒。在其他實施例中，第一半導體晶粒102及第二半導體晶粒106可包含其他半導體部件，及/或該堆疊104中之個別第一半導體晶粒102的半導 體部件可不同。
該等晶粒102、106可係矩形、圓形、及/或其他適合形狀並且可具有各種不同尺寸。例如，該等個別第一半導體晶粒102可每一者具有約10-11 mm(例如，10.7 mm)之一長度L1及約8-9 mm(例如，8.6 mm、8.7 mm)之一寬度。該第二半導體晶粒106可具有約12-13 mm(例如，12.67 mm)之一長度L2及約8-9 mm(例如，8.5 mm、8.6 mm等)之一寬度。在其他實施例中，第一半導體晶粒102及第二半導體晶粒106可具有其他適合尺寸及/或該等個別第一半導體晶粒102可具有不同於彼此的尺寸。
該第二半導體晶粒106之周邊部分108(熟悉此項技術者稱為一「邊沿」或「架」)可藉由第一半導體晶粒102及第二半導體晶粒106之相對尺寸、及在該第二半導體晶粒106之一面向前表面112上的該堆疊104的位置而界定。在圖1中圖解說明之實施例中，該堆疊104關於該第二半導體晶粒106之長度L2中心定位，使得該周邊部分108側向延伸超過該堆疊104之兩個相反側。例如，在該第二半導體晶粒106之長度L2較該等第一半導體晶粒102之長度L1長約1.0 mm之情況下，該周邊部分108將延伸超過該等中心定位之第一半導體晶粒102之每一側約0.5 mm。該堆疊104亦可關於該第二半導體晶粒106之寬度中心定位，在該第二半導體晶粒106之寬度及長度二者大於該中心定位之堆疊104之該等的實施例中，該周邊部分108可圍繞該等第一半導體晶粒102之整個周邊延伸。在其他實施例中，該堆疊104可 關於該第二半導體晶粒106之面向前表面112偏移，及/或該第二半導體晶粒106之周邊部分108可圍繞延伸得少於該堆疊104之全部周邊。在進一步實施例中，第一半導體晶粒102及第二半導體晶粒106可係圓形，並且因此第一半導體晶粒102及第二半導體晶粒106之相關直徑界定該周邊部分108。
如圖1中展示，該等第一半導體晶粒102可在該堆疊104中彼此電耦合，並且可藉由定位於鄰近晶粒102、106之間之複數個導電元件114而電耦合至下層第二半導體晶粒106。雖然圖1中展示之堆疊104包含八個電耦合在一起的第一半導體晶粒102，但是在其他實施例中該堆疊104可包含少於八個晶粒(例如，三個晶粒、四個晶粒等)或多於八個晶粒(例如，十個晶粒、十二個晶粒等)。該等導電元件114可具有各種適合之結構，諸如柱、柱狀物、立柱、凸塊，並且可由銅、鎳、焊錫(例如，SnAg為基之焊錫)、充滿導體之環氧樹脂、及/或其他導電材料製成。在選擇實施例中，例如，該等導電元件114可係銅柱，反之在其他實施例中，該等導電元件114可包含更多複雜結構，諸如氮化物上凸塊結構。
如圖1中進一步展示，該等個別第一半導體晶粒102可每一者包含複數個TSV 116，該等TSV 116在一或二側上與對應之導電元件114對準以提供在該等第一半導體晶粒102之相反側處的電連接。每一TSV 116可包含完全通行通過該等個別第一半導體晶粒102之一導電材料(例如，銅)、及圍 繞該導電材料以將該等TSV 116自該晶粒102之剩餘部分電隔離的一電絕緣材料。雖然圖1中未展示，但是該第二半導體晶粒106亦可包含複數個TSV 116以將該第二半導體晶粒106電耦合至較高階電路。除了電通信以外，該等TSV 116及該等導電元件114可充當熱輸送管，熱量可通過該等輸送管傳送離開第一半導體晶粒102及第二半導體晶粒106(例如，通過該第一熱路徑T1)。在一些實施例中，該等導電元件114及/或該等TSV 116之尺寸可經增加以增強該堆疊104的熱接觸傳導性。例如，該等個別導電元件114可每一者具有約15-30 μm之一直徑或其他適合尺寸以增強自該等晶粒102、106離開的熱路徑。在其他實施例中，可使用亦可充當通過該堆疊104之熱通道之其他類型的電連接器(例如，焊線接合)將該等第一半導體晶粒102電耦合至彼此並且至該第二半導體晶粒106。
一介電底部填充劑材料118可圍繞及/或在第一半導體晶粒102與第二半導體晶粒106之間沈積或否則形成，以電隔離該等導電元件114及/或增強該等半導體晶粒102、106之間的機械連接。該底部填充劑材料118可係一非傳導性環氧樹脂膏(例如，由日本新滹之Namics Corporation製造的XS8448-171)，一毛細管型底部填充劑、一非傳導膜、一模製底部填充劑、及/或包含其他適合電絕緣材料。在一些實施例中，可基於其熱傳導率選擇底部填充劑材料118以增強通過該堆疊104的熱量耗散。
在各種實施例中，該組件100亦可包含交織地定位於該 等導電元件114之間的複數個導熱元件120(以虛線展示)。該等個別導熱元件120可在結構及成分上與該等導電元件114(例如，銅柱)至少大體上類似。然而，該等導熱元件120非電耦合至該等TSV 116，並且因此不提供在該等第一半導體晶粒102之間的電連接。反而，該等導熱元件120用於增加該堆疊104的總熱傳導率，藉此促進通過該堆疊104(例如，沿該第一熱路徑T1)的熱量傳送。例如，在該組件100組態為一HMC之實施例中，已經展示在該等導電元件114之間的該等導熱元件120的添加減少該HMC之操作溫度達數度(例如，約6-7℃)。
如圖1中展示，該封裝基板130可提供給該等晶粒102、106至外部電部件(例如，較高電位之封裝；未展示)的電連接。例如，該封裝基板130可係一插入物或印刷電路板，其包含半導體部件(例如，摻雜矽之晶圓或砷化鎵晶圓)，非傳導部件(例如，各種陶瓷基板，諸如氧化鋁(Al2O3)、氮化鋁(AlN)等)、及/或傳導部分(例如，互連電路、TSV等)。在圖1中圖解說明之實施例中，該封裝基板130經由第一複數個電連接器134a在該封裝基板130之一第一側132a處電耦合至該第二半導體晶粒106，並且經由第二複數個電連接器134b(統稱為「電連接器134」)在該封裝基板130之一第二側132b處電耦合至外部電路(未展示)。該等電連接器134可係焊錫球、傳導凸塊及柱、傳導環氧樹脂、及/或其他適合之導電元件。為增強型機械連接及該第一複數個電連接器134a之電隔離，一介電底部填充劑(例 如，由德國Düsseldorf之Henkel製造之FP4585；未展示)可在該第二半導體晶粒106與該封裝基板130之間分隔。在各種實施例中，該封裝基板130可由具有一較高熱傳導率之一材料製成以增強在該第二半導體晶粒106之後側處的熱量耗散。
如上文討論，該第一熱傳送特徵110a可熱接觸該第二半導體晶粒106之該周邊部分108以移除沿該第二熱路徑T2的熱量，並且該第二熱傳送特徵110b可熱接觸該堆疊104中之最上晶粒102以移除沿該第一熱路徑T1的熱量。在圖1中圖解說明之實施例中，該第一熱傳送特徵110a具有一類柱結構，該類柱結構自該周邊部分108垂直延伸至大體上對應於該堆疊104中之最外晶粒102的高度的一高度，以界定一實質上垂直之熱路徑，熱量可自該垂直熱路徑自該周邊部分108移除。如圖1中展示，該底部填充劑材料118及/或其他熱透射材料可在該第一熱傳送特徵110a與該周邊部分108之間分隔(例如，為黏合劑目的)。在其他實施例中，該第一熱傳送特徵110a可垂直延伸關於該等堆疊之第一半導體晶粒102之高度的一較小或較大高度，以界定其他垂直熱路徑。如下文較詳細描述，在其他實施例中，該第一熱傳送特徵110a可具有不同組態並且可界定將熱量自該周邊部分108向外側向(即，非垂直離開)傳送的熱路徑。
在圖解說明之實施例中，該第二熱傳送特徵110b橫跨自該第二半導體晶粒106分隔得最遠之第一半導體晶粒102(例如，該堆疊104中之最上晶粒102)的一面向前表面 111而延伸。該第二熱傳送特徵110b可因此直接吸收來自該堆疊104(例如，通過該等導電元件114及TSV 116)的熱量，並且將其傳送離開該等晶粒102、106。在其他實施例中，該第二熱傳送特徵110b可具有其他適合組態，及/或該第一熱傳送特徵110a及第二熱傳送特徵110b可係形成於該周邊部分108上並且在該堆疊104上方的一整合結構。在進一步實施例中，該第二熱傳送特徵110b可省略。
該等熱傳送特徵110可由具有相對高之熱傳導率之材料製成以增加離開該等晶粒102、106的熱量的熱傳導率。例如，該第一熱傳送特徵110a可由矽坯料製成，該係坯料可具有根據溫度之一熱傳導率(例如，在25℃時約為149W/m°K及/或在100℃時約為105W/m°K)。在其他實施例中，該第一及/或第二熱傳送特徵110可由技術中稱為「熱介面材料」或「TIM」之物體製成，該等物體經設計以增加在表面結合處(例如，在一晶粒表面與一散熱器之間)的熱接觸傳導性。TIM可包含聚矽氧基脂、凝膠、或摻雜有傳導性材料之黏合劑(例如，碳奈米管、焊錫材料、類金剛石碳(DLC)等)，及相變材料。在一些實施例中，例如，該第二熱傳送特徵110b可由由亞利桑那州菲尼克斯之Shin-Etsu MicroSi,Inc.製造之X-23-7772-4 TIM製成，其具有約3-4W/m°K之一熱傳導率。在其他實施例中，該等熱傳送特徵110可由金屬(例如，銅)及/或其他適合熱傳導材料製成。
在各種實施例中，該等熱傳送特徵110可係附接至該第 二半導體晶粒106之該周邊部分108、及/或由該等第一半導體晶粒102(例如，經由一熱透射黏合劑、固化塑膠等)覆蓋的預形成部件(例如，襯墊、柱、及/或其他適合結構)。在其他實施例中，可使用諸如化學氣相沈積(CVD)及實體氣相沈積(PVD)之熟悉此項技術者已知的形成方法，將該等熱傳送特徵110沈積或否則形成於該周邊部分108之該面向前表面112上、及/或該堆疊104之該向上面對表面111上。
如圖1中展示，第一熱傳送特徵110a及第二熱傳送特徵110b可熱接觸至少部分圍繞第一半導體晶粒102及第二半導體晶粒106延伸的一導熱罩殼122(「罩殼122」)。該罩殼122可包含自該封裝基板130上之該第二半導體晶粒106側向分隔開的一外部分124，及藉由該外部分124承載的一頂蓋部分。在圖解說明之實施例中，該外部分124及該頂蓋部分126形成一凹陷136，該凹陷136經組態使得該垂直延伸之第一熱傳送特徵110a及該第二熱傳送特徵110b二者熱接觸該頂蓋部分126的一底側。然而在其他實施例中，該罩殼122及/或該等熱傳送特徵110可具有其他適合之組態，使得該等熱傳送特徵110熱接觸該罩殼122的其他部分。
該罩殼122可充當一散熱器以吸收並且耗散來自該第一熱路徑T1及第二熱路徑T2的熱量。該罩殼122可相應地由諸如鎳、銅、鋁、具有高熱傳導率之陶瓷材料(例如，氮化鋁)、及/或其他適合導熱材料的一導熱材料製成。如圖1 中展示，可使用一黏合劑128將該外部分124及該頂蓋部分126結合在一起並且結合至該下層封裝基板130。該黏合劑128可係與該底部填充劑材料118的相同材料，一TIM(例如，用於熱傳送特徵110的TIM)、另一熱透射黏合劑、及/或其他適合之黏合劑材料。在其他實施例中，該罩殼122可整合地形成及/或具有其他適合橫截面形狀。在各種實施例中，該罩殼122可包含一散熱片(未展示)，該散熱片具有複數個翼片及/或用於增強型熱量耗散之其他表面增強結構。
圖1中展示之組件100的數個實施例可提供降低組件100中之個別晶粒102、106之操作溫度的增強型熱性質，使得其等保持於其等指定之最大溫度(Tmax)之下。在習知堆疊之半導體晶粒封裝中，藉由該等半導體晶粒產生之熱量通常通過藉由該晶粒堆疊提供之一單個熱路徑而散佈。因此，在垂直傳送離開該下層晶粒之前，一較大下層半導體晶粒之一周邊部分處產生之熱量必須朝向該晶粒堆疊向內側向行進。此延伸熱路徑得到在該周邊部分處之熱量的一集中。另外，當該組件100配置為一HMC時，該較大下層邏輯晶粒通常以較在其上方堆疊之記憶體晶粒的一高得多之功率位準而操作(例如，5.24 W與0.628 W相比)，並且因此該邏輯晶粒產生在該周邊部分處集中的一相當大數量的熱量。該邏輯晶粒在該周邊部分亦可具有一較高功率密度，得到在該周邊部分處之熱量的一進一步集中及的溫度上升。
例如，如2A係圖解說明具有堆疊之記憶體晶粒202及一下層邏輯晶粒206之一HMC組件200a的一溫度曲線之一示意部分側視圖。如圖2A中展示，熱能量沿一熱路徑(藉由箭頭T圖解說明)自該邏輯晶粒206之一周邊部分208移除，該熱路徑首先朝向該邏輯晶粒206之一中間部分231向內側向、並且接著垂直通過該等堆疊之記憶體晶粒202而延伸。在操作期間，此單個熱路徑及該邏輯晶粒206(特別係在該周邊部分208處)之高功率密度將熱能量集中於該周邊部分208處。例如在圖2A中圖解說明之實施例中，該邏輯晶粒206之操作溫度在該邏輯晶粒206之該周邊部分208處係其最高值(例如，在113℃之上)，並且可超過該邏輯晶粒206之最大操作溫度(Tmax)。
預期圖1中展示之組件100藉由提供一額外熱路徑於該第二半導體晶粒106之該周邊部分108處，並且藉此促進熱量直接離開該周邊部分108的耗散，而避免其他堆疊之半導體晶粒封裝的問題。例如，圖2B係圖解說明根據本技術組態之一HMC組件200b之一溫度曲線的一示意部分側視圖。如圖2B中展示，該等堆疊之記憶體晶粒202提供將熱量垂直傳送離開該邏輯晶粒206之一中間部分231的一第一熱路徑(藉由箭頭T1指示)；及提供自該等堆疊之記憶體晶粒202側向分隔開之一第二熱路徑(藉由箭頭T2指示)的一熱傳送特徵210，該第二熱路徑將熱量垂直傳送離開該邏輯晶粒206的一周邊部分208。自該邏輯晶粒206處之該第一熱路徑T1熱隔離之該分離之第二熱路徑T2的添加可降低該邏輯 晶粒206之周邊部分208處的操作溫度(其中該邏輯晶粒206之功率密度可最高)，及該邏輯晶粒206整體之操作溫度及/或堆疊之記憶體晶粒202達數度，使得其等可維持於其等各自最大操作溫度(Tmax)之下。例如，在圖2B中圖解說明之實施例中，該第二熱路徑T2之添加將該邏輯晶粒206之該周邊部分208處的操作溫度自超過113℃降低至小於93℃，並且將該邏輯晶粒206之可見最大溫度自超過113℃(圖2A)降低至小於100℃(現在移動至中間部分231)。另外，亦可減少橫跨該邏輯晶粒206之溫度總改變(△T)(例如，自約△T=19℃至約△T=4.5℃)。在該邏輯晶粒206之該周邊部分208處之該熱傳送特徵210的添加可相應地將該邏輯晶粒206之總溫度降低於一可接受範圍內並且小於最大溫度規格。
圖3係根據本技術之其他實施例組態之一半導體晶粒組件300(「組件300」)的一橫截面圖。該組件300可包含大體上類似於上文參考圖1描述之該組件100之特徵的特徵。例如，該組件300可包含配置成一堆疊304之複數個第一半導體晶粒302(例如，記憶體晶粒)；及藉由一封裝基板330承載之一較大下層第二半導體晶粒306(例如，一高速邏輯晶粒)。在圖解說明之實施例中，該等第一半導體晶粒302關於該第二半導體晶粒306之一面向前表面312上的長度偏移，使得該第二半導體晶粒306之一周邊部分308側向延伸超過該等第一半導體晶粒302之一側(例如，一單個側)。一熱傳送特徵310自該周邊部分308垂直延伸至對應於該堆疊 304中之最外晶粒302的高度的一高度。該組件300可因此包含藉由該堆疊304提供之一第一熱路徑(藉由箭頭T1指示)，及藉由該熱傳送特徵310提供之一第二熱路徑(藉由箭頭T2指示)，並且因此允許將熱量垂直移除離開該第二半導體晶粒306的該周邊部分308。雖然圖3中未展示，但是該周邊部分308亦可延伸超過該等第一半導體晶粒302之寬度(自一或而側)，該熱傳送特徵310定位於其等上。
在圖3中圖解說明之實施例中，該組件300進一步包含經由一黏合劑328(例如，類似於圖1之黏合劑128)附接至該封裝基板330的一導熱罩殼322(「罩殼322」)。不同於延伸超過第一半導體晶粒302及第二半導體晶粒306，該罩殼322包含自第一半導體晶粒302及第二半導體晶粒306向外側向分隔、並且圍繞該等堆疊半導體晶粒302、306之周邊延伸的一外部分324。該罩殼322可經組態以將熱量自該等半導體晶粒302、306向外側向或徑向耗散，並且垂直耗散該組件300。在其他實施例中，該罩殼322可包含一導熱頂蓋(例如，圖1之頂蓋部分126)及/或一第二熱傳送特徵(例如，圖1之第二熱傳送特徵110b)，該第二熱傳送特徵可定位於該堆疊304上以進一步促進熱能量傳送離開該等堆疊晶粒302、306。
圖4係根據本技術之進一步實施例組態之一個半導體晶粒組件400(「組件400」)的一部分示意橫截面圖。該組件400可包含大體上類似於圖1及圖3中展示之該等組件100、300之特徵的特徵。例如，該組件400可包含第一半導體晶 粒之一堆疊404(示意地展示)；一較大下層第二半導體晶粒406；及一導熱罩殼422(「罩殼422」)，其至少部分圍繞該堆疊404及該第二半導體晶粒406延伸。該組件400亦可包含與該第二半導體晶粒406之一周邊部分408對準的一第一熱傳送特徵410a，以促進將熱能量自該周邊部分408直接傳送(例如，而非通過該堆疊404)。代替自該周邊部分408垂直延伸至對應於該堆疊404之總高度的一高度，該第一熱傳送特徵410a具有一厚度(例如，約50 μm)使得該罩殼422與靠近該周邊部分408之第一熱傳送特徵410a接合。例如，該第一熱傳送特徵410a可係一薄預形成突片或可沈積為該周邊部分408之一面向前表面412上的一薄層。一選用第二熱傳送特徵410b可分隔於該堆疊404與該罩殼422之間，以促進其等之間的熱量傳送。在各種實施例中，第一熱傳送特徵410a及第二熱傳送特徵410b可具有相同厚度，反之在其他實施例中其等厚度可不同。
該罩殼422可大體上類似於上文參考圖1描述之該罩殼122。例如，該罩殼422可由一導熱材料(例如，銅)製成並且可由一黏合劑428(例如，一黏合劑TIM)附接至一下層封裝基板430。然而，如圖4中展示，該罩殼422可包含經組態以大體上至少部分圍繞或密封該晶粒堆疊404及該第二半導體晶粒406之周邊的一空腔436。例如在圖解說明之實施例中，該空腔436包含圍繞該第二半導體晶粒406之該周邊部分408延伸的一帶缺口或階梯狀部分438，及接收該晶粒堆疊404之一主要空腔部分439。如圖4中展示，該空腔 436亦可經組態，使得該階梯狀部分438自該封裝基板430上之該第二半導體晶粒406向外側分隔達一相對小距離D(例如，約0.5 mm)。至該第二半導體晶粒406之此靠近可進一步增強熱量耗散，並且減少總封裝大小。
在各種實施例中，該罩殼422可由一金屬材料製成，並且該空腔436可由熟悉此項技術者已知之複數個金屬精壓步驟形成。此允許該空腔436為該等堆疊之晶粒402、406之特定配置而客製化，並且可促進3D整合(3DI)多晶粒封裝的熱管理。在其他實施例中，該罩殼422可使用熟悉此項技術者已知之其他適合之罩殼形成方法而形成。
不像習知導熱罩殼、僅在封裝基板處(例如，通過一聚合黏合劑或焊錫合金)並且在該晶粒堆疊之頂部處接觸下層裝置的蓋或頂蓋，圖4中展示之多層空腔436允許罩殼422熱接觸該第二半導體晶粒406之周邊部分408處的該第一熱傳送特徵410a，該堆疊404之頂部處的該第二熱傳送特徵410b，及靠近該周邊部分408處的該封裝基板430。例如，在各種實施例中，該罩殼422可重疊該第二半導體晶粒406之周邊部分408的每一側上達約0.4 mm-0.5 mm。此額外接觸提供一較大表面面積，該罩殼422藉此可傳送熱能量並且減少該組件400之耐熱性。例如，已經展示具有該空腔436之該罩殼422降低在一HMC組件之周邊部分408處的操作溫度達約3℃-5℃或更多(例如，10℃)。
圖5係根據本技術之仍進一步實施例組態之一個半導體晶粒組件500(「組件500」)的一部分示意橫截面圖。該組 件500可包含大體上類似於上文參考圖4描述之組件400之特徵的特徵。例如，該組件500可包含具有接收一晶粒堆疊504之一空腔536、及一第二半導體晶粒506的一導熱罩殼522(罩殼「522」)。該罩殼522可熱接觸該第二半導體晶粒506之一周邊部分508處一第一熱傳送特徵510a，及一晶粒堆疊504之一上部分處的一第二熱傳送特徵510b。該空腔536亦可經組態以將該罩殼522靠近一封裝基板530處之該第二半導體晶粒506定位以減少該封裝的總大小。
而非一整合形成的罩殼，圖5中圖解說明之該罩殼522包含一外部分540、及定位於該外部分540之空腔536內的一或多個導熱部件542。該外部分540可圍繞該晶粒堆疊504及該第二半導體晶粒506延伸，使得其熱耦合至該堆疊504之頂部(例如，經由該第二熱傳送特徵510b)及該下層封裝基板530(例如，經由一熱透射黏合劑528)。該等傳導部件542可係柱、圓筒、矩形稜柱、及/或其他適合之結構，該等結構在該外部分540與該第一熱傳送特徵510a之間分隔以將熱能量導引離開該第二半導體晶粒506之周邊部分508。在製造期間，該外部分540可經設計以具有一大體上標準之形狀及/或大小，反之該等導熱部件542可經組態以將該標準外部分540調整為該等堆疊晶粒504、506的一特定組態。如此，圖5中展示之該罩殼522可簡單地製造，並且提供緊密地配合該等半導體晶粒504、506之堆疊的一空腔536以增強自該等晶粒504、506的熱量傳送。
圖6係根據本技術之額外實施例組態之一個半導體晶粒 組件600(「組件600」)的一部分示意橫截面圖。該組件600可包含大體上類似於上文參考圖4及圖5描述之該等組件400及500之特徵的特徵。例如，該組件600可包含一封裝基板630、第一半導體晶粒之一堆疊604(示意地展示)、一第二半導體晶粒606、及具有經組態以接收該堆疊604之一空腔636的一導熱罩殼622(「罩殼622」)。然而，在圖6中圖解說明之實施例中，該罩殼622終止於距該封裝基板630之一距離處，使得該罩殼622之一基底部分644可重疊該第二半導體晶粒606的一周邊部分608。一黏合劑628及/或其他底部填充劑材料可用於將該罩殼622附接至該下層封裝基板630。如圖6中展示，該罩殼622可熱接觸該第二半導體晶粒606之該周邊部分608處的一第一熱傳送特徵610a，及該晶粒堆疊604之頂部處的一第二熱傳送特徵610b，以提供分離之熱路徑(如藉由箭頭指示)，熱量可通過該等熱路徑被吸收並且分散通過該罩殼622。該罩殼622可因此具有圍繞該堆疊604的一實質上標準的空腔形狀，但是仍提供靠近該第二半導體晶粒606之周邊部分608的熱接觸，以促進熱量自該第二半導體晶粒606的耗散。
圖7係根據本技術之其他實施例組態之一個半導體晶粒組件700(「組件700」)的一部分示意橫截面圖。該組件700可包含大體上類似於上文參考圖4至圖6描述之該等組件400、500、600之特徵的特徵，諸如藉由具有較該堆疊704之一較大佔據面積之一第二半導體晶粒706承載的第一半導體晶粒(示意地展示)的一堆疊704。在圖解說明之實施例 中，該組件700包含具有一空腔736、及側向延伸至該空腔736中之一或多個凸緣746的一導熱罩殼722(「罩殼722」)。該凸緣746可與該第二半導體晶粒706之一周邊部分708處的一第一熱傳送特徵710a熱接觸，並且該罩殼722之一底側748可與該堆疊704上之一第二熱傳送特徵710b熱接觸。該罩殼722因此提供具有至少兩個分離熱路徑之一經增加熱接觸面積，一路徑經由該凸緣部分746向外側向引導，並且另一路徑通過該晶粒堆疊704垂直引導至該罩殼722。如此，該組件700可減少在該第二半導體晶粒706之該周邊部分708處的熱量集中，並且減少該第二半導體晶粒706的操作溫度。
上文參考圖1至圖7描述之該等堆疊之半導體晶粒組件的任何一者可併入無數較大及/或較複雜系統的任何者，其等之一代表性實例係圖8中示意地展示的系統800。該系統800可包含一半導體晶粒組件810、一電源820、一驅動器830、一處理器840、及/或其他子系統或部件850。該半導體晶粒組件810可包含大體上類似於上文描述之該等堆疊之半導體晶粒組件之特徵的特徵，並且可因此包含增強熱量耗散的多個熱路徑。得到之系統800可執行多種功能之任何者，諸如記憶體儲存、資料處理、及/或其他適合功能。相應地，代表性系統800可包含無限手持裝置(例如，行動電話、標牌、數位閱讀器、及數位音訊播放器)、電腦及家用電器。系統800之部件可放置於一單個單元中或分佈於多個互連單元(例如，通過一通信網路)中。系統800 之部件亦可包含遠程裝置及多種電腦可讀媒體的任何者。
自先前，將體會本文已經為圖解說明之目的而描述本技術之具體實施例，但是可不脫離本發明而做出各種修改。例如，雖然參考HMC描述該等半導體晶粒組件之實施例之許多者，但是在其他實施例中，該等半導體晶粒組件可組態為其他記憶體裝置或其他類型之堆疊晶粒組件。另外，圖1至圖7中圖解說明之該等半導體晶粒組件包含於該第二半導體晶粒上配置成一堆疊的複數個第一半導體晶粒。然而，在其他實施例中，該等半導體晶粒組件可包含堆疊於該第二半導體晶粒上之一第一半導體晶粒。特定實施例之內容中描述之新技術的某些態樣亦可在其他實施例中組合或消除。而且，雖然已經在該等實施例之內容中描述與新技術之某些實施例相關的優點，但是其他實施例亦可顯示此等優點，並且並非所有實施例必須顯示此等優點以落入本技術之範疇內。相應地，本發明及相關技術可涵蓋本文未清楚展示或描述的其他實施例。
100‧‧‧半導體晶粒組件
102‧‧‧第一半導體晶粒
104‧‧‧堆疊
106‧‧‧第二半導體晶粒
108‧‧‧第二半導體晶粒之周邊部分
110a‧‧‧第一熱傳送特徵
110b‧‧‧第二熱傳送特徵
111‧‧‧面向前表面
112‧‧‧第二半導體之面向前表面
114‧‧‧導電元件
116‧‧‧穿矽通孔(TSV)
118‧‧‧介電底部填充劑材料
120‧‧‧導熱元件
122‧‧‧導熱罩殼
124‧‧‧外部分
126‧‧‧頂蓋部分
128‧‧‧黏合劑
130‧‧‧封裝基板
132a‧‧‧封裝基板之第一側
132b‧‧‧封裝基板之第二側
134a‧‧‧電連接器
134b‧‧‧電連接器
136‧‧‧凹陷
200a‧‧‧HMC組件
200b‧‧‧HMC組件
202‧‧‧堆疊之記憶體晶粒
206‧‧‧邏輯晶粒
208‧‧‧邏輯晶粒之周邊部分
210‧‧‧熱傳送特徵
231‧‧‧邏輯晶粒之周邊部分
300‧‧‧半導體晶粒組件
302‧‧‧第一半導體晶粒
304‧‧‧堆疊
306‧‧‧第二半導體晶粒
308‧‧‧第二半導體晶粒之周邊部分
310‧‧‧熱傳送特徵
312‧‧‧第二半導體晶粒之面向前表面
322‧‧‧導熱罩殼
324‧‧‧外部分
328‧‧‧黏合劑
330‧‧‧封裝基板
400‧‧‧半導體晶粒組件
404‧‧‧堆疊
406‧‧‧第二半導體晶粒
408‧‧‧第二半導體晶粒之周邊部分
410a‧‧‧第一熱傳送特徵
412‧‧‧周邊部分之面向前表面
422‧‧‧導熱罩殼
428‧‧‧黏合劑
430‧‧‧封裝基板
436‧‧‧空腔
438‧‧‧帶缺口或階梯狀部分
439‧‧‧主要空腔部分
500‧‧‧半導體晶粒組件
504‧‧‧堆疊/晶粒
506‧‧‧第二半導體晶粒
508‧‧‧第二半導體晶粒之周邊部分
510a‧‧‧第一熱傳送特徵
510b‧‧‧第二熱傳送特徵
522‧‧‧導熱罩殼
528‧‧‧黏合劑
530‧‧‧封裝基板
536‧‧‧空腔
540‧‧‧外部分
542‧‧‧導熱部件/傳導部件
600‧‧‧半導體晶粒組件
604‧‧‧堆疊
606‧‧‧第二半導體晶粒
610a‧‧‧第一熱傳送特徵
610b‧‧‧第二熱傳送特徵
622‧‧‧導熱罩殼
628‧‧‧黏合劑
630‧‧‧封裝基板
636‧‧‧空腔
644‧‧‧罩殼之基底部分
700‧‧‧半導體晶粒組件
704‧‧‧堆疊
706‧‧‧第二半導體晶粒
710a‧‧‧第一熱傳送特徵
710b‧‧‧第二熱傳送特徵
722‧‧‧導熱罩殼
736‧‧‧空腔
746‧‧‧凸緣
748‧‧‧罩殼之底側
800‧‧‧系統
810‧‧‧晶粒組件
820‧‧‧電源
830‧‧‧驅動器
840‧‧‧處理器
850‧‧‧其他子系統
T1‧‧‧第一熱路徑
T2‧‧‧第二熱路徑
圖1係根據本技術之實施例組態之一個半導體晶粒組件的一橫截面圖。
圖2A係圖解說明無多個熱路徑之一混合記憶體立方體組件之一溫度曲線的一示意部分側視圖。
圖2B係圖解說明根據本技術之實施例組態之一混合記憶體立方體組件之一溫度曲線的一示意部分側視圖。
圖3係根據本技術之其他實施例組態之一個半導體晶粒 組件的一橫截面圖。
圖4係根據本技術之進一步實施例組態之一個半導體晶粒組件的一部分示意橫截面圖。
圖5係根據本技術之仍進一步實施例組態之一個半導體晶粒組件的一部分示意橫截面圖。
圖6係根據本技術之額外實施例組態之一個半導體晶粒組件的一部分示意橫截面圖。
圖7係根據本技術之其他實施例組態之一個半導體晶粒組件的一部分示意橫截面圖。
圖8係包含根據本技術之實施例組態之一個半導體晶粒組件之一系統的一示意圖。
100‧‧‧半導體晶粒組件
102‧‧‧第一半導體晶粒
104‧‧‧堆疊
106‧‧‧第二半導體晶粒
108‧‧‧第二半導體晶粒之周邊部分
110a‧‧‧第一熱傳送特徵
110b‧‧‧第二熱傳送特徵
111‧‧‧面向前表面
112‧‧‧第二半導體之面向前表面
114‧‧‧導電元件
116‧‧‧穿矽通孔(TSV)
118‧‧‧介電底部填充劑材料
120‧‧‧導熱元件
122‧‧‧導熱罩殼
124‧‧‧外部分
126‧‧‧頂蓋部分
128‧‧‧黏合劑
130‧‧‧封裝基板
132a‧‧‧封裝基板之第一側
132b‧‧‧封裝基板之第二側
134a‧‧‧電連接器
134b‧‧‧電連接器
136‧‧‧凹陷
T1‧‧‧第一熱路徑
T2‧‧‧第二熱路徑

Claims (35)

  1. 一種半導體晶粒組件，其包括：一第一半導體晶粒；承載該第一半導體晶粒之一第二半導體晶粒，該第二半導體晶粒具有向外側向延伸超過該第一半導體晶粒之至少一側的一周邊部分，其中該第一半導體晶粒界定自該第二半導體晶粒離開之一第一熱路徑；在該第二半導體晶粒之該周邊部分處的一熱傳送特徵，其中該熱傳送特徵經組態以界定將熱量傳送離開該第二半導體晶粒的一第二熱路徑，該第二熱路徑自該第一半導體晶粒分離，其中該第一熱路徑與該第二熱路徑側向地分隔開且實質上互相垂直，及其中該第二熱路徑大體上與該第二半導體晶粒之平面平行；及一導熱罩殼，其在該熱傳送特徵之周邊，其中該導熱罩殼與該熱傳送特徵間熱傳遞(communication)。
  2. 如請求項1之半導體晶粒組件，其中：該第一半導體晶粒係配置成一堆疊之複數個記憶體晶粒中的一者；該第二半導體晶粒係一邏輯晶粒；該等記憶體晶粒藉由延伸通過該等記憶體晶粒之複數個穿矽通孔(TSV)及在該等記憶體晶粒與該邏輯晶粒之間的複數個導電特徵彼此電耦合並且電耦合至該邏輯晶粒；該熱傳送特徵係一第一熱傳送特徵，其自該等記憶體 晶粒側向地分隔開，並且自該邏輯晶粒之該周邊部分垂直延伸至對應於自該邏輯晶粒分隔得最遠之記憶體晶粒的高度的至少一高度；該半導體晶粒組件進一步包括：該堆疊上之一第二熱傳送特徵；及一封裝基板，其具有一第一側及與該第一側相反之一第二側，其中該邏輯晶粒電耦合至該第一側處之該封裝基板，並且該封裝基板包含在該第二側處的電連接器。
  3. 如請求項1之半導體晶粒組件，其中該第一半導體晶粒係複數個第一半導體晶粒之一者，並且其中該熱傳送特徵自該周邊部分延伸至對應於自該第二半導體晶粒分隔得最遠之該第一半導體晶粒的高度的一高度。
  4. 如請求項1之半導體晶粒組件，其中該熱傳送特徵包括矽坯料、一熱介面材料、及摻雜有導熱填充物之矽的至少一者。
  5. 如請求項1之半導體晶粒組件，其中：該熱傳送特徵係自該第一半導體晶粒之該周邊部分側向分隔開的一第一熱傳送特徵；及該半導體晶粒組件進一步包括由該第一半導體晶粒覆蓋之一第二熱傳送特徵。
  6. 如請求項1之半導體晶粒組件，其中：該第一半導體晶粒係配置成一堆疊之複數個記憶體晶粒中的一者； 該第二半導體晶粒係一邏輯晶粒；及該第二熱路徑自該等記憶體晶粒側向分隔開。
  7. 如請求項1之半導體晶粒組件，其進一步包括至少部分圍繞該等第一及第二半導體晶粒延伸的一導熱罩殼。
  8. 如請求項7之半導體晶粒組件，其中該導熱罩殼與靠近該周邊部分之熱傳送特徵熱接觸。
  9. 如請求項7之半導體晶粒組件，其中該第一半導體晶粒係於該第二半導體晶粒上配置成一堆疊之複數個第一半導體晶粒中的一者，並且其中該導熱罩殼與靠近自該第二半導體晶粒分隔得最遠之該第一半導體晶粒的熱傳送特徵熱接觸。
  10. 如請求項7之半導體晶粒組件，其中該導熱罩殼包含經組態以接收該周邊部分、並且接觸該熱傳送特徵的一階梯狀空腔。
  11. 如請求項7之半導體晶粒組件，其中該導熱罩殼包含一空腔，該空腔經組態以接收該等第一及第二半導體晶粒及該空腔中之至少一導熱部件。
  12. 如請求項7之半導體晶粒組件，其中該導熱罩殼包含一空腔，該空腔經組態以接收該等第一及第二半導體晶粒及側向延伸至該空腔中的一凸緣，其中該凸緣熱耦合至該周邊部分處的該熱傳送特徵。
  13. 如請求項1之半導體晶粒組件，其進一步包括：一封裝基板，其承載該第二半導體晶粒，其中該導熱罩殼終止於距該封裝基板的一距離處。
  14. 一種半導體晶粒組件，其包括：具有一第一佔據面積的至少一記憶體晶粒；承載該記憶體晶粒之一邏輯晶粒，該邏輯晶粒具有大於該第一佔據面積的一第二佔據面積，使得該邏輯晶粒包含延伸超過該第二佔據面積的一周邊部分；及與該邏輯晶粒之該周邊部分對準的一熱傳送特徵，其中該記憶體晶粒界定一第一熱路徑，並且該熱傳送特徵界定自該邏輯晶粒處之該第一熱路徑熱隔離的一第二熱路徑，其中該第一熱路徑與該第二熱路徑彼此側向地分隔開且至少實質上互相垂直，及其中該第二熱路徑大體上與該邏輯晶粒之平面平行；複數個導熱元件，其安置於該記憶體晶粒與該邏輯晶粒之間，且自該記憶體晶粒延伸至該邏輯晶粒，其中該等導熱元件與該記憶體晶粒及該邏輯晶粒電絕緣；及一導熱罩殼，其在該熱傳送特徵之周邊，其中該導熱罩殼與該熱傳送特徵間熱傳遞。
  15. 如請求項14之半導體晶粒組件，其中該記憶體晶粒係電耦合在一起成一堆疊之複數個記憶體晶粒中的一者。
  16. 如請求項14之半導體晶粒組件，其中該導熱罩殼包含形狀上大體上類似於該記憶體晶粒及該邏輯晶粒之一外邊界的一空腔。
  17. 一種形成一半導體晶粒組件的方法，該方法包括：將一第一半導體晶粒電耦合至一第二半導體晶粒，該第二半導體晶粒具有向外側向延伸超過該第一半導體晶 粒之至少一側之一周邊部分，其中該第一半導體晶粒形成將熱量傳送離開該第二半導體晶粒的一第一熱路徑；將一熱傳送特徵安置於該第二半導體晶粒之該周邊部分處並且自該第一半導體晶粒側向分隔開，其中該熱傳送特徵形成自與該第一熱路徑分離之該第二半導體晶粒離開的一第二熱路徑，其中該第一熱路徑與該第二熱路徑側向地分隔開且實質上互相垂直，及其中該第二熱路徑大體上與該第二半導體晶粒之平面平行；在該第一半導體晶粒與該第二半導體晶粒之間安置複數個導熱元件，其中該等導熱元件自該第一半導體晶粒延伸至該第二半導體晶粒，其中該等導熱元件係柱(pillar)、柱狀物(column)或立柱(stud)，其中該等導熱元件與該第一半導體晶粒及該第二半導體晶粒電絕緣；及將一導熱罩殼圍繞該第一半導體晶粒及該第二半導體晶粒安置，其中該導熱罩殼與該第一半導體晶粒及該熱傳送特徵間熱傳遞。
  18. 如請求項17之方法，其中：該第一半導體晶粒係電耦合在一起成一堆疊之複數個記憶體晶粒中的一者；及將該第一半導體晶粒電耦合至該第二半導體晶粒包括將該堆疊之記憶體晶粒電耦合至一邏輯晶粒。
  19. 如請求項17之方法，其中將該熱傳送特徵安置於該周邊部分包括將一矽部件放置於該周邊部分上，其中該矽部 件自該周邊部分垂直延伸至對應於該第一半導體晶粒之一最外表面的高度的一高度。
  20. 如請求項17之方法，其中：將該熱傳送特徵安置於該周邊部分包括將一熱介面材料放置於該周邊部分面對該第一半導體晶粒的一表面上。
  21. 如請求項17之方法，其中該導熱罩殼包含經組態以接收該等第一及第二半導體晶粒之至少一部分的一空腔。
  22. 如請求項21之方法，其中該第一半導體晶粒係於該第二半導體晶粒上配置成一堆疊之複數個第一半導體晶粒中的一者，並且其中使該導熱罩殼圍繞該等第一及第二半導體晶粒安置包括將該導熱罩殼與該熱傳送特徵熱接觸，該熱傳送特徵係在靠近自該第二半導體晶粒分隔得最遠之該第一半導體晶粒的高度的一高度處。
  23. 如請求項21之方法，其中將該導熱罩殼圍繞該等第一及第二半導體晶粒安置包括使該導熱罩殼與靠近該周邊部分之該熱傳送特徵熱接觸。
  24. 如請求項21之方法，其中將該導熱罩殼圍繞該等第一及第二半導體晶粒安置包括使用一系列金屬精壓步驟在一金屬材料中形成該空腔，其中該空腔係多層的以接收經堆疊之該等第一及第二半導體晶粒。
  25. 如請求項21之方法，其中將該導熱罩殼圍繞該等第一及第二半導體晶粒安置包括：將該等第一及第二半導體晶粒放置於該導熱罩殼之一 空腔中；及將至少一傳導部件定位於該熱傳送特徵與該導熱罩殼之間的該空腔中。
  26. 如請求項21之方法，其中將該導熱罩殼圍繞該等第一及第二半導體晶粒安置包括形成一凸緣，該凸緣延伸至該空腔中並且與該熱傳送特徵熱接觸。
  27. 如請求項17之方法，其進一步包括：將該第二半導體晶粒電耦合至一封裝基板；該導熱罩殼具有自該封裝基板分隔開的一基底部分；及將該基底部分與該熱傳送特徵熱接觸。
  28. 如請求項17之方法，其中該熱傳送特徵係一第一熱傳送特徵，並且其中該方法進一步包括：以該等第一半導體晶粒覆蓋一第二熱傳送特徵。
  29. 一種形成一半導體晶粒組件的方法，該方法包括：電耦合成一堆疊之複數個記憶體晶粒；將該等記憶體晶粒電耦合至一邏輯晶粒，其中該邏輯晶粒包含向外側向延伸超過該等記憶體晶粒之至少一側的一周邊部分；及將一熱傳送特徵安置於該邏輯晶粒之該周邊部分處並且自該等記憶體晶粒側向分隔開，其中該等記憶體晶粒提供一第一熱路徑及該熱傳送特徵提供一分離的第二熱路徑，其中該第一熱路徑及該第二熱路徑將熱量傳送離開該邏輯晶粒，其中該第一熱路徑與該第二熱路徑彼此側向地分隔開且至少實質上互相垂直，其中該第二熱路 徑大體上與該邏輯晶粒之平面平行；及安置一導熱罩殼，該導熱罩殼在該熱傳送特徵之周邊，其中該導熱罩殼與該熱傳送特徵間熱傳遞。
  30. 如請求項29之方法，其中安置該熱傳送特徵包括將一矽部件放置於該周邊部分處，其中該矽部件自該周邊部分延伸至對應於自該邏輯晶粒分隔得最遠之該記憶體晶粒的高度的一高度。
  31. 如請求項29之方法，其中電耦合成一堆疊之該複數個記憶體晶粒包括將至少八個記憶體晶粒電耦合在一起。
  32. 如請求項29之方法，其中該導熱罩殼具有經塑型以接收該等記憶體晶粒及該邏輯晶粒之一空腔。
  33. 如請求項29之方法，其中：安置該熱傳送特徵包括將一熱介面材料(TIM)放置於該周邊部分處；及其中該導熱罩殼經組態以熱接觸該TIM、及自該邏輯晶粒分隔得最遠的該記憶體晶粒。
  34. 如請求項29之方法，其中該導熱罩殼經組態以熱接觸該等記憶體晶粒及該熱傳送特徵。
  35. 一種半導體系統，其包括：一堆疊之半導體晶粒組件，其包含：一封裝基板，其具有一第一側及與該第一側相反之一第二側；一邏輯晶粒，其在該第一側處並且電耦合至該封裝基板； 複數個記憶體晶粒，其等藉由該邏輯晶粒承載、並且彼此電耦合並且電耦合至該邏輯晶粒，其中該等記憶體晶粒界定將熱量傳送離開該邏輯晶粒的一第一熱路徑，並且其中該邏輯晶粒包含向外側向延伸超過該等記憶體晶粒之至少一側的一周邊部分；在該周邊部分處的一熱傳送特徵，其中該熱傳送特徵界定將熱量傳送離開該邏輯晶粒的一第二熱路徑，該第二熱路徑自該等記憶體晶粒分離，其中該第一熱路徑與該第二熱路徑彼此側向地分隔開且至少實質上互相垂直，其中該第二熱路徑大體上與該邏輯晶粒之平面平行；及一導熱罩殼，其在該熱傳送特徵之周邊，其中該導熱罩殼與該熱傳送特徵間熱傳遞；及一驅動器，其電耦合至該封裝基板之該第二側。
TW101142516A 2011-11-14 2012-11-14 具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法 TWI518872B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161559664P 2011-11-14 2011-11-14
US201161559659P 2011-11-14 2011-11-14
US13/613,540 US9153520B2 (en) 2011-11-14 2012-09-13 Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods

Publications (2)

Publication Number Publication Date
TW201330218A TW201330218A (zh) 2013-07-16
TWI518872B true TWI518872B (zh) 2016-01-21

Family

ID=48279803

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101142514A TWI515845B (zh) 2011-11-14 2012-11-14 具有增強型熱能管理之半導體晶粒總成，包含該半導體晶粒總成之半導體裝置及其相關方法
TW101142516A TWI518872B (zh) 2011-11-14 2012-11-14 具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101142514A TWI515845B (zh) 2011-11-14 2012-11-14 具有增強型熱能管理之半導體晶粒總成，包含該半導體晶粒總成之半導體裝置及其相關方法

Country Status (7)

Country Link
US (5) US9269646B2 (zh)
EP (2) EP2780939B1 (zh)
JP (3) JP6122863B2 (zh)
KR (2) KR101673066B1 (zh)
CN (2) CN103988296B (zh)
TW (2) TWI515845B (zh)
WO (2) WO2013074454A2 (zh)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
KR20140023706A (ko) 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 파워 ｔｓｖ
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9129944B2 (en) 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8803306B1 (en) * 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9601406B2 (en) * 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
KR20150018099A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 적층 반도체 장치
KR102165267B1 (ko) * 2013-11-18 2020-10-13 삼성전자 주식회사 Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
JP6135533B2 (ja) * 2014-02-06 2017-05-31 日立金属株式会社 マルチモジュール
US9281302B2 (en) 2014-02-20 2016-03-08 International Business Machines Corporation Implementing inverted master-slave 3D semiconductor stack
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
US9269700B2 (en) 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US20150286529A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Memory device having controller with local memory
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
EP3140743B1 (en) 2014-05-08 2021-11-24 Micron Technology, INC. Hybrid memory cube system interconnect directory-based cache coherence methodology
US9520370B2 (en) * 2014-05-20 2016-12-13 Micron Technology, Inc. Methods of forming semiconductor device assemblies and interconnect structures, and related semiconductor device assemblies and interconnect structures
US9431360B2 (en) * 2014-05-27 2016-08-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9653381B2 (en) 2014-06-17 2017-05-16 Micron Technology, Inc. Semiconductor structures and die assemblies including conductive vias and thermally conductive elements and methods of forming such structures
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9337119B2 (en) * 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9735130B2 (en) * 2014-08-29 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9496154B2 (en) 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
US9543274B2 (en) 2015-01-26 2017-01-10 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity
US9601374B2 (en) 2015-03-26 2017-03-21 Micron Technology, Inc. Semiconductor die assembly
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9780079B2 (en) 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10215500B2 (en) 2015-05-22 2019-02-26 Micron Technology, Inc. Semiconductor device assembly with vapor chamber
US9645619B2 (en) * 2015-05-29 2017-05-09 Corsair Memory, Inc. Micro heat pipe cooling system
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR102445662B1 (ko) 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
WO2017052605A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Redistribution layer diffusion barrier
US10163859B2 (en) 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
CN109075186B (zh) 2015-12-15 2023-09-05 谷歌有限责任公司 超导凸起接合件
US9875993B2 (en) * 2016-01-14 2018-01-23 Micron Technology, Inc. Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US10032695B2 (en) 2016-02-19 2018-07-24 Google Llc Powermap optimized thermally aware 3D chip package
KR102579876B1 (ko) * 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10236229B2 (en) * 2016-06-24 2019-03-19 Xilinx, Inc. Stacked silicon package assembly having conformal lid
US9859262B1 (en) 2016-07-08 2018-01-02 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies
US9978696B2 (en) * 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9761543B1 (en) * 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US20180197761A1 (en) * 2017-01-10 2018-07-12 Axcelis Technologies, Inc. Active workpiece heating or cooling for an ion implantation system
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
CN107247685B (zh) * 2017-05-26 2021-01-12 京信通信技术(广州)有限公司 Mems器件端口特性参数提取方法和装置
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10340242B2 (en) * 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
JP2019054181A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体パッケージ
CN108257927B (zh) * 2018-01-17 2020-02-07 深圳市晶存科技有限公司 一种半导体存储器件
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US10573630B2 (en) * 2018-04-20 2020-02-25 Advanced Micro Devices, Inc. Offset-aligned three-dimensional integrated circuit
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10685937B2 (en) 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
US11107747B2 (en) * 2018-09-19 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with composite thermal interface material structure and method of forming the same
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US11075167B2 (en) 2019-02-01 2021-07-27 Dialog Semiconductor (Uk) Limited Pillared cavity down MIS-SIP
WO2020172557A1 (en) * 2019-02-22 2020-08-27 Micron Technology, Inc. Memory device interface and method
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11043472B1 (en) 2019-05-31 2021-06-22 Kepler Compute Inc. 3D integrated ultra high-bandwidth memory
DE112019007422T5 (de) 2019-05-31 2022-02-24 Micron Technology, Inc. Speicherkomponente für ein system-on-chip-gerät
US10872835B1 (en) * 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US11211378B2 (en) 2019-07-18 2021-12-28 International Business Machines Corporation Heterogeneous integration structure for artificial intelligence computing
US11056443B2 (en) 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
KR20210035546A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 패키지
JP2021052094A (ja) * 2019-09-25 2021-04-01 株式会社ミツバ ドライバ
US11064615B2 (en) * 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
CN111106079B (zh) * 2019-11-21 2021-08-27 青岛歌尔智能传感器有限公司 散热芯片及其制作方法和电子设备
KR20210065353A (ko) 2019-11-27 2021-06-04 삼성전자주식회사 반도체 패키지
CN113035801A (zh) * 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN113629048A (zh) * 2020-05-07 2021-11-09 爱普科技股份有限公司 半导体结构及制造多个半导体结构的方法
KR20220015757A (ko) * 2020-07-31 2022-02-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20220019148A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지
CN111933589B (zh) * 2020-09-03 2021-02-09 立讯电子科技（昆山）有限公司 一种封装结构及其制备工艺
CN112164674A (zh) * 2020-09-24 2021-01-01 芯盟科技有限公司 堆叠式高带宽存储器
FR3115395A1 (fr) 2020-10-16 2022-04-22 Upmem Dispositif semi-conducteur comprenant un empilement de puces et puces d’un tel empilement
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
KR20220075507A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
KR20220163648A (ko) * 2021-06-03 2022-12-12 삼성전자주식회사 반도체 패키지
KR20220164946A (ko) * 2021-06-07 2022-12-14 삼성전자주식회사 반도체 패키지
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US11955406B2 (en) * 2021-11-19 2024-04-09 Google Llc Temperature control element utilized in device die packages
US11887908B2 (en) * 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid
WO2024014361A1 (ja) * 2022-07-14 2024-01-18 株式会社村田製作所 半導体モジュール
TW202407923A (zh) * 2022-07-14 2024-02-16 日商村田製作所股份有限公司 半導體裝置

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234374B2 (ja) 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
US6320257B1 (en) 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
US5789810A (en) 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US6133637A (en) 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6111313A (en) 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US6316786B1 (en) * 1998-08-29 2001-11-13 International Business Machines Corporation Organic opto-electronic devices
AU2001251530A1 (en) 2000-04-10 2001-10-23 Intri-Plex Technologies, Inc. Making integral heat spreader by coining
US6462410B1 (en) 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
US6649443B2 (en) 2001-09-26 2003-11-18 Sun Microsystems, Inc. System for facilitating alignment of silicon die
TW513791B (en) 2001-09-26 2002-12-11 Orient Semiconductor Elect Ltd Modularized 3D stacked IC package
US6637506B2 (en) 2002-03-08 2003-10-28 Sun Microsystems, Inc. Multi-material heat spreader
US6853068B1 (en) 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US6665187B1 (en) 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
US20040042178A1 (en) 2002-09-03 2004-03-04 Vadim Gektin Heat spreader with surface cavity
US7007741B2 (en) 2002-10-18 2006-03-07 Sun Microsystems, Inc. Conformal heat spreader
US6906413B2 (en) 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
US7014093B2 (en) 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
JP4587676B2 (ja) 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US7239020B2 (en) 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7119433B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US8415788B2 (en) 2004-07-08 2013-04-09 Rambus Inc. System and method for dissipating heat from semiconductor devices
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP4086068B2 (ja) 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7183638B2 (en) 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
US7250576B2 (en) 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US7273090B2 (en) 2005-06-29 2007-09-25 Intel Corporation Systems for integrated cold plate and heat spreader
JP2007036104A (ja) 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency
TW200743190A (en) * 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
US20080001277A1 (en) 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7928590B2 (en) 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7547582B2 (en) 2006-09-26 2009-06-16 International Business Machines Corporation Method of fabricating a surface adapting cap with integral adapting material for single and multi chip assemblies
US7514775B2 (en) * 2006-10-09 2009-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US8183686B2 (en) * 2007-03-06 2012-05-22 Nikon Corporation Semiconductor device
KR101361828B1 (ko) * 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
CN101855734B (zh) * 2007-11-15 2011-11-02 松下电器产业株式会社 半导体发光装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
TWI356485B (en) * 2008-02-05 2012-01-11 Ind Tech Res Inst Stacked chip structure and fabrication method ther
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
JP2009246258A (ja) 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
US7838967B2 (en) 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US7939364B2 (en) 2008-05-15 2011-05-10 Oracle America, Inc. Optimized lid attach process for thermal management and multi-surface compliant heat removal
US7928562B2 (en) 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US7781883B2 (en) 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
DE102008048005B3 (de) 2008-09-19 2010-04-08 Infineon Technologies Ag Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US7925949B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
JP5298762B2 (ja) 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
US8314483B2 (en) * 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US7964951B2 (en) 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP2010251427A (ja) 2009-04-13 2010-11-04 Hitachi Ltd 半導体モジュール
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
KR101069499B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8445918B2 (en) * 2010-08-13 2013-05-21 International Business Machines Corporation Thermal enhancement for multi-layer semiconductor stacks
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same

Also Published As

Publication number Publication date
KR101673066B1 (ko) 2016-11-04
CN103988296B (zh) 2017-03-22
WO2013074484A3 (en) 2013-08-15
TW201327740A (zh) 2013-07-01
TWI515845B (zh) 2016-01-01
CN103975428A (zh) 2014-08-06
EP2780939A4 (en) 2015-07-08
KR101661041B1 (ko) 2016-10-10
US11594462B2 (en) 2023-02-28
EP2780939B1 (en) 2022-01-19
US9269646B2 (en) 2016-02-23
US20130119527A1 (en) 2013-05-16
EP2780939A2 (en) 2014-09-24
US20190122950A1 (en) 2019-04-25
US10170389B2 (en) 2019-01-01
EP2780940B1 (en) 2019-04-17
KR20140088183A (ko) 2014-07-09
US10741468B2 (en) 2020-08-11
WO2013074484A2 (en) 2013-05-23
TW201330218A (zh) 2013-07-16
KR20140098783A (ko) 2014-08-08
JP2014533439A (ja) 2014-12-11
JP2016139814A (ja) 2016-08-04
US20150348956A1 (en) 2015-12-03
US20130119528A1 (en) 2013-05-16
WO2013074454A2 (en) 2013-05-23
CN103988296A (zh) 2014-08-13
WO2013074454A3 (en) 2013-07-11
JP6122863B2 (ja) 2017-04-26
US9153520B2 (en) 2015-10-06
EP2780940A4 (en) 2015-06-17
JP6438902B2 (ja) 2018-12-19
JP5897729B2 (ja) 2016-03-30
EP2780940A2 (en) 2014-09-24
US20200350224A1 (en) 2020-11-05
JP2014533440A (ja) 2014-12-11
CN103975428B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
TWI518872B (zh) 具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法
US10978427B2 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
TWI553785B (zh) 具有改良式熱性能之堆疊式半導體晶粒組件及相關之系統及方法
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
JP6317028B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリの製造方法
TW201843782A (zh) 具有電功能熱傳導結構之半導體裝置組件
TWI680543B (zh) 具有底部填充控制腔之半導體裝置總成
JP2017525150A (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
TWI683404B (zh) 具有延伸穿過下方之中介層的散熱器之半導體晶粒總成及相關技術