CN103975428B - 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法 - Google Patents

具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法 Download PDF

Info

Publication number
CN103975428B
CN103975428B CN201280059990.5A CN201280059990A CN103975428B CN 103975428 B CN103975428 B CN 103975428B CN 201280059990 A CN201280059990 A CN 201280059990A CN 103975428 B CN103975428 B CN 103975428B
Authority
CN
China
Prior art keywords
semiconductor die
storehouse
die
semiconductor
nude film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280059990.5A
Other languages
English (en)
Other versions
CN103975428A (zh
Inventor
罗时剑
李晓
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103975428A publication Critical patent/CN103975428A/zh
Application granted granted Critical
Publication of CN103975428B publication Critical patent/CN103975428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示一种半导体裸片组合件，其包括在堆栈中的多个半导体裸片。另一半导体裸片邻近于所述堆栈并且具有一区域，所述区域可包括外围延伸越出所述堆栈的相对较高功率密度区域。传导元件在所述堆栈中的半导体裸片的和所述另一半导体裸片的集成电路之间延伸并且电互连所述堆栈中的半导体裸片与所述另一半导体裸片的集成电路。热柱插入于所述堆栈的半导体裸片之间，并且例如盖等热量耗散结构与所述堆栈的最上裸片及所述另一半导体裸片的所述高功率密度区域接触。还揭示其它裸片组合件、半导体装置及管理半导体裸片组合件内的热量传送的方法。

Description

具有增强型热管理的半导体裸片组合件、包含所述半导体裸 片组合件的半导体装置及相关方法
优先权主张
本申请案主张2012年9月13日申请的第13/613,235号美国专利申请案的权利，所述案主张2011年11月14日申请的第61/559,659号美国临时专利申请案的权利及2011年11月14日申请的第61/559,664号美国临时专利申请案的权利。本申请案还与2012年9月13日申请并且名为“具有多个热路径的堆叠半导体裸片组合件以及相关联系统及方法(STACKEDSEMICONDUCTOR DIE ASSEMBLIES WITH MULTIPLE THERMAL PATHS AND ASSOCIATEDSYSTEMS AND METHODS)”的第13/613,540号美国专利申请案相关。
技术领域
本发明的实施例涉及具有增强型热管理的半导体裸片组合件、包含此类组合件的半导体装置，以及相关方法。
背景技术
增加电路密度为半导体装置制造商的持续目的。一种长期受欢迎的配置为垂直堆叠的半导体裸片的组合件，所述裸片中的至少一些电互连并且所述堆叠的裸片组合件机械地且电连接到例如带有传导迹线的衬底等较高层级封装。
一种运用多个堆叠的半导体裸片的配置为微柱状栅阵列封装(“MPGA”)。此封装包括从最上裸片到最下裸片垂直互连的多个(例如，4个(4))动态随机存取(DRAM)半导体存储器裸片的堆栈，及用于连接到逻辑裸片(例如通过非限制性举例，芯片上系统(SoC)裸片)的从所述最下存储器裸片的底侧延伸的多个导电柱。
所述逻辑裸片或SoC裸片的提供者常规地将其装置安装到中介层(interposer)(例如球栅阵列(BGA)衬底)，所述逻辑裸片或SoC裸片包含用于到MPGA的底侧上的传导柱的连接的传导通孔。MPGA安装到所述中介层上的所述逻辑裸片或SoC裸片，并且所述组合件接着用囊装材料包覆成成品球栅阵列(BGA)封装。
上述配置使得快速存储器存取成为可能，并且减小功率要求。
MPGA的尤其有前途的实施方案为所谓“混合存储器立方体”(HMC)，其为并入位于与穿硅通孔(TSV)互连的DRAM裸片的垂直堆栈下方的高速逻辑裸片的裸片组合件。DRAM裸片经特定配置以仅处置数据，同时所述逻辑裸片提供HMC内的所有DRAM控制。预期所述设计缩短延时，并且极大地提高带宽及速度，同时给予大幅度减少的功率需求及物理空间要求，并且通过使用不同逻辑裸片为多个平台及应用提供灵活性。
上文设计的终端产品将尤其在移动电子装置(例如所谓“智能手机”、膝上型计算机及笔记本电脑、超级计算机、装置、及装置及装置)中得到多种应用。
关于上文提到的设计的实施方案的一个重要焦点为对在所述裸片组合件的基底处的逻辑或SoC裸片操作期间产生的大量热量的有效热管理，使得封装内的每一裸片的最大操作温度(通常称为Tmax)不超过可接受限制。
发明内容
在本发明的一个实施例中，一种半导体裸片组合件包括：在堆栈中的多个半导体裸片；传导元件，其在所述堆栈中的半导体裸片之间并且互连所述堆栈中的半导体裸片的集成电路；导热结构，其在所述堆栈中的半导体裸片之间并且与所述集成电路电隔离；以及电介质材料，其定位于所述堆栈中的半导体裸片之间并且环绕所述传导元件及所述导热元件。
在另一实施例中，一种半导体装置包括：住堆栈中的多个存储器裸片；在所述堆栈中的邻近存储器裸片之间的多个导热结构，其不同于电连接所述堆栈中的邻近存储器裸片的集成电路的传导元件；以及电介质材料，其在所述邻近存储器裸片之间并且环绕所述多个导热结构。逻辑裸片在所述堆栈的基底处并且包括相对较高功率密度区域及相对较低功率密度区域，其中所述相对较高功率密度区域的至少一部分向外围延伸越出所述堆栈的至少一个侧。具有大于所述逻辑裸片的外围侧向广度的衬底在所述逻辑裸片下面，且盖安置于存储器裸片的所述堆栈及所述逻辑裸片上方并且所述盖与所述衬底热接触且与所述堆栈的最上存储器裸片热接触且与所述逻辑裸片的所述相对较高功率密度区域热接触。
又另一实施例为一种分布在半导体裸片组合件内产生的热量的方法，所述半导体裸片组合件包括与具有第二较大Tmax规格的另一半导体裸片电连接的具有第一Tmax规格的半导体裸片的堆栈，且所述方法包括：用不同于所述堆栈的半导体裸片之间的导电元件的导热结构增强从所述堆栈的紧邻所述另一半导体裸片的一个半导体裸片经过所述堆栈的距所述另一半导体裸片最远的半导体裸片到热量耗散结构的热量传递；抑制从所述另一半导体裸片到所述堆栈的所述紧邻半导体裸片的热量传递；以及从所述另一半导体裸片直接传递热量到热量耗散结构。
在进一步实施例中，一种半导体裸片封装包括：存储器裸片的堆栈，其在具有外围延伸区的逻辑裸片上方；导热结构，其在所述堆栈中的邻近存储器裸片之间并且与所述存储器裸片的集成电路电隔离；以及热量耗散结构，其与所述堆栈中的最上存储器裸片热接触，并且与所述逻辑裸片的所述外围延伸区热接触。
在又进一步实施例中，一种半导体裸片组合件包括：在堆栈中的多个半导体裸片；邻近于所述堆栈的另一半导体裸片，其包括相对较低功率密度区域及相对较高功率密度区域；传导元件，其在所述堆栈中的所述半导体裸片与所述另一半导体裸片之间，并且电互连所述堆栈中的所述半导体裸片与所述另一半导体裸片的集成电路；电隔离的热柱，其插入于半导体裸片的所述堆栈之间；以及热量耗散结构，其与所述堆栈的最上裸片及所述另一半导体裸片的所述相对较高功率密度区域热接触。
在额外实施例中，一种管理包括多个半导体裸片的组合件中的热量传递的方法，所述方法包括：阻碍从较高功率裸片的一部分到邻近较低功率裸片的热量传递；增强从所述邻近较低功率裸片到至少一个其它较低功率裸片的热量传递；以及将热量从所述较高功率裸片的另一部分传递到邻近热量耗散结构。
在又另一额外实施例中，一种多裸片组合件包括：堆叠在半导体裸片上方的半导体裸片；以及多个侧向分隔的导热结构，其在所述半导体裸片与所述另一半导体裸片之间，并且与所述半导体裸片及所述另一半导体裸片中的至少一者电隔离。
附图说明
图1为配置为混合存储器立方体的半导体装置封装的一部分的示意性横剖面图；
图2为图1的半导体装置封装的一部分的放大示意性横剖面图；
图3A到3C为具有传导元件及在其表面上的热柱的半导体裸片的一部分的示意性俯视图；以及
图4为具有侧向偏移热柱的两个堆叠半导体裸片的放大示意性横剖面图。
具体实施方式
本发明揭示半导体裸片组合件、包含半导体裸片组合件的半导体装置及制作半导体裸片组合件的方法。如本文使用，术语“晶片”表示并且包含呈整体半导体衬底形式的某一体积的半导体材料，并且其不限于常规实质上圆形晶片。如本文使用，术语“半导体材料”表示并且包含硅、锗、砷化镓、磷化铟及其它III-V或II-VI类型的半导体材料。如本文使用，术语“半导体裸片”及“裸片”及其复数形式表示并且包含带有集成电路并且从整体半导体衬底单件化的一或多个区段。如本文使用，术语“存储器裸片”及其复数形式表示并且包含所有形式的集成电路存储器，包含(通过非限制性实例的方式包含)DRAM、SRAM、快闪存储器及其它存储器形式。
下列描述提供具体细节，例如材料类型及处理条件以提供本发明的实施例的透彻描述。然而，所属领域的一般技术人员将了解可在不运用这些具体细节的情况下实践本发明的实施例。实际上，本发明的实施例可与工业中运用的常规半导体制作技术结合而实践。另外，下文提供的描述不形成用于制造半导体装置的完整工艺流程。下文仅详细描述了解本发明的实施例所需要的那些处理动作及结构。可通过常规制作技术来执行从半导体结构形成完整半导体装置的额外动作。
在以下详细描述中，参考附图，所述图式形成所述描述的一部分并且在所述图式中通过说明的方式展示具体实施例，本发明可在所述具体实施例中实践。以足够细节描述这些实施例以使得所属领域的技术人员能够实施本发明的实施例。然而，可实施其它实施例，并且可做出由本发明涵盖的结构、逻辑及电改变。本文呈现的说明并非一定为任何特定组合件、存储器裸片、逻辑裸片或系统的实际视图，而仅为理想化的表示，其经运用以较完整描述本发明的实施例。本文呈现的所述图式未必是按比例绘制。另外，图式之间共同的元件可保持相同或保持为类似数字表示。
如本文运用，如与给定参数结合使用，视情况，术语“约”及“实质上”各自表示并且包含从为正常制造公差、材料变差、测量仪表的精确度、控制的一致性等之内的特定参数提供参考的代表值的变化。
现在参考图式的图1到4，描述根据本发明的一或多个实施例的半导体裸片组合件及半导体装置。
在一个实施例中，一种半导体裸片组合件包括：在堆栈中的多个半导体裸片；传导元件，其在所述堆栈中的半导体裸片之间并且互连所述堆栈中的半导体裸片的集成电路；导热结构，其在所述堆栈中的半导体裸片之间并且与所述集成电路电隔离；以及电介质材料，其定位于所述堆栈中的半导体裸片之间并且环绕所述传导元件及所述热柱。
图1示意地描绘配置为BGA封装的HMC100的一部分。具体来说，图1描绘HMC100的半部，其剩余半部可包括所述经描绘的半部的镜像。然而，HMC100可或可不对称，并且对称性对本发明的实施例的实施及功能不重要。为了逻辑裸片102到中介层106的增强型附接，使用多个外部导电元件104a将高速逻辑裸片102电连接并且物理连接到呈中介层106的形式的衬底的电路(未展示)，外部导电元件104a延伸通过例如环氧树脂等电介质封装材料105。继而，中介层106运用另外多个外部导电元件104b以连接到较高层级的封装。虽然外部导电元件104a及104b经描绘为常规焊球，但是可运用包括多种材料及结构(包含(但不限于)短柱、凸块、金属柱或金属柱状物、传导环氧树脂、填充导体的环氧树脂及Z形轴各向异性传导膜)的其它导电元件作为HMC100的信号、功率及接地导体。
高速逻辑裸片102向外围延伸越出存储器裸片堆栈110的一或多个侧上的垂直堆叠的存储器裸片108a到108d。在一个实施例中，存储器裸片108a到108d为DRAM裸片。逻辑裸片102的还可表征为边沿或架的外围延伸区112可包括相对较高功率密度区域114，同时逻辑裸片102的内部区包括相对较低功率密度区域118。类似地，在另一实施例中，逻辑裸片102的内部区116可包括相对较高功率密度区域，并且外围延伸区112可包括相对较低功率密度区域。在一些实施例中，逻辑裸片102可包括一个以上相对较高功率密度区域。例如，高功率密度区域114可包括SERDES(即，串行化器/解串行化器)高速通信链路。较高功率密度区域114在所述裸片组合件的操作期间提供显著热量源并且其可由本发明的实施例容纳以避免一或多个存储器裸片108a到108d的由热量诱导的降级及故障以及逻辑裸片102的故障。
逻辑裸片102及存储器裸片108a以及存储器裸片108b到108d通过多个导电元件120电互连，多个导电元件120中的每一者可包括呈柱、柱状物、短柱或凸块形式的金属材料或其它导电材料(例如传导或填充导体的环氧树脂)的离散元件。可使用传导穿孔122而实现逻辑裸片102及存储器裸片108a到108d中的每一者的作用表面与对置背侧之间的电连接，传导穿孔122在产业中通常称为穿硅通孔或“TSV”，如上文提到，其常规地形成并且用电介质材料与周围半导体材料电隔离。在一些实施例中，TSV可延伸通过一或多个裸片的仅一部分厚度。可在TSV中使用可定位于衬里内(如果需要，包括势垒材料)的各种传导材料以传导信号、电力并且接地。铜为在TSV中使用的适合材料。
传导元件120及TSV122除了提供电连接之外还提供从逻辑裸片102经过存储器裸片堆栈110的热量传递。此类热量传递归因于其对存储器裸片堆栈110的不利影响及(尤其)对最下存储器裸片108a的不利影响(归因于与逻辑裸片102热能耦合)而为非所要的。具体来说，通过逻辑裸片102及特定来说通过所述相对较高功率密度区域114产生并且传递到最下存储器裸片108a的热量，及通过存储器裸片108a到108d产生的热量经常不能足够有效地传递通过存储器裸片堆栈110，从而无法将裸片操作温度维持于低于可接受最大值。因此，此热量可造成高于可接受限值的存储器裸片108a(并且潜在地，一段时间之后在存储器裸片堆栈110中的其它存储器裸片108中)中的Tmax，从而使存储器裸片108a降级并且最终损坏。因此，本发明的实施例提供用于通过选择性地阻碍并且增强HMC100或其它多裸片组合件的部分内的热量传递来增强热管理的特征及元件。
在一个实施例中，在存储器裸片108a到108d的一些或所有者之间可使用呈柱形式的导热结构130，以选择性地促进通过存储器裸片堆栈110到热界面材料(TIM)132并且最终到热量耗散结构的热量传递，导热结构130在本文中称为“热柱”以与导电元件120(下文有时称之为“传导元件”)区别，所述导热结构可包括导电柱并且其电互连逻辑裸片102及存储器裸片108a到108d的集成电路，所述热量耗散结构还可表征为散热器的形式，并且其可结构化为盖134。盖134可具有用TIM连接到其的散热片(未展示)，所述散热片具有用于增强型热量耗散的例如多个翼片或其上的其它表面区增强型结构，或可包含构成整体的散热片结构。热柱130不电连接到存储器裸片108a到108d的集成电路，但是仅作为存储器裸片堆栈110的相应存储器裸片108a到108d之间的热量传递导管。热柱130可包括呈铜柱、短柱、凸块或衬垫的形式的离散元件；具有焊料帽盖的铜柱或短柱；具有镍势垒层及焊料帽盖的铜柱或短柱或包括包含(但不限于)铜、锡、银及铟的一或多个适合材料的另一高导热结构。除了热传导率之外，热柱130的性质对其功能不重要，并且因此可利用多种材料。
特别地，至少在一些实施例中，逻辑裸片102与最下存储器裸片108a之间可不运用热柱130以限制从逻辑裸片102的热量传递，同时热柱130用于促进从存储器裸片108a向上经过存储器裸片108b到108d及TIM132到盖134的热量传递。在一些实施例中，逻辑裸片102与存储器裸片108a之间可运用较少数目的热柱130以提供比存储器裸片108a到108d之间的热柱130小的热量传递能力。图式的图2描绘图1的放大部分，其包含具有叠置的最下存储器裸片108a及第二存储器裸片108b的区段的逻辑裸片102的区段。如所描绘，在其中逻辑裸片102及存储器裸片108a到108d以所谓“倒装芯片”定向反转的图1中展示的定向中，导电元件120各自包括在结合衬垫142下方的铜柱140、在铜柱140下方的镍势垒材料144及在镍势垒材料144下面的焊锡材料146(例如，Sn/Ag、Sn/Pb)，焊料146在回焊之后结合到对置下裸片上的传导衬垫148。同时如所描绘，铜柱140形成于每一存储器裸片108的作用表面150上，预期铜柱140可驻留于裸片的背侧152上，并且传导衬垫148可形成于作用表面150上。
热柱130可与传导元件120相同或不同地结构化。如图2中描绘，热柱130可各自包括铜柱140、镍势垒材料144及焊料材料146，焊料材料146在回焊之后结合到对置裸片上的传导衬垫148。如图2中描绘，热柱130可安置于存储器裸片108b的作用表面钝化层154上，热柱130从作用表面钝化层154突出。而且，不同于连同通过作用表面钝化层154电连接到TSV122的传导元件120一起使用的传导衬垫148，连同热柱130一起使用的传导衬垫148t不与存储器裸片108a电接触，传导衬垫148通过结合衬垫142驻留于存储器裸片108a上。确切地说，传导衬垫148t可安置于所述裸片的钝化层156上方，钝化层156在图2中展示为背侧钝化层。
在热柱130通过作用表面钝化层154与存储器裸片108b电隔离的情况下，传导衬垫148t及一些实施例中如以虚线展示的势垒材料158(例如，SiNx、SiOx中的至少一者)还可直接安置于背侧152上。势垒材料158可包括通过化学气相沉积所沉积的氮化硅上的氧化硅。在背侧钝化层156缺失的情况下，势垒材料158可安置于背侧152上的传导衬垫148t下面的背侧152上，以防止传导衬垫148的材料到相关联存储器裸片108的半导体材料中的非所要迁移。其它势垒材料158可包括(但不限于)氮化钨及氮化钛。在势垒材料158的沉积之前，例如钛或钽等额外粘合材料可安置于背侧152上方，以促进势垒材料158到相关联裸片108的半导体材料的结合。
电介质底填充材料160延伸在逻辑裸片102与最下存储器裸片108a之间并且在存储器裸片108a到108d中的每一者与一或多个邻近存储器裸片108a到108d之间，环绕传导元件120及热柱130侧向延伸。例如，可运用毛细管型底填充、预施加非传导膏、非传导膜、晶片层级底填充或模制底填充作为电介质底填充160。
进一步，已例如通过实例而非限制的方式将热柱130说明并且描述为传导元件120的类似结构及材料内容物。例如，热柱130可包括单件式铜柱或具有焊料材料帽盖但不具有居间势垒材料的铜柱或甚至包括仅焊料凸块。另外，例如铟基焊料等低温焊料材料可用于具有低热能预算并且需要低操作温度的配置，并且用于增强性能。如果通过半导体裸片携载的热柱130仅接触邻近半导体裸片但无需结合到其，则可省略传导衬垫148，并且热柱130的末端可直接接触邻近半导体裸片上的势垒材料158，例如SiNx及SiOx中的至少一者。
预期呈例如热柱130的形式的导热结构可如图1中说明实质上均匀分布横跨存储器裸片108a到108d的主要(即，作用及背侧)表面，以实质上实现一致热量传递。然而，此类热柱130还可非均匀分布，使更多热柱放置于在操作期间展现更大热量产生的区域中，此类区域在产业中表征为“过热部位”。热柱的此非均匀分布可包括单独或组合的一或多个实施方案。例如，如图3A中描绘，与过热部位155附近处(例如，在其上方)的传导元件120交替的热柱130(为清楚的目的也用“T”标示)可包括较大每表面面积单位数目，并且具有比存储器裸片108的其它区中的热柱130较小的间距。在图3B中，与过热部位155附近的传导元件120交替的热柱130a的每表面面积单位数目可为与存储器裸片108的其它区中的热柱130相同的每表面面积单位数目，但是可具有较大横向横截表面面积，其包括例如较大圆柱状热柱130a1、椭圆形热柱130a2或矩形热柱130a3。在图3C中，导热结构130b本身可不配置为柱，但反而配置为线性或非线性壁结构。因此，本文使用的术语“柱”应以广泛意义而非以限制意义解释以涵盖多种导热结构。而且，因为出于清楚的目的已经减小相关特征大小，并且增加间距，所以所属领域的一般技术人员将了解传导元件120及热柱130、130a及130b的尺寸及间距并非按比例。
因此，延伸于至少两个邻近存储器裸片之间的导热结构可经定大小及/或布置以使在所述堆栈的外围内的至少一个区域中的热量传递能力大于在所述堆栈的外围内的至少一个其它区域中的热量传递能力。
另外，多个导热结构可延伸于所述堆栈中的最下存储器裸片与所述逻辑裸片之间，所述多个导热结构经定大小及/或布置以使在所述逻辑裸片与所述最下存储器裸片之间提供的热量传递能力小于通过所述堆栈中的邻近存储器裸片之间的所述多个导热结构提供的热量传递能力。
还预期延伸于堆栈中的各种存储器裸片108之间的热柱130无须垂直对准。例如，如图4中描绘，从存储器裸片108b延伸到存储器裸片108c的热柱130-1可与从存储器裸片108a延伸到存储器裸片108b的热柱130-2侧向偏移。另外，如以虚线展示的导热材料的热量传递线138可从热柱130-1的位置侧向延伸到热柱130-2上方的位置，以促进在两个热柱130-1与130-2之间的热量传递。
在一实施例中，一种半导体裸片封装包括：存储器裸片的堆栈，其在具有外围延伸区的逻辑裸片上方；导热结构，其延伸于所述堆栈中的邻近存储器裸片之间，并且与所述存储器裸片的集成电路电隔离；以及热量耗散结构，其与所述堆栈中的最上存储器裸片热接触，并且与所述逻辑裸片的外围延伸区热接触。
在一些实施例中，对热管理的进一步增强可包含针对盖134(图1)的材料的选择性使用，其还可表征为与适合TIM132及盖密封材料136组合的散热器(图1)。例如，盖134可包括金属材料(例如镍涂覆铜、铝、或阳极氧化铝)、低热膨胀系数(CTE)高热传导率的陶瓷或复合材料(例如A1SiC、A1N、dialloy(金刚石/金属合金))或硅。盖134可包括单件或多件，以便易于制作及组装，并且选择性地定制盖134的一或多个部分的热量传递特性。另外，盖134中可运用微散热管，但是此类结构增加复杂性，并且因此增加成本。
TIM132可包括聚合物TIM，例如基于聚硅氧的凝胶或粘合剂环氧树脂。TIM132还可包括金属TIM，例如铟或其它(Sn、Ag等)焊料，或可包括较复杂材料，例如类金刚石碳(DLC)或碳纳米管。已提到因为盖134通过盖密封材料136固定到中介层106，所以TIM132可但无需在最上存储器裸片108d与盖134之间提供粘合剂或其它结合效果。针对TIM132的一个适合选择为聚合物基、金属填充的TIM。
再次参考图1，应注意，在一些实施例中，盖134可关于到存储器裸片堆栈110及逻辑裸片102的外围延伸区112的所选择靠近度而配置，其中盖134的第一部分134a通过TIM132的区段而与最上存储器裸片108d热接触，另一盖部分134b通过TIM132的另一区段而与逻辑裸片102的外围延伸区112均匀热接触，并且再一盖部分134c通过盖密封材料136而与中介层106热接触。盖134经配置具有空腔170，所述空腔170内收纳存储器裸片108a到108d及逻辑裸片102，盖部分134a的空腔底板172提供用于存储器裸片108d的热接触区，另一盖部分134b的台阶174提供用于逻辑裸片102的延伸外围区112的热接触区，再一盖部分134c的台阶176提供与中介层106的热接触区。因此，提供两个分离的热量传递路径。
在此实施例中，一种半导体装置包括：在堆栈中的多个存储器裸片；导热结构，其在所述堆栈中的邻近存储器裸片之间；电介质材料，其在所述邻近存储器裸片之间并且环绕所述导热元件；逻辑裸片，其在所述堆栈的基底处并且包括相对较高功率密度区域及相对较低功率密度区域，其中所述相对较高功率密度区域的至少一部分外围延伸越出所述堆栈的至少一个侧；衬底，其具有比所述逻辑裸片大的外围侧向广度、在所述逻辑裸片下面；以及盖，其安置于所述存储器裸片堆栈及所述逻辑裸片上方，并且所述盖与所述衬底热接触且与所述堆栈的最上存储器裸片热接触且与所述逻辑裸片的所述相对较高功率密度区域热接触。
盖密封材料136可采取数种不同形式，例如聚硅氧基或环氧树脂基粘合剂或焊料。可采取另一途径，例如在盖134与中介层106之间使用Si-Si或Cu-Cu直接盖密封。盖密封材料136的一个适合选择为聚硅氧基粘合剂，作为通过密歇根米德兰(Midland，Michigan)的道康宁公司(Dow Corning Corporation)的EA-6700微电子粘合剂而给予。
关于逻辑裸片102及存储器裸片108a到108d的结构，在一些实施例中，钝化层材料的适合选择可经运用以根据需要阻碍或增强热量传递。例如，在面对最下存储器裸片108a的逻辑裸片102的主要表面上(并且视情况地运用于存储器裸片108a的面对主要表面上)可运用常规聚合物基钝化层材料。例如聚酰亚胺、聚苯并恶唑(PBO)或双马来酰亚胺三嗪(BT)树脂的此类材料展现大约0.2W/mK的低热能传导率。此材料的使用有利地阻碍从逻辑裸片102到存储器裸片108a的热量传递。另一方面，可运用充当有效扩散势垒并且展现大约2.0W/mK的较高热能传导率的钝化层材料作为存储器裸片108a到108d上的作用表面钝化层154并且作为背侧钝化层156以促进到盖134的热量传递。适合材料包含例如且不限于SiNx、SiOx或旋涂式玻璃(SOG)。虽然结晶Si3N4通常称为具有30W/mK的热能传导率，然而使用例如在晶片处理中运用的低温度沉积条件，可得到2.0W/mK的较低k。k值可通过添加例如Al2O3、Y2O3、NdOx而大幅度增加到超过100W/mK。当然，使用相对薄钝化层促进存储器裸片108与接触热柱130之间的热量传递。
如上文提到，底填充材料160可包括任何适合的电介质材料或多种材料。然而，可期望在逻辑裸片102与DRAM裸片108a之间运用展现相对低热能传导率(例如，低k)的底填充以抑制热量传递，但是在DRAM裸片108a到108d之间运用展现相对高热能传导率(例如，高k)的另一不同底填充材料以增强热量传递。已经提出例如氮化硼、氧化硅涂覆的氮化铝及氧化铝填充物以增强底填充材料的热能传导率。用于在逻辑裸片102与存储器裸片108a之间安置的适合底填充可为常规毛细管型底填充，其可展现约0.2W/mK到约0.5W/mK的热能传导率。展现约0.5W/mK的热能传导率的常规非传导性、非流动环氧树脂膏可安置于互相邻近的存储器裸片108a到108d之间。然而，可于逻辑裸片102与存储器裸片108a之间以及存储器裸片108a到108d中的每一者之间运用相同或不同底填充材料160。
从更广泛观点，可于堆栈中的不同半导体裸片之间运用展现不同热能传导率的不同电介质材料，以分别增强或抑制在所述堆栈中的邻近裸片之间的热量传递。类似地，展现不同热能传导率的电介质材料可放置于垂直邻近半导体裸片的不同侧向分隔区域之间，以选择性地增强或阻碍垂直热量传递。例如，堆栈中的叠置的半导体裸片的相对较高功率密度区域可垂直对准，并且可于与所述相对较高功率密度区域对准的所述半导体裸片之间运用高热能传导率电介质材料，以提供增强型热量传递导管，同时可用较低热能传导率电介质材料填充所述邻近半导体裸片之间的侧向邻近或围绕区以抑制热量传递。
例如，具有在铜与焊料帽盖之间的镍势垒的铜热柱130可展现在钝化层上方的大约30W/mK的热能传导率。因此，足够横向横截面积及足够数目的热柱130的存在可补偿底填充材料160的相对有限热能传导率。当然，可运用逻辑裸片102与最下存储器裸片108a之间的热柱130的缺失结合运用低k底填充材料160，以根据需要抑制在逻辑裸片102与最下存储器裸片108a之间的热量传递。
为正确看待本发明的实施例，可运用结构及材料的选择性使用以选择性地实质上热耦合或解耦合多裸片组合件的不同区域，以针对所述组合件的每一裸片将其所有组件维持于低于Tmax的操作温度。从另一观点看待，本发明的实施例可经运用以选择性地并且有利地重新分布通过多裸片组合件的各种裸片产生的热量。
因此，本发明的实施例包括一种分布半导体裸片组合件内产生的热量的方法，所述半导体裸片组合件包括具有与具有第二更大Tmax规格的另一半导体裸片电连接的具有第一Tmax规格的堆叠半导体裸片，所述方法包括：用不同于所述堆栈的半导体裸片之间的导电元件的导热结构增强从所述堆栈的紧邻其它半导体裸片的半导体裸片经过所述堆栈的距所述另一半导体裸片最远的半导体裸片到热量耗散结构的热量传递；抑制从所述另一半导体裸片到所述堆栈的所述紧邻半导体裸片的热量传递；以及从所述另一半导体裸片直接传递热量到热量耗散结构。
为提供观点，可采取运用逻辑裸片102及其上堆叠的四个DRAM裸片108a到108d的HMC100的情况。如图1中描绘，可包括较高功率密度区域114的逻辑裸片102的延伸外围区112向外围延伸越出裸片堆栈110的一或多个侧。在运用常规热量管理技术时，甚至在使用铜TSV时，在运用于逻辑裸片上方的DRAM裸片堆栈110的常规封装中，在所述裸片组合件中产生局域化过热部位的逻辑裸片102的高功率密度区域114可引起所述常规封装中的所述组合件裸片之间的30℃的Tmax增加。
例如，并且再次参考图1，还称为散热器的常规盖通过TIM132仅与裸片堆栈110的顶部热接触，此盖的内部轮廓通过虚线L展示，使得可包括较高功率密度区域114的延伸外围区112不与所述盖接触。因此，从逻辑裸片102的外围延伸区112到具有内部轮廓L的所述盖的可用主要热量传递路径通过存储器裸片堆栈110。特定来说，底部DRAM裸片108a经历来自逻辑裸片102的显著增加的热量流动。这导致比规格要求的高得多的接面温度Tj及Tmax。相比来说，本发明的一或多个实施例通过TIM132及盖134的台阶174提供第一热量传递路径(箭头HT1)给逻辑裸片102的外围延伸区112，以实质上绕过DRAM裸片108a到108d。通过热柱130经过存储器裸片108b到108d及TIM132到盖134而提供用于来自最下存储器裸片108的热量及来自逻辑裸片102的任何剩余热量的另一第二热量传递路径HT2。因此，本发明的实施例提供两个解耦合的热量传递路径HT1及HT2以增强针对HMC100的热管理，实现针对底部DRAM裸片108a的较低操作温度，并且使逻辑裸片102及DRAM裸片108a到108d符合其相应温度规格。
在讨论的具体实例中，逻辑的Tmax＜105℃，并且DRAM的Tmax＜95℃。堆栈的四个DRAM裸片108a到108d加上一个逻辑裸片102使用来自美国宾夕法尼亚州Canonsburg市的ANSYS，Inc.，的市售的有限元素分析MECHANICAL计算机辅助工程(CAE)软件执行数学热能模拟。下文列出针对所执行的模拟的参数值。运用对逻辑裸片102为11.2W功率及每一DRAM裸片108为1.6W的边界条件，无经由所述组合件的衬底(例如，中介层106)侧的热量通量耗散。指定逻辑裸片102及DRAM裸片108a到108d的每一者为约50μm厚且具有在周围温度时为140W/mK并且在操作温度时为110W/mK的热能传导率(k)的硅。裸片之间的底填充为k＝0.5W/mK，并且每一裸片的作用表面上的钝化层指定为4μm的具有k＝0.2W/mK的聚酰亚胺。指定每一裸片的背侧钝化层为1.5μm到2μm的具有另一0.5μm的具有k＝2.0W/mK的氮化硅的聚酰亚胺，并且每一裸片内的TSV122为具有k＝1.5W/mK的电介质衬里的k＝398W/mK。指定TIM132为3.8W/mK的热能传导率。如所模制，传导元件120包括与TSV连通的含镍势垒层及SnAg焊料并且具有98W/mK的热能传导率的一个30μm直径铜柱，但是不具有在任何裸片之间的热柱130，并且运用不与逻辑裸片102的外围延伸区112(如图1中通过虚线L描绘)接触的常规配置盖，Tmax逻辑裸片为127.7℃，同时底部DRAM裸片的Tmax为108.9℃。根据本发明且如关于图1描述，使用盖134连同具3.8W/mK的热能传导率的50μm厚的TIM及在逻辑裸片102的外围延伸区112上的盖134的400μm重叠，Tmax逻辑裸片减少到105.9℃，同时Tmax底部DRAM裸片减少到98.9℃。以所述组合件的全部裸片之间的100μm的间距在钝化层上方添加直径为30μm且热能传导率为30W/mK的电隔离热柱130得到Tmax为99.0℃的逻辑裸片，同时底部DRAM裸片的Tmax减小到95.5℃，其在针对逻辑裸片102的规格内，但仍在针对所述底部DRAM裸片108a的规格之外。然而，从底部DRAM裸片108a与逻辑裸片102之间去除热柱130得到在规格内的102.8℃Tmax的逻辑裸片及93.0℃Tmax的DRAM裸片。预期可在逻辑裸片102与DRAM裸片108a之间运用一些热柱，以进一步减小逻辑裸片温度，而不将DRAM裸片108a加热到规格范围外。
如上文描述，一种管理包括多个半导体裸片的组合件中的热量传递的方法包括：阻碍从较高功率裸片到邻近较低功率裸片的热量传递；增强从所述邻近较低功率裸片到至少一个其它较低功率裸片的热量传递；以及将热量从所述较高功率裸片传递到邻近热量耗散结构。
还如上文描述，本发明的实施例的特征可为一种多裸片组合件，其包括：堆叠于另一半导体裸片上方的半导体裸片；以及在所述半导体裸片与所述另一半导体裸片之间并且与所述半导体裸片及所述另一半导体裸片的至少一者电隔离的多个侧向分隔导热结构。
虽然在个别存储器裸片108a到108d的堆栈的上下文中加以说明，但是本发明还预期使用较多或较少存储器裸片以及使用存储器裸片的多个堆叠(每一逻辑裸片上一个堆栈)，及各自包括一个以上存储器裸片、叠置于包括一个以上逻辑裸片的晶片区段上的堆叠的部分晶片区段。
除了通过本发明的实施例提供的上文列举的优点之外，还应注意，通过电镀或无电极电镀形成热柱130与传导元件120(例如可对晶片级实现)得到两种类型结构的增强型电镀一致性。
本发明还预期多裸片组合件的一或多个实施例的实施方案，所述多裸片组合件并入有不同于存储器及逻辑裸片的半导体裸片，所述多裸片组合件具有在所述组合件的部分内并且关于到用于外部耗散热量的热量耗散结构的热量传递的用于呈选择性热能传递阻碍、选择性热能传递增强及选择性热能传递重新分布的形式的热管理的结构及材料。此类热量耗散结构及其组合包含(但不限于)盖、散热片、散热器、微型散热管等。
在如上文描述的各种实施例中，一种半导体裸片组合件包括：在堆栈中的多个半导体裸片；另一半导体裸片，其邻近于所述堆栈、包括相对较低功率密度区域及相对较高功率密度；传导元件，其在所述堆栈中的半导体裸片与所述另一半导体裸片之间并且电互连所述堆栈中的所述半导体裸片与所述另一半导体裸片的集成电路；插入于所述堆栈的半导体裸片之间的热柱；以及热量耗散结构，其与所述堆栈的最上裸片及所述另一半导体裸片的相对较高功率密度区域热接触。
虽然本发明可有各种修改及替代形式，但是已经在图式中通过实例的方式展示并且已经在本文中详细描述具体实施例。然而，本发明不希望限于所揭示的特定形式。确切地说，本发明涵盖落入如通过所附权利要求书定义的本发明的范围及其合法等效物内的所有修改、等效物及替代。

Claims (34)

1.一种半导体裸片组合件，其包括：
在堆栈中的多个半导体裸片；
传导元件，其在所述堆栈中的所述多个半导体裸片之间并且互连所述堆栈中的所述多个半导体裸片的集成电路；
导热结构，其在所述堆栈中的所述多个半导体裸片之间并且与所述集成电路电隔离；
电介质材料，其定位于所述堆栈中的所述多个半导体裸片之间并且环绕所述传导元件及所述导热结构；
另一半导体裸片，其定位于所述堆栈中的所述多个半导体裸片下方，所述另一半导体裸片包括相对较高功率密度区域，所述相对较高功率密度区域在所述另一半导体裸片侧向延伸超出所述堆栈的外围区域内；以及
热量耗散结构，其安置于所述堆栈中的所述多个半导体裸片及所述另一半导体裸片上方，所述热量耗散结构与所述堆栈中的最上裸片热接触并且与所述另一半导体裸片的所述相对较高功率密度区域热接触。
2.根据权利要求1所述的半导体裸片组合件，其进一步包括：传导元件，其在所述另一半导体裸片与所述堆栈中的最下半导体裸片之间；以及电介质材料，其定位于所述另一半导体裸片与所述堆栈中的所述最下半导体裸片之间并且环绕所述传导元件。
3.根据权利要求2所述的半导体裸片组合件，其中在所述另一半导体裸片与所述堆栈中的所述最下半导体裸片之间无电隔离的导热结构。
4.根据权利要求1所述的半导体裸片组合件，其进一步包括：
衬底，其具有比所述另一半导体裸片大的侧向广度，所述热量耗散结构安置于所述衬底上方，且与所述衬底的表面热接触。
5.根据权利要求4所述的半导体裸片组合件，其中所述热量耗散结构通过热界面材料与所述堆栈中的所述最上裸片并且与所述另一半导体裸片的所述相对较高功率密度区域热接触，并且通过密封材料与所述衬底热接触。
6.根据权利要求2所述的半导体裸片组合件，其中所述另一半导体裸片与所述堆栈中的所述最下半导体裸片之间的电隔离导热结构提供的热量传递能力小于所述堆栈中的所述多个半导体裸片之间的所述导热结构所提供的热量传递能力。
7.根据权利要求1所述的半导体裸片组合件，其中所述电隔离导热结构包括热柱及壁结构中的至少一者。
8.根据权利要求7所述的半导体裸片组合件，其中所述电隔离导热结构包括热柱，并且所述热柱横跨所述堆栈的所述多个半导体裸片的主要表面实质上均匀分布。
9.根据权利要求7所述的半导体裸片组合件，其中所述电隔离导热结构包括热柱，并且所述热柱横跨所述堆栈的所述多个半导体裸片的主要表面非均匀分布。
10.根据权利要求7所述的半导体裸片组合件，其中所述电隔离导热结构包括热柱，并且所述堆栈中的两个邻近半导体裸片之间的热柱与所述堆栈的所述两个邻近半导体裸片中的至少一者与所述堆栈中的至少一个其它半导体裸片之间的热柱垂直地对准。
11.根据权利要求7所述的半导体裸片组合件，其中所述电隔离导热结构包括热柱，并且所述堆栈中的两个邻近半导体裸片之间的至少一个热柱侧向偏移于所述堆栈中的所述两个邻近半导体裸片中的至少一者与所述堆栈中的至少一个其它半导体裸片之间的至少一个其它热柱。
12.根据权利要求1所述的半导体裸片组合件，其中所述电隔离导热结构与所述堆栈的所述多个半导体裸片之间的所述传导元件交替。
13.根据权利要求1所述的半导体裸片组合件，其中所述堆栈中的所述多个半导体裸片包括存储器裸片，并且所述另一半导体裸片包括逻辑裸片。
14.一种半导体装置，其包括：
在堆栈中的多个存储器裸片；
在所述堆栈中的邻近存储器裸片之间的多个导热结构，其不同于电连接所述堆栈中的所述邻近存储器裸片的集成电路的传导元件；
电介质材料，其在所述邻近存储器裸片之间并且环绕所述多个导热结构；
逻辑裸片，其在所述堆栈的下方并且包括相对较高功率密度区域及相对较低功率密度区域，其中所述相对较高功率密度区域的至少一部分向外围延伸越出所述堆栈的至少一个侧；
衬底，其具有大于所述逻辑裸片的外围侧向广度、在所述逻辑裸片下面；以及
盖，其安置于存储器裸片的所述堆栈及所述逻辑裸片上方，与所述衬底热接触且与所述堆栈的最上存储器裸片热接触且与所述逻辑裸片的所述相对较高功率密度区域热接触。
15.根据权利要求14所述的半导体装置，其中所述多个导热结构包括柱及壁中的至少一者。
16.根据权利要求15所述的半导体装置，其中所述多个导热结构包括柱，并且所述柱横跨所述堆栈中的所述多个存储器裸片的主要表面实质上均匀分布。
17.根据权利要求15所述的半导体装置，其中所述多个导热结构包括柱，并且所述柱横跨所述堆栈中的所述多个存储器裸片的主要表面非均匀分布。
18.根据权利要求15所述的半导体装置，其中所述多个导热结构包括柱，并且所述堆栈中的两个邻近存储器裸片之间的柱与所述堆栈中的所述两个邻近存储器裸片中的至少一者与所述堆栈中的所述逻辑裸片之间的柱垂直地对准。
19.根据权利要求15所述的半导体装置，其中所述多个导热结构包括柱，并且所述堆栈中的两个邻近存储器裸片之间的至少一个柱侧向偏移于所述堆栈中的所述两个邻近存储器裸片中的至少一者与所述堆栈中的所述逻辑裸片之间的至少一个其它柱。
20.根据权利要求14所述的半导体装置，其中所述多个导热结构与所述堆栈的所述多个存储器裸片之间的传导元件交替。
21.根据权利要求14所述的半导体装置，其中至少两个邻近存储器裸片之间的所述多个导热结构的模式至少部分不同于所述至少两个邻近存储器裸片中的至少一者与另一存储器裸片之间的所述多个导热结构的模式。
22.根据权利要求14所述的半导体装置，其中至少两个邻近存储器裸片之间的所述多个导热结构经定大小或布置以在所述堆栈的外围内的至少一个区域中提供比所述堆栈的外围内的至少一个其它区域中的热量传递能力大的热量传递能力。
23.根据权利要求14所述的半导体装置，其进一步包括在所述堆栈中的最下存储器裸片与所述逻辑裸片之间的另外多个导热结构，所述另外多个导热结构经定大小或布置以在所述逻辑裸片与所述最下存储器裸片之间提供比所述堆栈中的邻近存储器裸片之间的所述多个导热结构所提供的热量传递能力小的热量传递能力。
24.一种分布在半导体裸片组合件内产生的热量的方法，所述半导体裸片组合件包括与具有第二较大Tmax规格的另一半导体裸片电连接的具有第一Tmax规格的半导体裸片堆栈，所述方法包括：
用不同于所述堆栈的半导体裸片之间的导电元件的导热结构增强从所述堆栈的紧邻所述另一半导体裸片的半导体裸片经过所述堆栈的距所述另一半导体裸片最远的半导体裸片到热量耗散结构的热量传递；
抑制从所述另一半导体裸片到所述堆栈的所述紧邻半导体裸片的热量传递；以及
从所述另一半导体裸片直接传递热量到热量耗散结构。
25.根据权利要求24所述的方法，其中所述另一半导体裸片包括在所述半导体裸片堆栈的至少一个侧上侧向延伸越出所述堆栈的区域，并且从所述另一半导体裸片直接传递热量到热量耗散结构包括使所述侧向延伸区域与所述热量耗散结构接触。
26.根据权利要求24所述的方法，其进一步包括通过使所述堆栈中距所述另一半导体裸片最远的半导体裸片与所述热量耗散结构接触而促进从所述半导体裸片堆栈到所述热量耗散结构的热量传递。
27.根据权利要求24所述的方法，其进一步包括通过在所述堆栈的邻近半导体裸片之间除了插入传导元件之外还插入导热结构而促进所述半导体裸片堆栈内从所述堆栈中紧邻所述另一半导体裸片的所述半导体裸片经过所述堆栈到所述堆栈中距所述另一半导体裸片最远的半导体裸片的热量传递。
28.一种半导体裸片封装，其包括：
存储器裸片堆栈，其在具有相对较高功率密度区域的逻辑裸片上方，所述相对较高功率密度区域在所述逻辑裸片侧向延伸超出所述存储器裸片堆栈的外围区域内；
导热结构，其在所述存储器裸片堆栈中的邻近存储器裸片之间并且与所述存储器裸片的集成电路电隔离；以及
热量耗散结构，其与所述存储器裸片堆栈中的最上存储器裸片热接触，并且与所述逻辑裸片的所述相对较高功率密度区域热接触。
29.根据权利要求28所述的半导体裸片封装，其进一步包括：
在所述逻辑裸片下面的衬底，并且其中所述热量耗散结构与所述衬底热接触。
30.根据权利要求29所述的半导体裸片封装，其中所述热量耗散结构包括盖，所述盖具有收纳所述存储器裸片堆栈及所述逻辑裸片的空腔。
31.根据权利要求30所述的半导体裸片封装，其进一步包括在所述盖与所述存储器裸片堆栈中的所述最上存储器裸片之间且在所述盖与所述逻辑裸片的所述外围区域之间的热界面材料。
32.根据权利要求30所述的半导体裸片封装，其进一步包括在所述盖与所述衬底之间的盖密封材料。
33.一种半导体裸片组合件，其包括：
在堆栈中的多个半导体裸片；
邻近于所述堆栈的另一半导体裸片，其包括相对较低功率密度区域及相对较高功率密度区域，其中所述相对较高功率密度区域在所述另一半导体裸片侧向延伸超出所述堆栈的外围区域内；
传导元件，其在所述堆栈中的所述多个半导体裸片与所述另一半导体裸片之间，并且电互连所述堆栈中的所述半导体裸片与所述另一半导体裸片的集成电路；
电隔离的热柱，其插入于所述堆栈中的所述多个半导体裸片之间；以及
热量耗散结构，其与所述堆栈的最上裸片及所述另一半导体裸片的所述相对较高功率密度区域热接触。
34.一种管理包括多个半导体裸片的组合件中的热量传递的方法，所述方法包括：
阻碍从较高功率裸片的一部分到邻近较低功率裸片的热量传递；
增强从所述邻近较低功率裸片到至少一个其它较低功率裸片的热量传递；以及
将热量从所述较高功率裸片的另一部分传递到邻近热量耗散结构。
CN201280059990.5A 2011-11-14 2012-11-13 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法 Active CN103975428B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161559659P 2011-11-14 2011-11-14
US201161559664P 2011-11-14 2011-11-14
US61/559,659 2011-11-14
US61/559,664 2011-11-14
US13/613,235 US9269646B2 (en) 2011-11-14 2012-09-13 Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US13/613,235 2012-09-13
PCT/US2012/064762 WO2013074484A2 (en) 2011-11-14 2012-11-13 Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods

Publications (2)

Publication Number Publication Date
CN103975428A CN103975428A (zh) 2014-08-06
CN103975428B true CN103975428B (zh) 2016-12-21

Family

ID=48279803

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280061833.8A Active CN103988296B (zh) 2011-11-14 2012-11-12 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法
CN201280059990.5A Active CN103975428B (zh) 2011-11-14 2012-11-13 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280061833.8A Active CN103988296B (zh) 2011-11-14 2012-11-12 具有多个热路径的堆叠半导体裸片组合件及相关联系统和方法

Country Status (7)

Country Link
US (5) US9269646B2 (zh)
EP (2) EP2780939B1 (zh)
JP (3) JP6122863B2 (zh)
KR (2) KR101673066B1 (zh)
CN (2) CN103988296B (zh)
TW (2) TWI515845B (zh)
WO (2) WO2013074454A2 (zh)

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
JP2013197387A (ja) * 2012-03-21 2013-09-30 Elpida Memory Inc 半導体装置
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
KR20140023706A (ko) * 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 파워 ｔｓｖ
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9129944B2 (en) 2013-01-18 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8803306B1 (en) * 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US9601406B2 (en) 2013-03-01 2017-03-21 Intel Corporation Copper nanorod-based thermal interface material (TIM)
JP6207190B2 (ja) * 2013-03-22 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
KR20150018099A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 적층 반도체 장치
KR102165267B1 (ko) * 2013-11-18 2020-10-13 삼성전자 주식회사 Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
JP6135533B2 (ja) * 2014-02-06 2017-05-31 日立金属株式会社 マルチモジュール
US9281302B2 (en) 2014-02-20 2016-03-08 International Business Machines Corporation Implementing inverted master-slave 3D semiconductor stack
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US10020236B2 (en) * 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
US9269700B2 (en) * 2014-03-31 2016-02-23 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US20150286529A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Memory device having controller with local memory
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
WO2015171914A1 (en) * 2014-05-08 2015-11-12 Micron Technology, Inc. Hybrid memory cube system interconnect directory-based cache coherence methodology
US9520370B2 (en) * 2014-05-20 2016-12-13 Micron Technology, Inc. Methods of forming semiconductor device assemblies and interconnect structures, and related semiconductor device assemblies and interconnect structures
US9431360B2 (en) * 2014-05-27 2016-08-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9653381B2 (en) 2014-06-17 2017-05-16 Micron Technology, Inc. Semiconductor structures and die assemblies including conductive vias and thermally conductive elements and methods of forming such structures
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9337119B2 (en) * 2014-07-14 2016-05-10 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9735130B2 (en) * 2014-08-29 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9496154B2 (en) 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
KR102307490B1 (ko) * 2014-10-27 2021-10-05 삼성전자주식회사 반도체 패키지
US9543274B2 (en) 2015-01-26 2017-01-10 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods
US9397078B1 (en) * 2015-03-02 2016-07-19 Micron Technology, Inc. Semiconductor device assembly with underfill containment cavity
US9601374B2 (en) 2015-03-26 2017-03-21 Micron Technology, Inc. Semiconductor die assembly
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
US9780079B2 (en) 2015-04-30 2017-10-03 Micron Technology, Inc. Semiconductor die assembly and methods of forming thermal paths
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10215500B2 (en) 2015-05-22 2019-02-26 Micron Technology, Inc. Semiconductor device assembly with vapor chamber
US9645619B2 (en) * 2015-05-29 2017-05-09 Corsair Memory, Inc. Micro heat pipe cooling system
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
KR102445662B1 (ko) 2015-07-01 2022-09-22 삼성전자주식회사 스토리지 장치
WO2017052605A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Redistribution layer diffusion barrier
US10163859B2 (en) * 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
KR20170066843A (ko) * 2015-12-07 2017-06-15 삼성전자주식회사 적층형 반도체 장치 및 적층형 반도체 장치의 제조 방법
EP3391415B1 (en) 2015-12-15 2019-08-21 Google LLC Superconducting bump bonds
US9875993B2 (en) * 2016-01-14 2018-01-23 Micron Technology, Inc. Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US10032695B2 (en) 2016-02-19 2018-07-24 Google Llc Powermap optimized thermally aware 3D chip package
KR102579876B1 (ko) * 2016-02-22 2023-09-18 삼성전자주식회사 반도체 패키지
US9960150B2 (en) 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US10236229B2 (en) * 2016-06-24 2019-03-19 Xilinx, Inc. Stacked silicon package assembly having conformal lid
US9859262B1 (en) 2016-07-08 2018-01-02 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies
US9978696B2 (en) * 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US10008395B2 (en) 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US9761543B1 (en) * 2016-12-20 2017-09-12 Texas Instruments Incorporated Integrated circuits with thermal isolation and temperature regulation
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US20180197761A1 (en) * 2017-01-10 2018-07-12 Axcelis Technologies, Inc. Active workpiece heating or cooling for an ion implantation system
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
CN107247685B (zh) * 2017-05-26 2021-01-12 京信通信技术(广州)有限公司 Mems器件端口特性参数提取方法和装置
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
US10340242B2 (en) * 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
JP2019054181A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体パッケージ
CN108257927B (zh) * 2018-01-17 2020-02-07 深圳市晶存科技有限公司 一种半导体存储器件
US10453820B2 (en) 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US10573630B2 (en) * 2018-04-20 2020-02-25 Advanced Micro Devices, Inc. Offset-aligned three-dimensional integrated circuit
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10685937B2 (en) 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
US10790251B2 (en) * 2018-06-20 2020-09-29 Micron Technology, Inc. Methods for enhancing adhesion of three-dimensional structures to substrates
US11107747B2 (en) * 2018-09-19 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with composite thermal interface material structure and method of forming the same
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11075167B2 (en) 2019-02-01 2021-07-27 Dialog Semiconductor (Uk) Limited Pillared cavity down MIS-SIP
US11386004B2 (en) * 2019-02-22 2022-07-12 Micron Technology, Inc. Memory device interface and method
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
CN113906505B (zh) * 2019-05-31 2023-04-18 美光科技公司 用于片上系统装置的存储器组件
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US10872835B1 (en) * 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US11211378B2 (en) 2019-07-18 2021-12-28 International Business Machines Corporation Heterogeneous integration structure for artificial intelligence computing
US11056443B2 (en) 2019-08-29 2021-07-06 Micron Technology, Inc. Apparatuses exhibiting enhanced stress resistance and planarity, and related methods
KR20210035546A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 패키지
JP2021052094A (ja) * 2019-09-25 2021-04-01 株式会社ミツバ ドライバ
US11064615B2 (en) * 2019-09-30 2021-07-13 Texas Instruments Incorporated Wafer level bump stack for chip scale package
CN111106079B (zh) * 2019-11-21 2021-08-27 青岛歌尔智能传感器有限公司 散热芯片及其制作方法和电子设备
KR20210065353A (ko) 2019-11-27 2021-06-04 삼성전자주식회사 반도체 패키지
CN113035801A (zh) * 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 存储器装置及其制造方法
CN113629048A (zh) * 2020-05-07 2021-11-09 爱普科技股份有限公司 半导体结构及制造多个半导体结构的方法
KR20220015757A (ko) * 2020-07-31 2022-02-08 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20220019148A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지
CN111933589B (zh) * 2020-09-03 2021-02-09 立讯电子科技（昆山）有限公司 一种封装结构及其制备工艺
CN112164674A (zh) * 2020-09-24 2021-01-01 芯盟科技有限公司 堆叠式高带宽存储器
FR3115395A1 (fr) 2020-10-16 2022-04-22 Upmem Dispositif semi-conducteur comprenant un empilement de puces et puces d’un tel empilement
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
KR20220075507A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
US11984378B2 (en) * 2021-05-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same
KR20220163648A (ko) * 2021-06-03 2022-12-12 삼성전자주식회사 반도체 패키지
KR20220164946A (ko) * 2021-06-07 2022-12-14 삼성전자주식회사 반도체 패키지
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US11955406B2 (en) * 2021-11-19 2024-04-09 Google Llc Temperature control element utilized in device die packages
US11887908B2 (en) * 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid
TW202407923A (zh) * 2022-07-14 2024-02-16 日商村田製作所股份有限公司 半導體裝置
TW202410340A (zh) * 2022-07-14 2024-03-01 日商村田製作所股份有限公司 半導體模組
US20240186274A1 (en) * 2022-12-01 2024-06-06 Micron Technology, Inc. Techniques for thermal distribution in coupled semiconductor systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
TW200839978A (en) * 2007-03-06 2008-10-01 Nikon Corp Semiconductor device
TWI331383B (en) * 2005-12-15 2010-10-01 Taiwan Semiconductor Mfg Semiconductor package structure, stiffener and method of making same

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234374B2 (ja) 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
US6320257B1 (en) 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
US5789810A (en) 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
WO1998033217A1 (en) 1997-01-24 1998-07-30 Rohm Co., Ltd. Semiconductor device and method for manufacturing thereof
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US6316786B1 (en) 1998-08-29 2001-11-13 International Business Machines Corporation Organic opto-electronic devices
WO2001076789A1 (en) 2000-04-10 2001-10-18 Intri-Plex Technologies, Inc. Making integral heat spreader by coining
TW513791B (en) 2001-09-26 2002-12-11 Orient Semiconductor Elect Ltd Modularized 3D stacked IC package
US6649443B2 (en) 2001-09-26 2003-11-18 Sun Microsystems, Inc. System for facilitating alignment of silicon die
US6637506B2 (en) 2002-03-08 2003-10-28 Sun Microsystems, Inc. Multi-material heat spreader
US6853068B1 (en) 2002-05-22 2005-02-08 Volterra Semiconductor Corporation Heatsinking and packaging of integrated circuit chips
US6665187B1 (en) 2002-07-16 2003-12-16 International Business Machines Corporation Thermally enhanced lid for multichip modules
US20040042178A1 (en) 2002-09-03 2004-03-04 Vadim Gektin Heat spreader with surface cavity
US7007741B2 (en) 2002-10-18 2006-03-07 Sun Microsystems, Inc. Conformal heat spreader
US6906413B2 (en) 2003-05-30 2005-06-14 Honeywell International Inc. Integrated heat spreader lid
US7014093B2 (en) 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
JP3732194B2 (ja) * 2003-09-03 2006-01-05 沖電気工業株式会社 半導体装置
JP4587676B2 (ja) 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US7119433B2 (en) * 2004-06-16 2006-10-10 International Business Machines Corporation Packaging for enhanced thermal and structural performance of electronic chip modules
US8415788B2 (en) 2004-07-08 2013-04-09 Rambus Inc. System and method for dissipating heat from semiconductor devices
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
JP4836110B2 (ja) 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP4086068B2 (ja) 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
US7183638B2 (en) 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
US7250576B2 (en) 2005-05-19 2007-07-31 International Business Machines Corporation Chip package having chip extension and method
US7273090B2 (en) 2005-06-29 2007-09-25 Intel Corporation Systems for integrated cold plate and heat spreader
JP2007036104A (ja) 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
TW200743190A (en) 2006-05-10 2007-11-16 Chung-Cheng Wang A heat spreader for electrical device
US20080001277A1 (en) 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package
US7928590B2 (en) 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7547582B2 (en) 2006-09-26 2009-06-16 International Business Machines Corporation Method of fabricating a surface adapting cap with integral adapting material for single and multi chip assemblies
US7514775B2 (en) * 2006-10-09 2009-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
KR100874910B1 (ko) 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
KR101361828B1 (ko) 2007-09-03 2014-02-12 삼성전자주식회사 반도체 디바이스, 반도체 패키지, 스택 모듈, 카드, 시스템및 반도체 디바이스의 제조 방법
CN101855734B (zh) * 2007-11-15 2011-11-02 松下电器产业株式会社 半导体发光装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
TWI356485B (en) 2008-02-05 2012-01-11 Ind Tech Res Inst Stacked chip structure and fabrication method ther
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
JP2009246258A (ja) 2008-03-31 2009-10-22 Nikon Corp 半導体装置および製造方法
JP2009277334A (ja) * 2008-04-14 2009-11-26 Hitachi Ltd 情報処理装置および半導体記憶装置
US7838967B2 (en) 2008-04-24 2010-11-23 Powertech Technology Inc. Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US7939364B2 (en) 2008-05-15 2011-05-10 Oracle America, Inc. Optimized lid attach process for thermal management and multi-surface compliant heat removal
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
US7781883B2 (en) 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
DE102008048005B3 (de) 2008-09-19 2010-04-08 Infineon Technologies Ag Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5331427B2 (ja) 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US7925949B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
JP5298762B2 (ja) 2008-10-21 2013-09-25 株式会社ニコン 積層型半導体装置、積層型半導体装置の製造方法及び半導体基板
US8314483B2 (en) 2009-01-26 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. On-chip heat spreader
US7964951B2 (en) 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP2010251427A (ja) 2009-04-13 2010-11-04 Hitachi Ltd 半導体モジュール
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
KR101069499B1 (ko) 2009-10-05 2011-09-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8445918B2 (en) * 2010-08-13 2013-05-21 International Business Machines Corporation Thermal enhancement for multi-layer semiconductor stacks
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462410B1 (en) * 2000-08-17 2002-10-08 Sun Microsystems Inc Integrated circuit component temperature gradient reducer
TWI331383B (en) * 2005-12-15 2010-10-01 Taiwan Semiconductor Mfg Semiconductor package structure, stiffener and method of making same
TW200839978A (en) * 2007-03-06 2008-10-01 Nikon Corp Semiconductor device

Also Published As

Publication number Publication date
US20130119528A1 (en) 2013-05-16
US10170389B2 (en) 2019-01-01
KR101661041B1 (ko) 2016-10-10
KR20140088183A (ko) 2014-07-09
KR101673066B1 (ko) 2016-11-04
TW201327740A (zh) 2013-07-01
US20130119527A1 (en) 2013-05-16
JP6438902B2 (ja) 2018-12-19
CN103975428A (zh) 2014-08-06
US9153520B2 (en) 2015-10-06
EP2780940A4 (en) 2015-06-17
US10741468B2 (en) 2020-08-11
WO2013074484A3 (en) 2013-08-15
CN103988296B (zh) 2017-03-22
TWI515845B (zh) 2016-01-01
JP2014533439A (ja) 2014-12-11
US20190122950A1 (en) 2019-04-25
US20200350224A1 (en) 2020-11-05
KR20140098783A (ko) 2014-08-08
EP2780939B1 (en) 2022-01-19
WO2013074484A2 (en) 2013-05-23
US20150348956A1 (en) 2015-12-03
EP2780940A2 (en) 2014-09-24
JP5897729B2 (ja) 2016-03-30
EP2780939A4 (en) 2015-07-08
TW201330218A (zh) 2013-07-16
EP2780940B1 (en) 2019-04-17
WO2013074454A2 (en) 2013-05-23
JP2016139814A (ja) 2016-08-04
CN103988296A (zh) 2014-08-13
US9269646B2 (en) 2016-02-23
JP2014533440A (ja) 2014-12-11
TWI518872B (zh) 2016-01-21
JP6122863B2 (ja) 2017-04-26
US11594462B2 (en) 2023-02-28
WO2013074454A3 (en) 2013-07-11
EP2780939A2 (en) 2014-09-24

Similar Documents

Publication Publication Date Title
CN103975428B (zh) 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
US10679921B2 (en) Semiconductor device packages with direct electrical connections and related methods
CN106537588B (zh) 制造具有高效率散热路径的堆叠式半导体裸片组合件的方法
US20180040592A1 (en) Interconnect structure with improved conductive properties and associated systems and methods
CN106663661B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
US9780079B2 (en) Semiconductor die assembly and methods of forming thermal paths
CN107408546B (zh) 具有底部填充封围腔的半导体装置组合件
CN106489202B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
CN106910736A (zh) 半导体封装及其制造方法
CN106098637A (zh) 具有伪管芯的扇出堆叠系统级封装（sip）及其制造方法
CN104716109A (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
CN102386157B (zh) 半导体结构及其形成方法
US9184112B1 (en) Cooling apparatus for an integrated circuit
CN104851860A (zh) 一种集成电路管芯及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant