CN211404501U - 三维立体混合集成电路封装结构 - Google Patents
三维立体混合集成电路封装结构 Download PDFInfo
- Publication number
- CN211404501U CN211404501U CN202020168007.5U CN202020168007U CN211404501U CN 211404501 U CN211404501 U CN 211404501U CN 202020168007 U CN202020168007 U CN 202020168007U CN 211404501 U CN211404501 U CN 211404501U
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- pad
- bonding pad
- layer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
本实用新型提供了一种三维立体混合集成电路封装结构，属于半导体封装技术领域，包括封装外壳、下层基板、上层基板，封装外壳设有贯穿封装外壳的底板的引脚；上层基板和下层基板通过BGA植球倒装焊工艺实现叠层互联；下层基板的下层正面焊盘上和上层基板的上层正面焊盘均设有元器件。本实用新型提供的三维立体混合集成电路封装结构，能够提高混合集成电路的集成度，同时可以把体积较大且需要调试的元器件放置上层基板上，方便单独调试和单独装配，而且调试时不损伤其他器件，提高了产品的可操作性和简化装配难度。
Description
技术领域
本实用新型属于半导体封装技术领域，更具体地说，是涉及一种三维立体混合集成电路封装结构。
背景技术
混合集成电路是微电子技术领域里的一个重要电路设计和集成方式，其设计灵活，研制周期短，可调试，工作频率范围宽，在微波电路产品中有着广泛应用。
薄膜混合集成电路，是指在陶瓷基板上用蒸发、溅射、电镀等薄膜工艺制成无源网络，采用薄膜工艺制成的陶瓷基板，其线条精度高，可设计薄膜电阻，适合粘贴、键合等组装方式。然后在陶瓷基板上再组装分立微型元件、器件，所装的分立微型元件、器件可以是半导体芯片或单片集成电路等，最后再外加封装密封而成的混合集成电路。
混合集成电路，尤其是薄膜混合集成电路在低频段是其优势领域。例如 6GHz以下的微波电路产品，因电路中经常需要分立的电容、电阻、电感等元件，这些元件体积较大，必须采用混合集成电路方式集成，而MMIC电路实现起来难度较大。
现有的混合集成电路技术中存在的主要问题是：由于采用二维平面集成技术，所有元器件都以最大面方向贴装到陶瓷基板上，半导体芯片等器件与陶瓷基板的引线键合从一个焊点到另一个焊点之间需要一定的跨度。再加上陶瓷基板上还需要根据具体电路的要求装配必要的薄膜电阻、薄膜电容、薄膜电感等，因此，陶瓷基板表面的元器件贴装数量有限，尤其是体积较大的元器件更是占据了陶瓷基板上大部分的面积和空间。
同时，随着产品工作频率的降低，在电路中的一些元器件必须采用与频率匹配的元器件。随着频率的下降，电容的容值、电感的感值、电阻的阻值等都会增大，而且其Q值即品质因数也要求更高。例如作为滤波作用的钽电容，作为匹配、馈电、变压器作用的磁芯绕线电感、磁环绕线电感等元件其体积都远远大于半导体芯片器件。
二维平面集成技术不仅影响产品体积，降低了集成度，在电路设计、元器件装配、电路调试方面都会带来一定的影响和限制。
随着三维集成技术的发展，在混合集成电路中引入三维立体集成技术，可以有效提高混合集成电路中元器件的组装密度，缩小产品封装尺寸，进一步提高混合集成电路的适应性和技术发展。
但是，在三维混合集成电路中，如何解决体积较大的元器件的布局和调试问题，也需要提出有效的技术途径。
实用新型内容
本实用新型的目的在于提供一种三维立体混合集成电路封装结构，旨在解决元器件调试不方便及体积较大的元器件布局不方便的问题。
为实现上述目的，本实用新型采用的技术方案是：提供一种三维立体混合集成电路封装结构，包括：封装外壳、下层基板、上层基板，封装外壳设有贯穿所述封装外壳的底板的引脚；下层基板，通过设于所述下层基板背面的下层背面焊盘与所述封装外壳相连，所述下层基板的正面设有下层正面焊盘，所述下层正面焊盘与所述引脚借助金丝键合互联；上层基板，其正面设有上层正面焊盘，背面设有上层背面焊盘，所述上层基板设有多个用于连接所述上层正面焊盘和所述上层背面焊盘的金属填充孔，所述上层基板和所述下层基板之间设有阵列排列的焊球，所述上层基板和所述下层基板通过BGA植球倒装焊工艺实现叠层互联；所述下层基板的下层正面焊盘上和所述上层基板的上层正面焊盘均设有元器件。
作为本申请另一实施例，所述上层正面焊盘上的元器件为待调试的磁芯绕线电感和第一贴片器件，所述磁芯绕线电感通过漆包线与所述上层正面焊盘相连，所述下层基板的下层正面焊盘上设有的元器件为不需要调试的半导体芯片和第二贴片器件，所述第一贴片器件的体积大于所述第二贴片器件的体积。
作为本申请另一实施例，所述磁芯绕线电感和所述第一贴片器件通过粘贴或焊接固定在所述上层正面焊盘上。
作为本申请另一实施例，所述半导体芯片和所述第二贴片器件通过粘贴或焊接固定在所述下层正面焊盘上。
作为本申请另一实施例，所述BGA植球倒装焊中的焊球一一对应设置于各个所述金属填充孔的正下方。
作为本申请另一实施例，所述上层基板和所述下层基板均为陶瓷件。
作为本申请另一实施例，所述下层基板的下层背面焊盘通过导电胶与所述封装外壳的底板固定。
作为本申请另一实施例，所述下层背面焊盘平铺所述下层基板的背面，且所述下层背面焊盘的四周侧面与所述下层基板的四周侧面平齐。
本实用新型提供的三维立体混合集成电路封装结构的有益效果在于：与现有技术相比，本实用新型三维立体混合集成电路封装结构，利用球栅阵列BGA 技术，在产品封装内，实现两个基板的堆叠应用。采用薄膜装配工艺装配下层基板和上层基板；先在下层基板上装配半导体芯片和贴装元器件，再利用BGA 植球倒装焊工艺，把上层基板与下层基板互联实现叠层基板；然后把叠层基板装配到封装外壳的底板上；再在上层基板上装配体积较大的贴片电容和需要调试的磁芯绕线电感等元器件；最后利用金丝焊接使下层基板或上层基板的端口与封装引脚连接，其中主要性能调试点都设置在上层基板上，可对其进行微调整，局部调试，甚至更换元器件规格，以满足性能指标。
本实用新型利用三维立体电路提高混合集成电路的集成度，同时可以把体积较大且需要调试的元器件放置上层基板上，方便单独调试和单独装配，而且调试时不损伤其他器件，提高了产品的可操作性和简化装配难度。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的三维立体混合集成电路封装结构的结构示意图；
图2为本实用新型实施例提供的封装外壳的结构示意图；
图3为本实用新型实施例提供的下层基板的结构示意图；
图4为本实用新型实施例提供的上层基板结构示意图；
图5为本实用新型实施例提供的下层基板元器件装配的结构示意图；
图6为本实用新型实施例提供的下层基板和上层基板叠层过程的结构示意图；
图7为本实用新型实施例提供的下层基板和上层基板叠层装配后的结构示意图；
图8为本实用新型实施例提供的上层基板装配元器件后的结构图；
图9为本实用新型实施例提供的三维立体混合集成电路封装结构的制造流程示意图。
图中：1、封装外壳；2、引脚；3、下层基板；4、上层基板；5、下层正面焊盘；6、下层背面焊盘；7、上层正面焊盘；8、上层背面焊盘；9、金属填充孔；10、焊球；11、金丝；12、半导体芯片；13、第一贴片器件；14、磁芯绕线电感；15、漆包线；16、第二贴片器件。
具体实施方式
为了使本实用新型所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
请一并参阅图1至图8，现对本实用新型提供的三维立体混合集成电路封装结构进行说明。所述三维立体混合集成电路封装结构，包括封装外壳1、下层基板3、上层基板4，封装外壳1设有贯穿所述封装外壳1的底板的引脚2；下层基板3，通过设于所述下层基板3背面的下层背面焊盘6与所述封装外壳1 相连，所述下层基板3的正面设有下层正面焊盘5，所述下层正面焊盘5与所述引脚2借助金丝11键合互联；上层基板4，其正面设有上层正面焊盘7，背面设有上层背面焊盘8，所述上层基板4设有多个用于连接所述上层正面焊盘7 和所述上层背面焊盘8的金属填充孔9，所述上层基板4和所述下层基板3之间设有阵列排列的焊球10，所述上层基板4和所述下层基板3通过BGA植球倒装焊工艺实现叠层互联；所述下层基板3的下层正面焊盘5上和所述上层基板 4的上层正面焊盘7均设有元器件。
本实用新型提供的三维立体混合集成电路封装结构，与现有技术相比，本实用新型三维立体混合集成电路封装结构，利用球栅阵列BGA技术，在产品封装内，实现两个基板的堆叠应用。采用薄膜装配工艺装配下层基板3和上层基板4；先在下层基板3上装配半导体芯片12和贴装元器件，再利用BGA植球倒装焊工艺，把上层基板4与下层基板3互联实现叠层基板；然后把叠层基板装配到封装外壳1的底板上；再在上层基板4上装配体积较大的贴片电容和需要调试的磁芯绕线电感14等元器件；最后利用金丝11焊接使下层基板3或上层基板4的端口与封装引脚2连接，其中主要性能调试点都设置在上层基板4上，可对其进行微调整，局部调试，甚至更换元器件规格，以满足性能指标。
本实用新型利用三维立体电路提高混合集成电路的集成度，同时可以把体积较大且需要调试的元器件放置上层基板4上，方便单独调试和单独装配，而且调试时不损伤其他器件，提高了产品的可操作性和简化装配难度。
在调试电路性能时，可以调整漆包线15的松紧程度和走线方式，也可以更换贴片器件规格或更换磁芯绕线电感14规格，已达到要求的电路性能指标。在更换上层基板4上的元器件或调试时，不会损坏到其他半导体芯片12等元器件。
本实用新型中，封装外壳1主要作用是承载陶瓷基板以及装配和调试指标后进行密封保护内部电路；引脚2主要作用是在封装内部通过金丝11键合与基板进行信号连接，同时引出到封装外壳1的外部。
球栅阵列Ball Grid Array，简称BGA，是在基板的背面按阵列方式制出球形触点作为引脚，在基板正面装配元器件(部分BGA芯片与引出端在基板同一面)，是多引脚LSI(Large-scale integrated circuit大规模集成电路)用的一种表面贴装型封装。本实施例中，设有两层基板，球栅阵列焊球10从上层基板4的背面引出，在上层基板4的正面和下层基板3的正面均可以安装元器件，提高混合集成电路的集成度，同时把体积较大且需要调试的元器件放置上层陶瓷基板上，方便单独调试和单独装配。
其中，金属填充孔9起到连接信号和接地的作用。
作为本实用新型提供的三维立体混合集成电路封装结构的一种具体实施方式，请参阅图1，所述上层正面焊盘7上的元器件为待调试的磁芯绕线电感14 和第一贴片器件13，所述磁芯绕线电感14通过漆包线15与所述上层正面焊盘 7相连，所述下层基板3的下层正面焊盘5上设有的元器件为不需要调试的半导体芯片12和第二贴片器件16，同时不需要调试的半导体芯片12和第二贴片器件16利用金丝11与下层正面焊盘5进行互联，所述第一贴片器件13的体积大于所述第二贴片器件16的体积。通过将需要调试的元器件和体积较大的元器件固定在上层基板4上，方便单独调试和单独装配，而且调试时不损伤其他器件，也能够减小封装器件的整体高度或体积，提高了产品的可操作性和简化装配难度。
作为本实用新型实施例的一种具体实施方式，请参阅图1，所述磁芯绕线电感14和所述第一贴片器件13通过粘贴或焊接固定在所述上层正面焊盘7上。
作为本实用新型实施例的一种具体实施方式，参阅图1，所述半导体芯片 12和所述第二贴片器件16通过粘贴或焊接固定在所述下层正面焊盘5上。
作为本实用新型实施例的一种具体实施方式，请参阅图1，所述BGA植球倒装焊中的焊球10一一对应设置于各个所述金属填充孔9的正下方。焊球10 为锡球、或铜柱、或金凸点、或合金凸块。
作为本实用新型实施例的一种具体实施方式，请参阅图1，所述上层基板4 和所述下层基板3均为陶瓷件。利用薄膜工艺技术，在上层基板4和下层基板 3的正面和背面装配正面和背面电路图形。
作为本实用新型实施例的一种具体实施方式，请参阅图1，所述下层基板3 的下层背面焊盘6通过导电胶与所述封装外壳1的底板固定。
作为本实用新型实施例的一种具体实施方式，请参阅图1，所述下层背面焊盘6平铺所述下层基板3的背面，且所述下层背面焊盘6的四周侧面与所述下层基板3的四周侧面平齐。
参见图1至图9，本实用新型还提供一种三维立体混合集成电路封装结构的装配方法，包括以下步骤：
S101：在下层基板3的下层正面焊盘5上设置元器件；
S102：利用BGA植球倒装焊工艺，将上层基板4的下层背面焊盘6和下层基板3的下层正面焊盘5连接，实现上层基板4和下层基板3的叠层互联；
S103：将叠层互联后的下层基板3的下层背面焊盘6固定到封装外壳1的底板上；
在上层基板4的上层正面焊盘7上固定元器件；
S104：将下层基板3的下层正面焊盘5通过金丝11与封装外壳1的引脚2 键合，所述上层基板4上固定的元器件通过金属填充孔9、焊球10、下层正面焊盘5、金丝11和引脚2实现信号连接。
本实施例中，BGA植球倒装焊工艺为现有多引脚2器件与电路的封装技术。BGA最大的特点就是采用焊球10作为引脚2,这不仅提高了封装密度,也提高了封装性能。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (8)
1.三维立体混合集成电路封装结构，其特征在于，包括：
封装外壳，设有贯穿所述封装外壳的底板的引脚；
下层基板，通过设于所述下层基板背面的下层背面焊盘与所述封装外壳相连，所述下层基板的正面设有下层正面焊盘，所述下层正面焊盘与所述引脚借助金丝键合互联；
上层基板，其正面设有上层正面焊盘，背面设有上层背面焊盘，所述上层基板设有多个用于连接所述上层正面焊盘和所述上层背面焊盘的金属填充孔，所述上层基板和所述下层基板之间设有阵列排列的焊球，所述上层基板和所述下层基板通过BGA植球倒装焊工艺实现叠层互联；
所述下层基板的下层正面焊盘上和所述上层基板的上层正面焊盘均设有元器件。
2.如权利要求1所述的三维立体混合集成电路封装结构，其特征在于，所述上层正面焊盘上的元器件为待调试的磁芯绕线电感和第一贴片器件，所述磁芯绕线电感通过漆包线与所述上层正面焊盘相连，所述下层基板的下层正面焊盘上设有的元器件为不需要调试的半导体芯片和第二贴片器件，所述第一贴片器件的体积大于所述第二贴片器件的体积。
3.如权利要求2所述的三维立体混合集成电路封装结构，其特征在于，所述磁芯绕线电感和所述第一贴片器件通过粘贴或焊接固定在所述上层正面焊盘上。
4.如权利要求2所述的三维立体混合集成电路封装结构，其特征在于，所述半导体芯片和所述第二贴片器件通过粘贴或焊接固定在所述下层正面焊盘上。
5.如权利要求1所述的三维立体混合集成电路封装结构，其特征在于，所述BGA植球倒装焊中的焊球一一对应设置于各个所述金属填充孔的正下方。
6.如权利要求1所述的三维立体混合集成电路封装结构，其特征在于，所述上层基板和所述下层基板均为陶瓷件。
7.如权利要求1所述的三维立体混合集成电路封装结构，其特征在于，所述下层基板的下层背面焊盘通过导电胶与所述封装外壳的底板固定。
8.如权利要求1所述的三维立体混合集成电路封装结构，其特征在于，所述下层背面焊盘平铺所述下层基板的背面，且所述下层背面焊盘的四周侧面与所述下层基板的四周侧面平齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020168007.5U CN211404501U (zh) | 2020-02-13 | 2020-02-13 | 三维立体混合集成电路封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020168007.5U CN211404501U (zh) | 2020-02-13 | 2020-02-13 | 三维立体混合集成电路封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211404501U true CN211404501U (zh) | 2020-09-01 |
Family
ID=72216995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020168007.5U Active CN211404501U (zh) | 2020-02-13 | 2020-02-13 | 三维立体混合集成电路封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211404501U (zh) |
-
2020
- 2020-02-13 CN CN202020168007.5U patent/CN211404501U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040150097A1 (en) | Optimized conductive lid mounting for integrated circuit chip carriers | |
| KR100535181B1 (ko) | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 | |
| US8097954B2 (en) | Adhesive layer forming a capacitor dielectric between semiconductor chips | |
| US20040022038A1 (en) | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor | |
| US20080157327A1 (en) | Package on package structure for semiconductor devices and method of the same | |
| KR101731691B1 (ko) | 3차원 수동 다중-컴포넌트 구조물 | |
| US20150131248A1 (en) | Three-dimensional modules for electronic integration | |
| US7023085B2 (en) | Semiconductor package structure with reduced parasite capacitance and method of fabricating the same | |
| KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| KR101145041B1 (ko) | 반도체칩 패키지, 반도체 모듈 및 그 제조 방법 | |
| CN114759015B (zh) | 一种大功率射频芯片三维堆叠集成结构及其制备方法 | |
| KR20070076084A (ko) | 스택 패키지와 그 제조 방법 | |
| KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
| TW579560B (en) | Semiconductor device and its manufacturing method | |
| CN111312703A (zh) | 三维立体混合集成电路封装结构及装配方法 | |
| CN109904128B (zh) | 基于硅基载板的三维集成t/r组件封装结构及封装方法 | |
| CN111199957A (zh) | 一种芯片和天线集成的三维封装结构及其制备方法 | |
| CN111987088B (zh) | 集成天线和射频前端的有机基板埋入封装结构 | |
| CN211404501U (zh) | 三维立体混合集成电路封装结构 | |
| CN201392834Y (zh) | 一种多层微波集成电路 | |
| CN115346952A (zh) | 一种用于大功率大电流器件的封装结构及其制备方法 | |
| CN220457668U (zh) | 一种包括多层电路板的封装模组及电子设备 | |
| CN116995068B (zh) | 芯片集成天线封装结构及封装方法 | |
| CN219163395U (zh) | 一种3d堆叠封装结构 | |
| CN118315367A (zh) | 堆叠封装结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |