CN101452907B - 一种用于三维系统级封装的垂直互连过孔及其制备方法 - Google Patents
一种用于三维系统级封装的垂直互连过孔及其制备方法 Download PDFInfo
- Publication number
- CN101452907B CN101452907B CN 200810241119 CN200810241119A CN101452907B CN 101452907 B CN101452907 B CN 101452907B CN 200810241119 CN200810241119 CN 200810241119 CN 200810241119 A CN200810241119 A CN 200810241119A CN 101452907 B CN101452907 B CN 101452907B
- Authority
- CN
- China
- Prior art keywords
- via hole
- etching
- hole
- silicon chip
- round platform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种用于三维系统级封装的垂直互连过孔及其制备方法,属于微电子封装技术领域。该垂直互连过孔的形状为上、下两部分分别为一圆台,中间部分为一圆柱。其制备方法包括,利用带倾角的DRIE工艺、标准DRIE工艺以及DRIE工艺固有的footing效应,使硅片内垂直互连过孔的两端各带有一个过渡斜角。这样,在不增加工艺步骤的情况下,可以使硅片内垂直互连过孔的传输连线更平滑,减少在突变点处的电磁辐射,并且减少在拐角处的电磁回波损耗,从而提高叠层后三维立体互连的传输能力。
Description
技术领域
本发明是关于微电子封装技术,具体涉及一种对低频芯片、射频芯片及MEMS芯片进行封装集成时所采用的垂直互连过孔结构设计及其制备方法。
背景技术
当前信息技术及其在军事和消费类市场应用方面的迅速发展,对微电子电路以及MEMS(微机电系统)的系统级集成提出了新的要求,主要包括:能获取和存储海量的多媒体信息、以极高速度精确可靠的处理和传输这些信息,并及时地把有用信息显示出来或用于控制。集成电路在集成度方面的发展一直遵循“摩尔定律”,而目前随着集成电路技术进入65nm技术平台后系统复杂性、设备投资的急剧上升,“摩尔定律”的有效性受到了严重影响。而利用封装技术实现高密度3D(三维)集成,则成为微电子电路(包括MEMS)系统级集成的重要技术途径。目前在已出现了许多新的3D封装技术。其中,TSV(硅过孔)技术可以在Si芯片上制作过孔,从而实现裸芯片沿Z轴的层叠,从而能极大的减小其系统尺寸、提升其集成度。同时,由于Z方向互连长度缩短,可明显减小连线电阻、寄生电容和电感,因而系统功率可降低约30%以上,而且信号的损耗特性和完整性得到极大改善。因此,TSV技术已经成为系统级封装集成技术的首选。
现有的TSV三维硅片内垂直过孔技术主要有:
1.传统垂直侧壁硅片内垂直过孔技术。
这种技术是目前硅片内垂直过孔设计的主流技术。它主要通过垂直DRIE在硅片上刻蚀出垂直深孔,为进一步电镀或熔融金属提供互连通道。但是由于在过孔和硅片上传输线的连接处拐角近似于90度,过孔和平面传输线间的寄生效应加剧,信号传输路径上的等效特性阻抗发生急剧变化,而且产生高阶模态,于是传输的信号电磁波的回波和辐射损耗加剧,并对其他传输线上的信号传输造成干扰。传输到输出端的信号功率减小。在较低频率下,这种损耗现象尚在可接受范围。但当频率升高时,这种损耗会急剧上升。同时,对于多层硅片的硅片内垂直过孔(多层过孔叠加),这种损耗相对于单层硅片的硅片内垂直过孔(仅有一层过孔)更加显著。因此,垂直侧壁的硅片内垂直过孔技术并不十分适用于高频或多层硅片叠加的传输情况。
2.锥形硅片内垂直过孔技术。
这种形式的硅片内垂直过孔主要应用于熔融金属球的多层互连中,一般过孔的上侧开口较小,下侧开口较大。首先将一个事先做好的金属球放在过孔上方,使其下半部分嵌在硅片内垂直过孔中。然后加热,使金属球融化后流入硅片内过孔,形成金属互连。做成锥形结构的主要原因是:从流体力学方面来说,这种上小下大的结构更适合熔融的金属液体的流动和汇聚。这种结构在下侧开口处有一个较为缓和的连接拐点(小于90度)。但是在上侧,过窄的开口使得连接处角度大大增加,同样加剧了电磁辐射和损耗。
因此,由于多层堆叠过程中,电磁分布和电流传输的情况相对于二维表面传输要复杂很多,所以对TSV结构的信号传输特性的要求变得突出。现有技术存在的主要问题之一,是在目前常用的圆柱形TSV与硅片表面的引线的连接拐点处的电磁辐射和回波损耗加剧。而这一特点的相应改进方法就成为了降低TSV损耗、保持信号完整性的关键。
发明内容
本发明克服了现有技术中的不足,提供了一种准工字形型TSV垂直互连过孔,该结构可改善信号传输的能力。
本发明的技术方案是:
一种用于三维系统级封装的垂直互连过孔,其特征在于:过孔的形状为上、下两部分分别为一圆台,中间部分为一圆柱。
上圆台、中间圆柱与下圆台的高度比为1∶2∶1。
所述上、下圆台的高度与其最大底面的直径比为1∶1。
一种用于三维系统级封装的垂直互连过孔的制备方法,其步骤包括:
1)在下表面加工有集成电路的标准硅片的上表面设计垂直互连过孔的位置,并对电路进行保护;
2)采用带倾角的DRIE刻蚀第一次刻蚀,在硅片上刻蚀出带斜率的侧壁,形成过孔的上圆台;
3)采用标准的DRIE工艺第二次刻蚀,刻蚀出垂直侧壁,形成过孔的中间圆柱部分,继续刻蚀,当刻蚀穿通硅层接触到下层电路的金属接触部分时,刻蚀离子由于金属的反射而产生footing效应,形成带斜率的侧壁,从而制作出过孔的下圆台部分;
4)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀,直到整个过孔被填充满。
一种用于三维系统级封装的垂直互连过孔的制备方法,其步骤包括:
1)在器件层加工有集成电路的SOI片的硅器件层上设计垂直互连过孔的位置,并保护电路部分;
2)采用带倾角的DRIE工艺第一次刻蚀,刻蚀出带斜率的侧壁,形成过孔的上圆台;
3)采用标准的DRIE工艺第二次刻蚀,刻蚀出垂直侧壁,形成过孔的中间圆柱部分,继续刻蚀,当刻蚀穿通硅层接触到SOI硅片的SiO2层时,刻蚀离子由于SiO2的反射而产生footing效应,形成带斜率的侧壁,从而制作出过孔的下圆台部分;
4)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀,直到整个过孔被填充满;
5)进行化学机械抛光、湿法腐蚀、干法刻蚀等微电子工艺加工手段对硅片进行减薄,将过孔下端暴露出来。
一种用于三维系统级封装的垂直互连过孔的制备方法,其步骤包括:
1)在上表面加工有集成电路的标准硅片的上表面设计垂直互连过孔的位置,并对电路进行保护;
2)采用带倾角的DRIE工艺第一次刻蚀,刻蚀出带斜率的侧壁,形成过孔的上圆台;
3)对硅片上表面进行载体保护,对其背面进行减薄,使硅片减薄后的厚度为过孔的高度;
4)在硅片的背面进行第二次带倾角的DRIE工艺,刻蚀出带斜率的侧壁,制作出过孔的下圆台;
5)采用标准的DRIE工艺第三次刻蚀,刻蚀出过孔上、下圆台间的垂直侧壁,形成过孔的中间圆柱部分;
6)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀,直到整个过孔被填充满。
与现有技术相比,本发明的有益效果是:
本发明垂直互连过孔是一种准工字形状。其有较为缓和的拐点,提供更平滑的信号传输通路,减少在突变点处的电磁辐射,并且减少在拐角处的电磁回波损耗。且上下两端的开口处的宽度(直径)大于垂直部分的宽度(直径),使得电镀金属更为方便,可使硅片中内部填充了金属的过孔部分以及整片硅片的热应力有更均匀的分布,更好地避免了硅片的开裂等热机械失效问题。在多层硅片叠加的情况下,信号传输特性也可以得到显著的改进。
其制备方法可利用一次带倾角的DRIE以及垂直DRIE固有的footing效应,使硅片内垂直过孔的两端各带有一个斜角过渡。这样,在不增加工艺步骤地情况下,可以很好的提高硅片内垂直过孔以及硅片叠层后三维立体互连的传输能力。
附图说明
图1是单层硅片内垂直互连过孔的截面示意图;
图2是在下表面加工有集成电路的标准硅片上进行垂直互连过孔的制作流程图;
图3是在SOI硅片上进行垂直互连过孔制作的流程图;
图4是在上表面加工有集成电路的标准硅片上进行垂直互连过孔制作的流程图。其中:1-过孔的上圆台;2-过孔的中间圆柱;3-过孔的下圆台;4-硅片;5-已制作好闪存电路或其他电路的硅片;6-SOI硅片。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细描述:
参考图1,本发明垂直互连过孔的形状为上、下两部分分别为圆台状,中间部分为一圆柱形。如固定孔长为120μm,开口直径为30μm,中部直径为20μm的条件下,最优的斜面端口长度为30μm,即上端和下端均为长30μm的圆台型,中间圆柱形的中部长度为60μm。当上端和下端圆台增长或缩小时,都会引起比较大的传输损耗。
以下具体实施例是对本发明垂直互连过孔的制备作进一步详细描述:
实施例一、对已制作好闪存电路的硅片进行垂直互连过孔制备。
其步骤如图2所示,包括:
1、选择已制作好闪存电路或其他集成电路的硅片,如图2(a)所示,并进行载体键合;
2、将硅片上电路部分保护好,在需要硅片内垂直过孔连接的位置利用掩模进行第一次带倾角的DRIE过孔刻蚀,以形成过孔的上圆台部分。其中,SF6气体流量130sccm,C4F8气体流量为100sccm,载片台功率为13W,线圈功率为600W,APC(自动压力控制)选择60。每刻蚀6s之后就钝化9s,让刻蚀和钝化交替进行,使之形成带斜率的、深度符合要求的侧壁,如图2(b)所示;
3、对刻蚀出的硅片内垂直过孔调整掩模,进行第二次DRIE刻蚀,产生垂直侧壁,以及带有footing效应的过孔部分以实现下端的带角度连接拐点,在同样条件刻蚀舱内条件下,调整参数为每刻蚀9s之后钝化7s,刻蚀、钝化交替进行,最终形成深度符合要求的垂直侧壁。当刻蚀穿通硅片接触到下方的金属互联时,继续刻蚀,使反应离子在下方金属的反射作用下产生footing效应,形成下部的带斜率的侧壁,从而形成过孔的下圆台部分,如图2(c)所示;
4、在过孔内生长SiO2,制作绝缘层;
5、继续在过孔内溅射Ti/W/Cu,制作扩散阻挡层和种子层;
6、将硅片上电路部分保护好,然后对过孔进行高深宽比的铜电镀,直到电镀满整个过孔为止,如图2(d)所示;
7、进行垂直互连后续工艺,将载体解键合;根据对准标记,进行多层硅片的叠加,以及激光切片。
实施例二、在SOI片上进行垂直互连过孔制备。
参考图3,其步骤包括:
1、选择SOI硅片,如图3(a)所示;
将硅片上器件层的电路部分保护好,在需要硅片内垂直过孔连接的位置利用掩模进行第一次带倾角的DRIE过孔刻蚀,制作出所需要尺寸的上端斜角度。可参考数据为SF6气体流量130sccm,C4F8气体流量为100sccm,载片台功率为13W,线圈功率为600W,APC(自动压力控制)选择60。每次刻蚀6s之后钝化9s,刻蚀和钝化交替进行,最终使之形成带斜率的侧壁,如图3(b)所示;
2、对刻蚀出的硅片内垂直过孔调整掩模,进行第二次DRIE刻蚀,产生垂直侧壁,以及带有footing效应的过孔部分以实现下端的带角度连接拐点。在同样条件刻蚀舱内条件下,调整参数为每次刻蚀9s之后钝化7s,刻蚀、钝化交替进行,最终形成垂直侧壁。当刻蚀穿通硅层并接触到SiO2层时,继续刻蚀,使反应离子在下方SiO2层的作用下产生footing效应,从而形成下部的带斜率的侧壁,如图3(c)所示;
3、在过孔内生长SiO2,制作绝缘层;
4、继续在过孔内溅射Ti/W/Cu,制作扩散阻挡层和种子层;
5、继续将硅片上电路部分保护好,然后对过孔进行高深宽比的铜电镀,直到电镀满整个过孔为止,如图3(d)所示;
6、载体的解键合,进行化学机械抛光、湿法腐蚀、干法刻蚀等微电子工艺加工手段对硅片进行减薄,将过孔下端暴露出来,以方便后续叠加工艺;
8、对过孔和CMOS电路进行互连;
9、根据对准标记,进行多层硅片的叠加;
10、激光切片。
实施例三、在上表面加工有集成电路的标准硅片进行垂直互连过孔制备。
参考图4,其步骤包括:
1、将硅片上电路部分保护好,在需要硅片内垂直过孔连接的位置利用掩模进行第一次带倾角的DRIE过孔刻蚀,制作出所需要尺寸的上端斜角度;可参考数据为SF6气体流量130sccm,C4F8气体流量为100sccm,载片台功率为13w,线圈功率为600w,APC(自动压力控制)选择60。刻蚀6s之后钝化9s,使之形成带斜率的侧壁,如图4(a)所示;
2、在硅片的上表面加硅载体保护,如图4(b)所示;并对背面进行减薄,如图4(c)所示;
3、对减薄后的硅片背面,对应步骤1中形成的过孔上部的位置进行过孔下部的制作。主要参数同步骤1,如图4(d)所示;
4、进行第三次标准的DRIE工艺,将过孔的上下两部分连通。在同样条件刻蚀舱内条件下,调整参数为刻蚀9s之后钝化7s,形成垂直过孔,连通已经制作好的上下两部分,如图4(e)所示;
5、在过孔内生长SiO2,制作绝缘层;
6、继续在过孔内溅射Ti/W/Cu,制作扩散阻挡层和种子层;
7、继续将硅片上电路部分保护好,然后对过孔进行高深宽比的铜电镀,直到电镀满整个过孔为止,如图4(f)所示;
8、载体解键合,如图4(g)所示;
9、对过孔和CMOS电路进行互连;
10、根据对准标记,进行多层硅片的叠加;
11、激光切片。
以上通过详细实施例描述了本发明所提供的三维系统级封装垂直互连的过孔及其制备方法,本领域的技术人员应当理解,在不脱离本发明实质的范围内,可以对本发明做一定的变形或修改;其制备方法也不限于实施例中所公开的内容。
Claims (6)
1.一种用于三维系统级封装的垂直互连过孔,其特征在于,该垂直互连过孔的形状为上、下两部分分别为一圆台,其中间部分为一圆柱。
2.如权利要求1所述的垂直互连过孔,其特征在于,上圆台、中间圆柱与下圆台的高度比为1∶2∶1。
3.如权利要求1或2所述的垂直互连过孔,其特征在于,所述上、下圆台的高度与其最大底面的直径比为1∶1。
4.一种用于三维系统级封装的垂直互连过孔的制备方法,其步骤包括:
1)在下表面加工有集成电路的标准硅片的上表面设计垂直互连过孔的位置,并对电路进行保护;
2)采用带倾角的DRIE工艺第一次刻蚀,在硅片上刻蚀出带斜率的侧壁,形成过孔的上圆台;
3)采用标准的DRIE工艺第二次刻蚀,刻蚀出垂直侧壁,形成过孔的中间圆柱部分,继续刻蚀,当刻蚀穿通硅层接触到下层电路的金属接触部分时,刻蚀离子由于金属的反射而产生footing效应,形成带斜率的侧壁,从而制作出过孔的下圆台部分;
4)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀,直到整个过孔被填充满。
5.一种用于三维系统级封装的垂直互连过孔的制备方法,其步骤包括:
1)在器件层加工有集成电路的SOI片的硅器件层上设计垂直互连过孔的位置,并保护电路部分;
2)采用带倾角的DRIE工艺第一次刻蚀,刻蚀出带斜率的侧壁,形成过孔的上圆台;
3)采用标准的DRIE工艺第二次刻蚀,刻蚀出垂直侧壁,形成过孔的中间圆柱部分,继续刻蚀,当刻蚀穿通硅层接触到SOI硅片的SiO2层时,刻蚀离子由于SiO2的反射而产生footing效应,形成带斜率的侧壁,从而制作出过孔的下圆台部分;
4)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀,直到整个过孔被填充满;
5)进行化学机械抛光、湿法腐蚀、干法刻蚀微电子工艺加工手段对硅片进行减薄,将过孔下端暴露出来。
6.一种用于三维系统级封装的垂直互连过孔的制备方法,其步骤包括:
1)在上表面加工有集成电路的标准硅片的上表面设计垂直互连过孔的位置,并对电路进行保护;
2)采用带倾角的DRIE工艺第一次刻蚀,刻蚀出带斜率的侧壁,形成过孔的上圆台;
3)对硅片上表面进行载体保护,对其背面进行减薄,使硅片减薄后的厚度为过孔的高度;
4)在硅片的背面进行第二次带倾角的DRIE工艺,刻蚀出带斜率的侧壁,制作出过孔的下圆台;
5)采用标准的DRIE工艺第三次刻蚀,刻蚀出过孔上、下圆台间的垂直侧壁,形成过孔的中间圆柱部分;
6)在上述过孔的内侧壁和底部生长绝缘层、溅射复合阻挡种子层、加入添加剂的电镀铜溶液中进行电镀,直到整个过孔被填充满。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810241119 CN101452907B (zh) | 2008-12-30 | 2008-12-30 | 一种用于三维系统级封装的垂直互连过孔及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810241119 CN101452907B (zh) | 2008-12-30 | 2008-12-30 | 一种用于三维系统级封装的垂直互连过孔及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101452907A CN101452907A (zh) | 2009-06-10 |
CN101452907B true CN101452907B (zh) | 2011-04-20 |
Family
ID=40735046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810241119 Expired - Fee Related CN101452907B (zh) | 2008-12-30 | 2008-12-30 | 一种用于三维系统级封装的垂直互连过孔及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101452907B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101886286B (zh) * | 2010-07-27 | 2012-02-29 | 上海交通大学 | 用于tsv绝缘层的超薄膜湿法制备方法 |
KR102455398B1 (ko) * | 2015-11-24 | 2022-10-17 | 에스케이하이닉스 주식회사 | 신축성을 갖는 반도체 패키지 및 이를 이용한 반도체 장치 |
JP6645173B2 (ja) * | 2015-12-22 | 2020-02-14 | セイコーエプソン株式会社 | 貫通配線、液体噴射ヘッド、貫通配線の製造方法、memsデバイスの製造方法及び液体噴射ヘッドの製造方法 |
CN107369627B (zh) * | 2017-09-04 | 2019-07-30 | 中国电子科技集团公司第二十九研究所 | 一种三维堆叠的气密封装方法 |
CN109761189A (zh) * | 2019-01-10 | 2019-05-17 | 中国科学院长春光学精密机械与物理研究所 | 一种聚合物微纤维结构的制备方法及应用 |
-
2008
- 2008-12-30 CN CN 200810241119 patent/CN101452907B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101452907A (zh) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
KR101465709B1 (ko) | 저저항 웨이퍼 관통형 비아 | |
KR101690841B1 (ko) | 재배선을 갖는 적층 집적 회로 | |
CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
CN102364671B (zh) | 制造硅通孔的方法 | |
CN101452907B (zh) | 一种用于三维系统级封装的垂直互连过孔及其制备方法 | |
CN101483150B (zh) | 一种加工硅通孔互连结构的工艺方法 | |
US7446424B2 (en) | Interconnect structure for semiconductor package | |
US20100200961A1 (en) | Thru silicon enabled die stacking scheme | |
CN104051337A (zh) | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 | |
CN103066040B (zh) | 一种可用于微波频段的圆片级穿硅传输结构及制造方法 | |
US9240373B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
CN101252121A (zh) | 堆叠封装及其制造方法 | |
CN102376689A (zh) | 具有台阶的硅通孔结构及其制备工艺 | |
CN109003961A (zh) | 一种3d系统集成结构及其制造方法 | |
CN103426864B (zh) | 适用于转接板的tsv结构及其制备方法 | |
CN103367285A (zh) | 一种通孔结构及其制作方法 | |
CN103760635B (zh) | 玻璃基三维光电同传器件及其制作方法 | |
CN110335859A (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
CN105575938A (zh) | 一种硅基转接板及其制备方法 | |
CN103280427A (zh) | 一种tsv正面端部互连工艺 | |
CN103474417B (zh) | 一种三维互连结构及其制备方法 | |
CN103219282B (zh) | 一种tsv露头工艺 | |
CN103199086B (zh) | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 | |
CN102881644A (zh) | 一种圆片级芯片封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 Termination date: 20171230 |
|
CF01 | Termination of patent right due to non-payment of annual fee |