JP5947917B2 - モード変換器 - Google Patents

モード変換器 Download PDF

Info

Publication number
JP5947917B2
JP5947917B2 JP2014554609A JP2014554609A JP5947917B2 JP 5947917 B2 JP5947917 B2 JP 5947917B2 JP 2014554609 A JP2014554609 A JP 2014554609A JP 2014554609 A JP2014554609 A JP 2014554609A JP 5947917 B2 JP5947917 B2 JP 5947917B2
Authority
JP
Japan
Prior art keywords
mode converter
substrate
pin
main surface
antipad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014554609A
Other languages
English (en)
Other versions
JPWO2014104336A1 (ja
Inventor
雄介 上道
雄介 上道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Application granted granted Critical
Publication of JP5947917B2 publication Critical patent/JP5947917B2/ja
Publication of JPWO2014104336A1 publication Critical patent/JPWO2014104336A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/103—Hollow-waveguide/coaxial-line transitions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、モード変換器に係り、特にミリ波帯の通信用の導波路に用いられる技術に関する。
本願は、２０１２年１２月２７日に出願された特願２０１２−２８３９９３号に基づき優先権を主張し、その内容をここに援用する。
近年、ミリ波帯を利用した数Ｇ［ｂｐｓ］の高速大容量通信が提案され、その一部が実現されつつある。特に、６０ＧＨｚ帯で動作する無線通信機器は、より重要性を増している。５７〜６６ＧＨｚまでの広い周波数帯域を、無免許で利用可能であることから、民生分野への普及が期待されており、安価で小型のミリ波通信モジュールの実現が急務である。
小型で安価なミリ波通信モジュールを実現する形態として、非特許文献１、特許文献１には、プリント基板による導波路（ポスト壁導波路アンテナ：PWA Post-wall Waveguide Antenna）を利用したミリ波モジュールが開示されている。特許文献１の図１〜図７に示すように、上記技術では、従来の導波路の側壁（金属壁）を、プリント基板の貫通孔群（ポスト群）で置き換えている。無線通信ＩＣ（ＣＭＯＳ−ＩＣ）がＰＷＡの上に実装されており、ワイヤボンド、バンプ接続等の方法で無線通信ＩＣ（特許文献１の明細書中では半導体チップ４と表記。以下同）から出力されたミリ波信号は、一旦、平面回路による伝送線路（マイクロストリップ、コプレーナ、ストリップ等の線路２４と表記）を伝わり、平面回路・導波路変換構造（中心導体２３と表記）を経て、最終的には導波路構造部（導波路２と表記）へと導かれる。
図３５は従来のモード変換器（変換器）の構成例を示す断面図である。図３５に示すように、変換器８１０において、導波路８０２は、前方端面（図３５の右方側）に、電波を放射する開口部８２５を有する。導波路８０２は複数のポスト（柱）壁８２０と接地導体層（銅箔）８２１、８２２とにより構成されている。導波路８０２には、給電部としてピン（平面回路・導波路変換器）８２３が挿入されている。伝送線路８２４からピン８２３へ導入されたミリ波信号は、導波路８０２の前方の開口部８２５から電磁波として放射される。アンテナパッケージである変換器８１０は、導体８２７Ａ、８２７Ｂ、および、誘電体である複数の基板８２８Ａ、８２８Ｂ、８２８Ｃを介して多層に積層して形成される。ピン８２３は、基板８２８Ｂと８２８Ｃとに予めビアを形成し、そのあとに基板を積層することで形成されている。
一般的な高周波回路においては、回路Ａと回路Ｂとを接続する場合にインピーダンス整合が取られていることが必要である。これは、回路Ａから回路Ｂの接続点において信号を反射なく伝送させることを意味している。つまり、回路Ａとしての平面回路・伝送線路から回路Ｂとしての導波路の接続点において、信号が反射することなく伝送させることが必要である。図３５に示すような構造の場合、所定の周波数帯域において、ピン８２３の長さを所定の値に調整することによって、反射損を抑制した信号伝送を実現してインピーダンス整合が取られている。その他にも、インピーダンス整合方法の一つとして、ピン８２３と接地導体層８２２との距離を最適化する方法もある。
日本国特開２０１１−１０９４３８号公報 日本国特開２０１１−０８２３３７号公報
従来の変換器の製造方法では、厚みの決まった複数の基板に予めビアを形成し、これらの複数の基板を積層させてピンを製造するため、ピンの長さは基板の厚さ寸法に依存して離散的な値しか取ることができず、インピーダンス調整が容易ではない。また、積層する各々の基板の厚さ寸法が、個別に決定可能ではなく、材料が入手し易いか否か等に依存する。そのため、最適な長さのピンを実現しにくい。
また、従来の変換器におけるピンは基板内に構成されている。そのため、実際には、ピンが基板内のどの位置まで延びているかを確認することが難しい。特に、変換器が完成した後では、ピン８２３と接地導体層８２２との距離を調整（特許文献２参照）できない。
また、上記構造では、基板積層時の導体または位置ずれおよび基板積層時に用いる接着材の影響により、反射特性が劣化する等して設計通りの特性が得られず、引いては導波路の損失が大きくなる等の問題を有する。
さらに、従来の変換器は、ビアが形成された基板を複数積層させた構造を有する。そのため、加工工数の増加、接着材による伝送損失の増加、各層の材料に起因した伝送特性ばらつき、積層工程における位置ズレ、材料が入手しにくい等の好ましくない状況が発生する。
本発明は以上のような点を考慮してなされたものであり、最適なピンを有し、ピンの先端と接地導体層との離間距離の確認および調整が容易なモード変換器を提供する。また、加工工数を低減して、最適な特性を有する製造効率の高いモード変換器を提供する。
本発明の第１態様は、モード変換器であって、第一主面および第二主面を有する基板と、第一主面に形成された第一接地導体層と、第二主面に形成された第二接地導体層と、第一主面に形成された、高周波を伝播する平面回路と、平面回路と接続され、第一主面から第二主面まで貫通する貫通孔の内部に形成され、第一主面および第二主面に連通するピンと、第二主面において露出したピンの端部と、第二接地導体層との間に形成されたアンチパッドと、を備える。
第１態様に係るモード変換器によれば、ピンの端部が基板の第二主面において露出しており、ピンの端部と接地導体層とを電気絶縁させるアンチパッドが、第二主面に設けられている。そのため、ピンと接地導体層との位置関係の確認およびピンと接地導体層との調整（トリミング）を容易に行うことができる。
本発明の第２態様は、第１態様に係るモード変換器において、ピンは、第二主面上に延設されている。
第２態様に係るモード変換器によれば、第二主面において、貫通孔の内壁とピンとの界面が露出しない構造となる。したがって、界面から微粒子等が侵入することを防ぐことができる。
本発明の第３態様は、第１または第２態様に係るモード変換器において、ピンは、貫通孔の内壁に沿って形成され、円筒形を有する。
第３態様に係るモード変換器によれば、ピンは円筒形であり、曲げまたは捻じれの応力が加わることによって基板が変形した場合に、ピンも追従して容易に変形可能である。したがって、過剰な応力が加わってモード変換器が破損することを防ぐことができる。
本発明の第４態様は、第１〜第３態様に係るモード変換器において、アンチパッドは、円形リング形状を有する。
本発明の第５態様は、第４態様に係るモード変換器において、円形リング形状を有するアンチパッドの、外径と内径との差が、４０〜８０μｍである。
本発明の第６態様は、第４態様に係るモード変換器において、貫通孔には、誘電体が充填されている。
本発明の第７態様は、第６態様に係るモード変換器において、円形リング形状を有するアンチパッドの、外径と内径との差が、５０〜８０μｍである。
本発明の第８態様は、第１〜第３態様に係るモード変換器において、アンチパッドは、矩形リング形状を有する。
本発明の第９態様は、第８態様に係るモード変換器において、貫通孔には、誘電体が充填されている。
本発明の第１０態様は、第８または第９態様に係るモード変換器において、矩形リング形状を有するアンチパッドの、矩形リングの外側の一辺と内側の一辺との間の長さが、４０〜１２０μｍである。
上記第４〜第１０態様に係るアンチパッドの形状を有するモード変換器によれば、ピンにおける反射損失の制御、すなわちピンにおけるインピーダンスを平面回路のインピーダンスと整合させる制御が可能である。
上記本発明の態様によれば、ピンの端部が第二主面において露出しており、ピンの端部と接地導体層とを電気絶縁させるアンチパッドが、第二主面に設けられている。そのため、ピンと接地導体層との位置関係の確認およびピンと接地導体層との調整（トリミング）を容易に行うことができる。
また、従来ではドリル加工を用いて貫通孔を形成していたが、上記本発明の態様によれば、一回の孔開けプロセスにより貫通孔を形成することができるため、作業工程の効率化し、作業の信頼性および歩留まりを向上させることができる。
上記本発明の態様によれば、第一基板および第二基板に一括して貫通孔を形成できるため、２つの基板に個別に孔開け作業を行う場合と比較して、各基板の貫通孔間の位置合せが不要になる。そのため、貫通孔間の位置ずれが無くなり、位置ずれに起因した伝送特性の劣化を低減できる。また、ピンの端部と接地導体層との位置関係を容易に確認できる。
上記本発明の態様によれば、励振ピンの位置および径が、基板内で画一的に定められるため、伝送特性の劣化を低減できる。
上記本発明の態様によれば、基板に、第一主面から第二主面まで貫通する貫通孔が形成されるので、孔の高さ方向の制御も不要となり、モード変換器を容易に製造できる。
本発明の一実施形態に係るモード変換器の構成を、模式的に示す斜視図である。 本発明の一実施形態に係るモード変換器の伝送路の構成を拡大して模式的に示す斜視図である。 本発明の一実施形態に係るモード変換器の構成例を、模式的に示す断面図である。 本発明の一実施形態に係るモード変換器の他の構成例を、模式的に示す断面図である。 本発明の一実施形態に係るモード変換器の他の構成例を、模式的に示す断面図である。 本発明の一実施形態に係るモード変換器のうち、ＧＮＤビア近傍の構成を模式的に示す断面図である。 本発明の一実施形態に係るモード変換器を構成する、導体柱の配置について、模式的に説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器の製造方法を、説明する図である。 本発明の一実施形態に係るモード変換器を構成する、ピンの形状の一例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器を構成する、ピンの形状の他の例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器を構成する、ピンの形状の他の例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器を構成する、ＧＮＤビアの配置例を模式的に説明する図である。 本発明の一実施形態に係るモード変換器を構成する、導波路の構成例を模式的に説明する平面図である。 本発明の一実施形態に係るモード変換器を構成する、導波路の他の構成例を模式的に説明する斜視図である。 本発明の一実施形態に係るモード変換器を構成する、導波路の他の構成例を模式的に説明する平面図である。 本発明の一実施形態に係るモード変換器を構成する、導波路の他の構成例を模式的に説明する平面図である。 本発明の一実施形態に係るモード変換器を構成する、導波路の他の構成例を模式的に説明する平面図である。 本発明の一実施形態に係るモード変換器を構成する、導体柱の形状の他の例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器を構成する、導体柱の形状の他の例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器を構成する、導波路の他の構成例を模式的に説明する斜視図である。 本発明の一実施形態に係るモード変換器に、半導体チップを搭載した構成を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器に半導体チップを搭載し、母基板に実装した構成例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器に半導体チップを搭載し、母基板に実装した他の構成例を模式的に説明する断面図である。 本発明の一実施形態に係るモード変換器による、信号の反射損失の制御性について説明するグラフである。 本発明の一実施形態に係るモード変換器による、信号の伝送損失の制御性について説明するグラフである。 本発明の一実施形態に係るモード変換器によって発生する、電界分布について説明する図である。 本発明の一実施形態に係るモード変換器によって発生する、電界分布について説明する図である。 本発明の一実施形態に係るモード変換器におけるアンチパッドを模式的に示す斜視図である。 本発明の一実施形態に係るモード変換器による、信号の反射損失のアンチパッドサイズ依存性について説明するグラフである。 本発明の一実施形態に係る他のモード変換器による、信号の反射損失のアンチパッドサイズ依存性について説明するグラフである。 本発明の一実施形態に係るモード変換器における他のアンチパッドを模式的に示す斜視図である。 本発明の一実施形態に係るモード変換器による、信号の反射損失のアンチパッドサイズ依存性について説明する他のグラフである。 本発明の一実施形態に係るモード変換器による、信号の反射損失のアンチパッドサイズ依存性について説明する他のグラフである。 本発明の一実施形態に係るモード変換器における、電界ベクトルを模式的に示す断面図である。 従来技術によるモード変換器における、電界ベクトルを模式的に示す断面図である。 従来技術によるモード変換器の構成を、模式的に示す断面図である。
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。なお、以下に示す実施形態は、発明の趣旨をより良く理解させるために、例を挙げて説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明に用いる図面は、本発明の特徴を分かりやすくするために、便宜上、要部となる部分を拡大している場合があり、各構成要素の寸法比率等が実際と同じであるとは限らない。
モード変換器の構成
本発明の一実施形態に係るモード変換器１００の構成について、図１〜３を用いて説明する。図１は、モード変換器１００の構成を模式的に示す斜視図である。図２は、モード変換器１００の伝送路１２２の構成を拡大して模式的に示す斜視図である。図３は、モード変換器１００の構成例を模式的に示す、図２のＡ−Ａラインに沿った断面図である。
図１〜３に示すように、モード変換器１００は、基板１０１と、高周波信号伝播用の平面回路（伝送路）１２２と、ピン（導体ピン、励起ピン、励振ピン）１２０と、グランド接続された接地導体層（導体膜）１１１と、接地導体層（導体膜）１１２と、導波路１１０とを備えている。
基板１０１は単一の部材または複数の基材を積層した積層基板であり、図１に示すように、一方の主面（第一主面）から他方の主面（第二主面）まで貫通する、一つの第一貫通孔（貫通孔）１０３および複数の第二貫通孔１０４を有している。第二貫通孔１０４は、基板１０１の平面視において第一貫通孔１０３をＵ字形に囲む位置に配されている。
ピン１２０は、図３に示すように、基板の一方の主面１０１ａから他方の主面１０１ｂまで貫通する第一貫通孔１０３の内壁（内壁面）１０３ａに、導体膜１２３ｆ、導体膜１２２ｆが、順に積層されて構成されている。ピン１２０は、第一貫通孔１０３を経由して、基板の両方の主面１０１ａ、１０１ｂを連通している。導体膜１２２ｆは、平面回路１２２から延設された膜である。
導波路１１０は、第一基板（基板）の一方の主面１０１ａ、他方の主面１０１ｂにそれぞれ配された接地導体層１１１、１１２と、接地導体層１１１、１１２の間に立設し、両者を連結する複数の導体柱（ポスト）１１４とからなる。導体柱１１４は、第二貫通孔１０４とその内部に配された導体とによって構成されている。導体柱１１４の両端はそれぞれ接地導体層１１１、１１２に電気的に接続されている。
図１に示すように、複数の導体柱１１４は、第一基板１０１の平面視においてピン１２０をＵ字形に囲むように配されている。また、第一基板１０１の側面における一端１０１ｃ側には、導体膜および導体柱１１４は配されておらず、電磁波が放射される開口部１０２が形成されている。導体柱１１４は、モード変換器１００を動作させた際に、ピン１２０から放射された電磁波を、導波路１１０内に閉じ込める。導体柱１１４を備えることにより、放射された電磁波を漏洩させることなく、所望の方向にのみ伝播させることができる。
複数の導体柱１１４は、第一基板１０１の平面視において、略矩形をなす周縁部のうち、開口部１０２に対応する一辺を除いた三辺と平行に配列されている。複数の導体柱１１４の配列は、ピン１２０から放射される電磁波を反射して外部に漏洩しないようにされている。具体的には、隣り合う導体柱１１４が離間して配置された場合、導体柱１１４の中心軸間距離Ｌは、図７に示すように、導体柱１１４の直径ｄの２倍よりも小さくなるように決定されている。つまり、導体柱１１４の再近接位置どうしの間隔Ｘは、導体柱１１４の直径ｄよりも小さくなるように決定されている。
接地導体層１１１、１１２は、それぞれ銅等の導体によって構成され、電気的に接地された配線（ＧＮＤ）として機能する膜である。接地導体層１１１は、第一基板の一方の主面１０１ａにおける第一貫通孔の開口部１０３ｂの周縁部には設けられていない。接地導体層１１１が設けられておらず、接地導体層１１１とピン１２０とを絶縁する領域が、アンチパッド１１１ａである。第一基板の他方の主面１０１ｂにおいても同様に、接地導体層１１２は、第一貫通孔の開口部１０３ｃの周縁部には設けられておらず、接地導体層１１１が設けられていない領域が、所定の幅Ｈ４のアンチパッド１１２ａである。
なお、アンチパッド１１１ａは、第一基板の一方の主面１０１ａにおいて、第一貫通孔の開口部１０３ｂから外側に広がる、絶縁領域として定義される。そして、アンチパッド１１２ａは、第一基板の他方の主面１０１ｂにおいて、第一貫通孔の開口部１０３ｃから外側に広がる、何も配されていない絶縁領域として定義される。なお、アンチパッド１１１ａ、アンチパッド１１２ａが形成される領域は、電気的な絶縁領域であればよく、例えば絶縁体が配された領域であってもよい。例えば、第一基板の一方の主面１０１ａ側に形成された絶縁部１２４、または、第一基板の他方の主面１０１ｂ側に形成された絶縁部（図示せず、パッシベーションとも言う）によって、接地導体層１１１、１１２、および、アンチパッド１１１ａ、１１２ａが被覆されていてもよい。絶縁部が形成されていることにより、接地導体層１１１、１１２、および、アンチパッド１１１ａ、１１２ａが異物付着や汚染等から保護される。また、モード変換器１００に対して直に接するように、他の基板を積層することができる。
導体膜１１１には略均一な厚さの絶縁部１２４が積層され、絶縁部１２４の外側表面上に伝送路１２２が形成されている。伝送路１２２は、少なくともアンチパッド１１１ａと重なるように設けられている。伝送路１２２は、一端側がピン１２０の外部側端部に接続され、他端側が絶縁部１２４上のＧＳＧパッド１２５に接続されて、マイクロストリップラインを形成している。
ＧＳＧパッド１２５の両外側には、図２に示すように、絶縁部１２４上の伝送路１２２の両側に、ＧＮＤパッド１２６が離間して配置される。ＧＮＤパッド１２６の両外側には、図２に示すように、ＧＮＤ接続ビア１２７が隣接される。ＧＮＤ接続ビア１２７は、図６に示すように、絶縁部１２４上から、導体膜１１１までを接続するように形成される。
ピン１２０は、少なくとも表面がＣｕ、Ａｇ、Ａｕ等の導体から形成されていればよく、内部については、表面と同様の導体、空洞、あるいは、絶縁樹脂等で占有された構造とすることができる。絶縁樹脂は、アンチパッド１１１ａ、１１２ａと比して０．１Ｓ／ｍ以下の電気伝導率を有していればよい。
ピン１２０は、図３に示すように、第一貫通孔の内壁１０３ａに沿って形成されており、外径Ｈ１を有する円筒状である。したがって、曲げまたは捻じれの応力が加わることによって基板１０１が変形した場合に、ピン１２０も追従して容易に変形することができ、過剰な応力が加わってモード変換器１００が破損することを防ぐことができる。
ピン１２０は、第一基板１０１の両方の主面（１０１ａ、１０１ｂ）に対して垂直に形成されている。第一基板１０１の一方の主面１０１ａ側におけるピン１２０の端部に、接地導体層１１１と同階層をなし、接地導体層１１１と同一材料からなるフランジ状のランド１２３ｃが周設される。第一基板１０１の平面視において円環状とされるランド１２３ｃの表面のうち外縁部１２３ｄは、絶縁部１２４によって覆われている。ランド１２３ｃの中央側の円環部１２３ｅの表面は、伝送路１２２から延長されるとともに絶縁部１２４の厚さ方向に拡径する導体１２２ａによって覆われている。
図３に示すように、外縁部１２３ｄの外径寸法（ランド１２３ｃの外径寸法）Ｈ３、ランド１２３ｃに接続される部分の導体１２２ａの外径寸法Ｈ２、および、ピン１２０の外径寸法Ｈ１は、Ｈ３＞Ｈ２＞Ｈ１となるように決定される。
なお、上述した平面回路１２２、ピン１２０、接地導体層１１１、１１２、導体柱１１４を構成する導体は、第一基板１０１または樹脂１２４の表面側から、チタン（Ｔｉ）またはクロム（Ｃｒ）からなる膜、銅（Ｃｕ）からなる膜を、順に積層して形成される。これらの導体は、めっき法または導電性ペーストを用いて形成することができる。
図４は、図３のモード変換器１００に対する他の構成例を示す、モード変換器２００の、図２で示すＡ−Ａラインに沿った断面図である。図３においては、第一貫通孔１０３の長手方向の中心軸近傍が空洞である例を示したが、図４に示すように、第一貫通孔２０３の内部がピン２２０を構成する導体２２２ｆ、２２３ｆによって充填されていてもよい。第一貫通孔２０３以外の構成要素は、図３のモード変換器１００と同様である。
図５は、図３のモード変換器１００に対する他の構成例を示す、モード変換器３００の、図２で示すＡ−Ａラインに沿った断面図である。図３においては、第一貫通孔の内壁１０３ａに沿ってピン１２０が形成されており、第一基板の他方の主面１０１ｂ側に露出したピン１２０の露出面が、第一基板の他方の主面１０１ｂと同一面上に形成されている例を示した。しかし、図５に示すように、ピン３２０は、第一基板の他方の主面３０１ｂよりも延設されていてもよい。すなわち、ピン３２０は、第一貫通孔の開口部３０３ｃにおいて外側に広がる縁部（ランド）３２２ｂを有していてもよい。
上記構成にすることにより、第一基板の他方の主面３０１ｂにおいて、第一貫通孔の内壁３０３ａとピン３２０との界面が露出しない。したがって、界面から微粒子等が侵入することを防ぐことができる。
以上説明したように、本実施形態に係るモード変換器によれば、第一基板の他方の主面に配された接地導体層がグランド端子（ＧＮＤ）として機能する。そのため、第一基板の他方の主面においてピンの端部が、接地導体層と電界結合し、ピンのインピーダンスは、ピンの端部と接地導体層との離間距離、すなわちアンチパッドのサイズによって変化する。したがって、アンチパッドのサイズを調整することによってピンのインピーダンスを、平面回路のインピーダンスと整合するように制御することができる。
なお、例えば図３を用いてモード変換器の動作を説明すると、モード変換器では、マイクロストリップラインを形成する伝送路１２２とＧＮＤを形成する導体膜１１１との間はＴＥＭモード、導波路１１０内を伝搬するのはＴＥモードのように、電界のモードが変換される。
図３５の従来例の構成では、ピン８２３が基板を貫通していないため、導体８２７Ａと接地導体層８２２との間で基板の厚み方向の電界（縦向き成分の電界）が発生する（図３４参照）。この垂直な電界が、縦向き成分を有する斜め方向（図３４において矢印で示す）の電界を発生させるため、前方端面（すなわち、図３４、図３５の右方側）のＴＥモードが誘起される。これにより、電界のモード変換が行われている。
一方、本願の構成では、例えば図３に示すように、基板１０１を貫通する貫通孔１０３とアンチパッド１１２ａとが形成されている。アンチパッド１１２ａでは、基板の厚み方向に対して垂直な方向の電界（横向き成分の電界）が発生する（図３３参照）。しかし、貫通孔１０３周辺およびアンチパッド１１２ａ周辺では、縦向き成分を有する斜め方向（図３３において矢印で示す）の電界も発生する。この縦向き成分を有する斜め方向の電界により、前方端面（すなわち、図３、図３３の右方側）のＴＥモードが誘起される。従って、本願のように、貫通孔１０３とアンチパッド１１２ａとを備える構成であっても、モード変換器として動作可能である。
また、本実施形態に係るモード変換器によれば、ピンの端部が第一基板の他方の主面において露出しており、ピンの端部と接地導体層とを電気絶縁させるアンチパッドが、基板の他方の主面に設けられている。そのため、ピンの端部と接地導体層との位置関係を容易に確認することができる。そして、アンチパッドのサイズを確認しながら調整（トリミング）して最適化することにより、入力インピーダンス整合された伝送路が容易に実現できる。
アンチパッドのサイズの調整は、工程としては容易であり、微調整が可能であるため、平面回路およびピンの入力インピーダンスを正確に整合させることができる。したがって、平面回路からピンに伝播した信号の反射損失は、アンチパッドのサイズを調整することによって正確に制御することができる。そして、アンチパッドのサイズを最適化することにより、反射損失を著しく低減させることができる。
モード変換器の製造方法
図１に示したモード変換器１００の製造方法の一例について、図８Ａ〜８Ｍを用いて説明する。図８Ａ〜８Ｍは、モード変換器１００の各製造過程における要部断面を、製造工程の順に、段階的に示した図である。
まず、図８Ａを示すように、準備工程として、後述するレーザーが透過可能な透明度を有する、ガラス等からなる第一基板を準備する。第一基板の厚さは約８５０μｍとする。
次に、図８Ｂに示すように、第二工程として、第一基板１０１の所定の位置にレーザーを照射することにより、改質部α、改質部βを形成する。
改質部αは、第一基板１０１内部のピンが形成される位置において、第一基板の一方の主面から他方の主面まで、すなわち、第一基板１０１の厚さと等しい長さ分の領域に形成する。
改質部βは、第一基板の導体柱が形成される位置において、第一基板の一方の主面から他方の主面まですなわち、第一基板１０１の厚さと等しい長さ分の領域に形成する。
なお、改質部βは径寸法ｄを有するとともに、隣接する改質部βとの距離Ｘが直径ｄよりも小さくなるように形成される。第一基板１０１は、例えばパイレックス（登録商標）から形成されてもよく、レーザー光としてパルス幅が２５０ｆｓのフェムト秒レーザーを集光照射することにより改質部を形成する。上記の改質部α、βの寸法は、レーザー照射の条件により制御される。
第一工程におけるレーザーの照射方法について説明する。第一基板１０１の改質したい箇所にレーザー光１２を照射するとともに、レーザー光１２の焦点１３を走査させる。この際、改質プロセスの進行に伴い、焦点１３に至るレーザー光１２の少なくとも一部が、先に形成された改質部、すなわちレーザー光１２の照射によって改質された領域を伝播しないように、レーザー光１２の焦点１３を走査する。具体的には、図８Ｂに示す矢印の方向に、レーザー光１２の焦点１３を走査することにより第一基板１０１内部に改質部α、βを形成する。また、レーザー光１２は、第一基板１０１の表面から内部に連続して、すなわち、一方の主面側から他方の主面側に向かって照射すると望ましい。
一般的に、レーザー光による改質部は第一基板１０１よりも高屈折率であるが、改質部とその近傍の屈折率分布は僅かに不均一であるため、改質部を伝播する光はランダムに反射、屈折する。したがって、第一基板１０１の内部においては、レーザー光１２が集光部に伝播するまでに改質部を伝播することがないため、ビーム径が拡がるのを防止し、ピーク強度が小さくなるのを抑制することができる。また、レーザー光１２の少なくとも一部が改質部１４を伝播しないことにより、レーザー光１２の照射によって改質される領域を早く形成することができる。
次いで、図８Ｃに示すように、第二工程として、改質部αおよび改質部βをエッチングにより除去する。エッチングは、容器（不図示）内に収容した所定の薬液中に改質部α、βが形成されたガラス基板１０１を浸漬することによって行う。これにより、改質部αおよび改質部βが、ガラス基板１０１の両側から薬液によりウェットエッチングされ、ガラス基板１０１の内部から除去される。
その結果として、図８Ｃに示すように、改質部αおよび改質部βが存在した部分に、第一貫通孔１０３および第二貫通孔１０４が形成される。本実施形態においては、薬液としてフッ酸を主成分とする酸溶液か、または、水酸化カリウムを主成分とする酸溶液を用いることができる。
なお、第二工程におけるエッチングは、改質されている部分が改質されていない部分に比べて非常に早くエッチングされる現象を利用する。これにより、改質部α、βの形状に起因した微細な第一貫通孔１０３、第二貫通孔１０４を形成することができる。本実施形態においては、微細な第一貫通孔１０３、第二貫通孔１０４の孔径は、製造する部分の用途に応じて、１０μｍ〜３００μｍの範囲で適宜決定することができる。
次いで、第三工程の前工程である下地形成工程として、図８Ｄに示すように、第一基板の一方の主面１０１ａ、第一貫通孔１０３および第二貫通孔１０４の内部にシード層１２１ａを形成するとともに、図８Ｅに示すように、第一基板の他方の主面１０１ｂにシード層１２１ｂを形成する。シード層１２１ａ、１２１ｂは、いずれもスパッタリングによって形成することができ、ＣｒとＣｕの混合物、ＴｉとＣｕの混合物等からなり、厚みは１０ｎｍ〜５００ｎｍ程度であることが望ましい。
次いで、第三工程の前工程であるレジスト形成工程として、図８Ｆに示すように、シード層１２１ａ上における第一貫通孔の開口部１０３ｂに接続されるランドの形成領域の周囲に、めっきによるレジスト１１５ａを形成する。また、シード層１２１ｂ上における第一貫通孔の開口部１０３ｃと重なる領域の周囲に、めっきによるレジスト１１５ｂを形成する。
第一基板の一方の主面１０１ａ側からの平面視において、レジスト１１５ａは円環状であり、第一貫通孔の開口部１０３ｂおよびランド１２３ｃ部分を除いたアンチパッド１１１ａに対応する領域を覆うよう形成される。また、第一基板の他方の主面１０１ｂ側からの平面視において、レジスト１１５ｂは円環状であり、第一貫通孔の開口部１０３ｃを除いたアンチパッド１１２ａに対応する領域を覆うように形成される。レジスト１１５ａの内径寸法Ｈ３は、ランド１２３ｃの外径寸法Ｈ３を考慮して決定される。レジスト１１５ａ、１１５ｂとしては、例えば、液状ネガレジスト、フィルム状ネガレジスト、液状ポジレジスト、フィルム状ポジレジストを使用することができる。
次いで、第三工程として銅めっきを行い、図８Ｇに示すように、レジスト１１５に覆われた部分を除いたシード層１２１ａ、１２１ｂの表面に、めっき層を成長させる。以下では、第一基板の一方の主面１０１ａ側に形成されためっき層を接地導体層１１１、他方の主面１０１ｂ側に形成されためっき層を接地導体層１１２、第一貫通孔１０３の内部に形成されためっき層をピン１２０、第二貫通孔１０４の内部に形成されためっき層を導体柱１１４と表記する。
めっき層の厚みは、少なくともミリ波帯の信号による表皮深さよりも厚いことが望ましい。６０ＧＨｚの信号による表皮深さが２７０ｎｍであることから、２μｍ程度とすれば十分と考えられる。なお、銅めっきによって形成されたピン１２０、導体柱１１４は、それぞれ、第一貫通孔１０３、第二貫通孔１０４の内部に完全に充填されていなくても良いが、気密性を要求される場合等には完全に充填されていることが望ましい。
次いで、レジスト剥離工程として、図８Ｈに示すように、レジスト１１５ａ、１１５ｂを剥離するとともに、残存するシード層１２１ａ、１１２ｂのエッチングを行う。これにより導体膜１１１、ランド１２３ｃ、アンチパッド１１１ａ、１１２ａを形成する。
次いで、第四工程として、図８Ｉに示すように、導体膜１１１上およびランド１２３ｃの外周部上に絶縁部１２４を形成する。絶縁部１２４は、第一貫通孔αの開口部と周囲のランド１２３ｃの中央側の円環部１２３ｅよりなる部分、および、平面回路（伝送線路）１２２終端部のＧＮＤ接続ビア１２７となる部分と重なる部分において除去された開口部１２４ａ、１２４ｂを形成する。第一貫通孔１０３周辺の開口部は、径寸法がＨ２となるように決定され、これによって、図２に示すように、ランド１２３ｃに接続される部分の導体１２２ａの外径寸法Ｈ２を決定する。
第四工程において形成する絶縁部１２４は、感光性樹脂からなり、例えば液状のものをスピンコート法によって、導体膜１１１および開口部部分のガラス基板表面１１１ａ上に塗布する。次いで、塗布された感光性樹脂層をキュアする際に、フォトリソグラフィー法により第一貫通孔１０３周辺の開口部１２４ａと、ＧＮＤビア１２７となる開口部１２４ｂとを除去し、絶縁部１２４を形成する。
なお、フォトリソグラフィーによる樹脂除去工程時に、開口部１２４ａにおいて円環部１２３ｅ上の現像だけでは除去しきれない感光性樹脂残査が生じた場合、これらの除去には、ＣＦ４ガスやＯ２ガスによるＲＩＥ（Reactive Ion Etching）プロセスの実施が大変有効である。
次いで、伝送路形成工程の前工程である下地形成工程として、図８Ｋに示すように、シード層１２８を絶縁部１２４の表面と、ランド１２３ｃの円環部１２３ｅおよび孔αの内部と、開口部１２４ｂ内部とに形成する。シード層１２８は、シード層１２１ａ、１２１ｂと同様に、スパッタリングによって形成することができ、ＣｒとＣｕの混合物、ＴｉとＣｕの混合物等からなり、厚みは１０〜５００ｎｍ程度であることが望ましい。
次いで、伝送路形成工程の前工程であるレジスト形成工程として、図８Ｋに示すように、伝送路１２２を形成する部分以外のシード層１２８上に、めっきによるレジスト１２９を形成する。レジスト１２９は、伝送路１２２となる部分およびＧＳＧパッド（不図示）、ＧＮＤパッド（不図示）、ＧＮＤビア（不図示）を形成する部分を除いた領域を覆うよう形成される。レジスト１２９の材料は、レジスト１１５ａ、１１５ｂと同様の材料であればよい。
次いで、レジスト剥離工程として、図８Ｍに示すように、レジスト１２９を剥離するとともに、残存するシード層１２８のエッチングをおこなう。これによりマイクロストリップラインを形成する伝送路１２２が形成される。
以上の工程を経ることによって、図１〜３に示したモード変換器が得られる。なお、第一貫通孔および第二貫通孔を、上述したようにレーザーを用いて形成する場合には、第一基板を構成する部材が、レーザー光が透過可能なガラス等の部材に限定される。ただし、第一貫通孔および第二貫通孔は、ドライエッチング、ドリル等による機械的な加工によって形成することも可能であり、この場合には、第一基板を構成する部材が限定されることはない。また、第一基板の他方の主面１０１ｂ側には、接地導体層１１２およびアンチパッド１１２ａを被覆するパッシベーション膜を形成しても良い。絶縁部が形成されていることにより、接地導体層１１１、１１２およびアンチパッド１１１ａ、１１２ａが異物付着、汚染等から保護される。また、モード変換器１００に対して直に接するように、他の基板を積層することができる。パッシベーション膜としては、例えばポリイミド、シリコーン樹脂等の絶縁樹脂を利用することができる。
以上説明したように、本実施形態に係るモード変換器の製造方法によれば、ピンの入力インピーダンスを、基板の他方の主面に設けられたアンチパッドのサイズによって調整することができる。したがって、ピンを備えた第一貫通孔は少なくとも第一基板を貫通していればよく、その長さや、他の回路要素等に関する調整を行うことなく、反射損を抑制した信号伝送を実現してインピーダンス整合を取ることが可能となる。
また、本実施形態に係るモード変換器の製造方法によれば、アンチパッドはモード変換器の外側に露出した部位である。そのため、アンチパッドのサイズの微調整を目視で確認しながら行うことができる。そして、アンチパッドのサイズは、例えモード変換器が完成した後であっても、容易に再調整を行うこともできる。
さらに、本実施形態に係るモード変換器の製造方法によれば、第一基板として、複数の基材を積層した基板ではなく、単一の基材からなる基板を用いることができる。第一基板として単一の基材を用いることにより、複数の基材を積層する際、接着材による損失、各層の特性ばらつき、積層におけるズレ等の数々の好ましくない状況を全て回避することができる。
上述した実施形態においては、図３に示すように、第一基板の一方の主面１０１ａ側の端部から、他方の主面１０１ｂ側の端部まで、ピン１２０の径寸法が均一である。
しかしながら、図９に示すように、第一基板の他方の主面１０１ｂ側の端部１２３ｂを一方の主面１０１ａ側の端部１２３ａよりも縮径させ、第一貫通孔１０３の側壁面が、第一基板の一方の主面１０１ａと角度θ０をなすようにすることもできる。この場合、端部１２３ｂ側から成膜加工したときに第一貫通孔１０３の内部における金属付着効果が向上するため、シード層１２１ａ、銅めっきの導体膜１１１を確実に形成することができる。
また、図１０に示すように、第一貫通孔１０３について、第一基板の他方の主面１０１ｂ側の端部１２３ｂを一方の主面１０１ａ側の端部１２３ａよりも拡径させ、第一貫通孔１０３の側壁面が、第一基板の他方の主面１０１ｂと角度θ１をなすようにすることもできる。この場合、ピン１２０におけるミリ波信号を円滑に導入することができる。さらに、導波路への結合効率を高めることができるため、ミリ波信号を円滑に導入することできる。
また、図１１に示すように、第一貫通孔１０３について、第一基板の他方の主面１０１ｂ側の端部１２３ｂから一方の主面１０１ａ側の端部１２３ａに向けて一旦縮径させてから拡径させ、第一貫通孔１０３の側壁面と第一基板の他方の主面１０１ｂとのなす角度を、端部１２３ｂにおいてはθ３、端部１２３ａにおいてはθ４となるようにすることもできる。この場合、第一基板の両方の主面側から成膜加工したときに、第一貫通孔１０３の内部における金属付着効果が向上するため、シード層１２１ａ、銅めっきの導体膜１１１を確実に形成することができる。
本実施形態においては、ピン１２０から延伸された伝送線路１２２の終端はＧＳＧパッド１２５となり、ＧＮＤパッド１２６にＧＮＤ接続ビア１２７が隣接している。ＧＮＤ接続ビア１２７は、図４に示すように、ＧＮＤパッド１２６に対してＧＳＧパッド１２５の反対側でもよい。しかし、図１２に示すように、ＧＮＤパッド１２６に対してピン１２０から延長した伝送路１２２をさらに延長した位置のＧＮＤ接続ビア１２７ａでも、ＧＮＤパッド１２６に対してピン１２０側位置のＧＮＤ接続ビア１２７ｂでもよい。また、ＧＮＤ接続ビア１２７は、ＧＮＤビア１２７ａ方向に任意の長さ分ずれた位置に配されていてもよいし、ＧＮＤ接続ビア１２７ｂ方向に任意の長さ分ずれた位置に配されていてもよい。なお、図１２では、ＧＮＤ接続ビアの位置を説明するために、ＧＮＤパッド１２６に対して位置の異なるＧＮＤビアを複数記載した平面図である。
さらに、本実施形態においては、図１に示すように、導波路１１０が複数の導体柱１１４を有するとした。しかし、図１１に示すように、平面視矩形をなす導波路１１０において、開口１０２に対向する後方壁となる辺は複数の導体柱１４０とし、また、ピン１２０から開口１２０に向かう方向に延在する２辺は、その方向に連続したスリット壁１４１とし、第一工程、第二工程において、連続した孔を形成することもできる。
後方壁となる辺を複数の導体柱１４０とすることにより、仮に、一部の導体柱において電気的にオープンとなる等の不具合が生じたとしても、残りの導体柱によって導波路１１０としての機能を維持することができる。導波路１１０の側壁を連続したスリット壁１４１として形成することにより、電磁波の漏洩を防止することができる。
また、本実施形態においては、図１に示すように、導波路１１０の側壁が、互いに離間して並ぶ複数の導体柱によって構成されていたが、図１３に示すように、導波路の側壁は、一体化した導体によって構成されていてもよい。このような構成により、電磁波の進行方向の側壁が連続壁になっているため、ポスト配置が不連続であることによる電磁波の乱れを防止することができる。
また、上記のように第二貫通孔１４１を形成した場合、図１４に示すように、多数の円柱を平面視して重なるように連続して形成したような形状とすることもできる。
さらに、図１５に示すように、矩形の導波路１１０のうち開口１０２以外の三辺を連続する長孔β２を形成してＵ字形に連続するスリット壁１４２とするとともに、開口１０２付近のみ分離した導体柱１４０を有する導波路１１０とすることができる。この場合、ピン１２０周りの環境がポストではなく密閉空間となるので電磁波注入時のピン周りからの電磁波漏洩を阻止することができる。
また、図１６に示すように、矩形の導波路１１０のうち開口１０２以外の三辺にそれぞれ連続する孔β１、β３を形成し、対応したスリット壁１４１、１４３とするとともに、各辺の交わる部分には導体柱１４０を設けて、導波路１１０が離間した状態を形成することができる。この場合、不連続部がポスト1個分のみであるため、不連続部における電磁波の乱れを最小限に抑えることができ、かつ、図１５に示した構造よりも機械的に安定した構造が得られる。これらのように導波路１１０が、内側と外側で連続した状態を形成することによって、第一基板１０１が分離してしまうことがない。
また、図１７に示すように、開口１０２の外側に、対向する導体柱１１４同士の距離が広がった形態のスリット壁１４４を設けることもできる。この場合、Ｈ面扇型ホーンアンテナを構成することができ、アンテナ利得を向上させることが可能となる。
上述した実施形態においては、図１〜３に示すように、導体柱１１４の径寸法を第一基板１０１の一方の主面１０１ａから他方の主面１０１ｂまで均一となるように決定した。しかし、図１８に示すように、角度θ５を有するように主面１０１ａから主面１０１ｂに向かって縮径するように形成することができる。この場合、孔β内部における金属付着効果を向上させて、シード層１２１ａ、銅めっきの導体柱を確実に形成することができる。また、角度θ５を有することにより、孔α内部における金属付着効果を向上させて、シード層１２１ａ、銅めっきの導体膜１１１を確実に形成することができる。
さらに、図１９に示すように、導体柱１１４を、角度θ６、角度θ７を有するように表面１０１ａから裏面１０１ｂに向けて、一旦縮径してから拡径するように形成することができる。角度θ６、角度θ７を有することにより、第一貫通孔１０３内部における金属付着効果を向上させて、シード層１２１ａ、銅めっきの導体膜１１１を確実に形成することができる。
また、導波路１１０では、図２０に示すように、導体柱１４６の表面のみ、スリット壁１４７の表面のみに導体膜Ｄ１、Ｄ２を形成することもできる。つまり、対応する孔βおよび長孔β１の内部には導体がめっきによって充填されておらず、中空とされていてもよい。これらの場合、スリット壁１４７の対向する内面の間に対応する部分だけに導体膜１１１、１１２を設けることができる。この場合、導体柱１４６の両端は、確実に導体膜１１１、１１２と接続されることが好ましい。
このように、導波路１１０において、隙間のある導体柱１１４の一部について、スリット壁１４１、１４２、１４３、１４４、１４７を有する構造とすることで、導波路１００を形成する導体膜１１１、１１２間の導波路１１０の大部分をスリット壁１４１、１４２、１４３、１４４、１４７に置き換えることができる。これにより、従来よりも大幅に電磁波の漏洩を抑えることができ、アンテナの放射効率の向上、および、導波路の放射損失を削減できる。また、スリット壁を採用することにより、導体柱１１４のみの場合よりも電流の流れる面積が大きくなる。したがって、すべてのポスト壁１１４の場合に起こりうるポスト壁１１４と導体膜１１１、１１２の電気的非導通による伝送モードの乱れ・破綻とそのリスクを大幅に軽減することが可能となる。
図２１は、モード変換モジュール５００の断面図である。図２１に示すように、モード変換モジュール５００は、無線送受信機能素子を有する無線通信ＩＣ（半導体チップ）５１０を、本実施形態のモード変換器１００の平面回路１２２が配された側に、フリップチップ接続して構成される。
図３に示したモード変換器１００を構成する第一基板１０１の一方の主面１０１ａに、ＧＮＤを形成する導体膜１１１および絶縁部１２４上の伝送路１２２が設けられるとともに、これらと同階層に図示しない回路が設けられている。ＧＳＧパッドとして機能する伝送路の終端部１２５は、無線通信ＩＣ５１０の端子５１１と接続されている。ミリ波等の高い周波数の信号は、寄生インダクタンスの影響が非常に大きく受けるため、終端部１２５と端子５１１との接続は、ワイヤボンドよりもバンプを用いた短距離実装を行うことが望ましい。なお、電磁波導波部分の電磁界は外部環境からポストおよび連続壁によって遮断されているため、実装環境等の外部の影響を受けることはない。
図２２は、モード変換モジュール５５０が第二基板（母基板、マザーボード）５１３に実装されている、モード変換ユニット６００の断面図である。モード変換モジュール５５０は、モード変換器１００を厚み方向に貫通する第三貫通孔６０５を有している。第三貫通孔６０５により、無線通信ＩＣ５１０と第二基板５１３とが電気的に接続されている。モード変換モジュール５５０と第二基板５１３との間には、アンダーフィル材（図示せず）が充填されていてもよい。アンダーフィル材によって、モード変換器１００の接地導体層およびアンチパッドが被覆されるとともに、第一基板１０１と第二基板５１３とが接合された構成であってもよい。第三貫通孔６０５以外の構成要素は、図２１のモード変換モジュール５００と同様である。
図２３は、図２１のモード変換モジュール５００とは異なる構成のモード変換モジュール５６０が第二基板（母基板、マザーボード）５１３に実装された、モード変換ユニット７００の断面図である。モード変換モジュール５６０は、半導体チップ５１０を含んでおり、モード変換器１００の表面に配された導体膜７１３ｂと半導体チップ５１０の端子（不図示）とがワイヤー５１２を介して電気的に接続されている。モード変換モジュール５６０は、モード変換器１００を厚み方向に貫通する第三貫通孔７０５を有している。第三貫通孔７０５により、無線通信ＩＣ５１０と第二基板５１３とが電気的に接続されている。モード変換モジュール５６０と第二基板５１３との間には、アンダーフィル材（図示せず）が充填されていてもよい。アンダーフィル材によって、モード変換器１００の接地導体層およびアンチパッドが被覆されるとともに、第一基板１０１と第二基板５１３とが接合された構成であってもよい。無線通信ＩＣ５１０、第三貫通孔７０５以外の構成要素は、図２１のモード変換モジュール５００と同様である。
以下、上記実施形態に係る実施例１〜６を用いて、本発明をさらに具体的に説明するが、本発明が適用可能な実施例は、これに限定されるものではない。
実施例１
上述したモード変換器を用いた実施例１について説明する。本実施形態によるモード変換器（図５）を用いた場合と、従来技術によるモード変換器（図３５）を用いた場合とについて、平面回路（高周波伝送路）からピンに伝播した信号のうち反射する成分（反射損失）に関するシミュレーションを行った。シミュレーションには３次元電磁界解析ソフトＨＦＳＳを用い、本実施形態、従来技術ともに第一基板の厚みを８５０μｍにした。シミュレーションの結果を図２４のグラフに示す。なお、本実施形態のモード変換器において、第一基板の他方のアンチパッドのサイズを１００μｍとした。
グラフの横軸は伝送回路からピンに伝播される信号の周波数を示し、縦軸は伝播した信号のピンにおける反射損失Ｓ１１を示している。グラフ上の実線は本実施形態のモード変換器による結果に対応し、破線は従来技術のモード変換器による結果に対応している。グラフに示されるように、二本の線がほぼ一致していることから、本実施形態、従来技術のいずれのモード変換器においても、同様な反射損失の周波数依存性が得られることが分かった。これにより、本実施形態のように第一基板を貫通するようにピンを形成して、アンチパッドのサイズを調整することによって、従来技術のようにピン自体の長さを調整する場合と同様のレベルでのインピーダンス整合を実現できることが分かった。
実施例２
上述したモード変換器を用いた実施例２について説明する。本実施形態によるモード変換器（図５）を用いた場合と、従来技術によるモード変換器（図３５）を用いた場合とについて、平面回路から伝播した信号のうち、第一基板の他方の主面３０１ｂ側の開口部から漏洩する成分（伝送損失）に関するシミュレーションを行った。シミュレーションには３次元電磁界解析ソフトＨＦＳＳを用い、本実施形態、従来技術ともに第一基板の厚みを８５０μｍにした。シミュレーションの結果を図２５のグラフに示す。なお、本実施形態のモード変換器において、第一基板の他方のアンチパッドのサイズを１００μｍとした。
グラフの横軸は伝送回路からピンに伝播される信号の周波数を示し、縦軸は伝播した信号のピンからの伝送損失Ｓ２１を示している。グラフ上の実線は本実施形態のモード変換器による結果に対応し、破線は従来技術のモード変換器による結果に対応している。グラフに示されるように、二本の線がほぼ一致していることから、本実施形態、従来技術のいずれのモード変換器においても、同様な伝送損失の周波数依存性が得られることが分かった。これにより、本実施形態のように、ピンが第一基板を貫通させる構造をとることにより、ピンの内部の空間が外部に対して開放されている場合であっても、従来技術のように、ピンの内部の空間が第一基板の内部に密閉されている場合と同等に抑えられることが分かった。
実施例３
上述したモード変換器を用いた実施例３について説明する。本実施形態によるモード変換器（図５）を用いた場合と、従来技術によるモード変換器（図３５）を用いた場合とについて、モード変換器を動作させた際に、第一基板内部において発生する電界の分布に関するシミュレーションを行った。シミュレーションには３次元電磁界解析ソフトＨＦＳＳを用い、本実施形態、従来技術ともに第一基板の厚みを８５０μｍにした。従来技術によるシミュレーション結果、本実施形態によるシミュレーション結果を、それぞれ図２６Ａ、図２６Ｂに示す。ただし、実際には電界分布は時間的に変動しており、これらは、ある瞬間の電界分布を示したグラフである。
なお、モード変換器３００内部に生じる電界分布を示すために、導体柱３１４、伝送路３２２、ピン３２０、ランド３２３ｃおよび３２２ｂ、アンチパッド３１２ａ以外の構成要素は図示していない。本実施形態のモード変換器においては、アンチパッド３１２ａのサイズを１００μｍとした。
ピンの開口部３０３ｂから図２で示すＧＳＧパッド１２５へ向かう方向をｙ軸、第一基板の両方の主面３０１ａ、３０１ｂと平行な面内においてｙ軸と９０度なす方向をｘ軸、第一基板の他方の主面３０１ｂから一方の主面３０１ａに向かう方向をｚ軸とした。図２６Ａ、図２６Ｂのいずれのシミュレーション結果においても、ピンの近傍に電界の最も強い箇所が存在し、最も強い箇所からの距離に反比例して電界が弱くなって行く分布が見られた。そして、電界の強い箇所は、ピン１２０から遠ざかる（−ｙ）方向に、一定間隔おきに周期的に並んでおり、各々の箇所において同様の分布が見られた。図２６Ａ、図２６Ｂを用いて、ピンから等距離の位置同士でシミュレーション結果を比較すると、両者の電界分布はほぼ一致していることが分かった。
実施例４
上述したモード変換器を用いた実施例４について説明する。本実施形態によるモード変換器（図５）を用いた場合について、平面回路からピンに励振した信号のうち反射する比率（反射損失）に関するシミュレーションを、異なるサイズのアンチパッドを用いて行った。本実施例において、アンチパッド３１２aは、円形リング形状であり、外径と内径との差Ｈ４が３０μｍ以上９０μｍ未満の範囲で１０μｍずつ異なるサイズとした。図２７に、アンチパッド３１２aの形状を模式的に示す。なお、ここではアンチパッドによる容量値を制御するための円形リング形状のランド３２２ｂも、ピン先端に形成されている。従って、ここでは、Ｈ４はランド３２２ｂの外径とアンチパッド３１２aの外径との差ともいえる。ランド３２２ｂの外径はピン３２０の外径よりも大きく、ランド３２２ｂの中心がピンの中心に一致するように配置されている。モード変換器３００の動作時には、ランド３２２ｂの外周面から接地導体層３１２に対して、基板３０１の厚み方向に垂直な方向の電界が発生する。なお、ＴＥモードの電磁波の進む方向は矢印で示されている。円形のアンチパッドを用いることで、基板と導体との間の応力を低減することができ、また、本実施例のピンの先端構造を容易に製造することができる。
シミュレーションには３次元電磁界解析ソフトＨＦＳＳを用い、本実施形態、従来技術ともに第一基板の厚みを８５０μｍにした。また、第一貫通孔３０３の内部には樹脂を充填し、樹脂を比誘電率３．４の誘電体としてシミュレーションした。この結果を図２８のグラフに示す。
グラフの横軸は伝送回路からピンに伝播される信号の周波数を示し、縦軸は伝播した信号のピンにおける反射損失Ｓ１１を示している。モード変換器として十分な反射損失Ｓ１１を約−１５ｄＢ以下として、−１５ｄＢを閾値とする。また、使用周波数帯域を約５７〜６６ＧＨｚとする。
グラフに示す結果から、反射損失の大きさは、アンチパッドのサイズによって変化することが分かった。上記使用周波数帯域で閾値以下の反射損失を示したのは、Ｈ４が５０μｍ以上８０μｍ未満のアンチパッドを形成した場合である。したがって、アンチパッドのサイズ（すなわち、Ｈ４）を５０μｍ以上８０μｍ未満とすることが好ましい。これによって、ピンにおける反射損失の制御、すなわちピンにおけるインピーダンスを平面回路のインピーダンスと整合させる制御が可能であることが分かった。
実施例５
第一貫通孔３０３の内部を誘電体で充填しないこと以外は、実施例４と同様のモード変換器を用いて、同様の実験条件のもとで、シミュレーションを行った。シミュレーションの結果を図２９のグラフに示す。
グラフに示す結果から、反射損失の大きさは、アンチパッドのサイズによって変化することが分かった。上記使用周波数帯域で閾値以下の反射損失を示したのは、Ｈ４が４０μｍ以上８０μｍ未満のアンチパッドを形成した場合である。したがって、アンチパッドのサイズ（すなわち、Ｈ４）を４０μｍ以上８０μｍ未満とすることが好ましい。これによって、誘電体で充填しない場合であっても、ピンにおける反射損失の制御、すなわちピンにおけるインピーダンスを平面回路のインピーダンスと整合させる制御が可能であることが分かった。
実施例６
矩形リング形状のアンチパッド３１２aを用いて、実施例４と同様のシミュレーションを行った。実施例４と同様のモード変換器を用い、実験条件も同様である。図３０に、アンチパッドの形状を模式的に示す。シミュレーションに用いた矩形リング形状のアンチパッド３１２aは、図５に示す幅Ｈ４が４０μｍ以上１２０μｍ未満の範囲において、４０，５０，６０，８０，１２０μｍとした。なお、ここではアンチパッドによる容量値を制御するための矩形リング形状のランド３２２ｂも、ピン３２０の先端に形成されている。従って、ここでは、Ｈ４はランド３２２ｂの一辺と絶縁する領域を挟んで対向する接地導体層３１２の一辺との間の距離である。ランド３２２ｂの中心から外枠までの長さはピン３２０の外径よりも大きく、ランド３２２ｂの中心がピン３２０の中心に一致するように配置されている。モード変換器３００の動作時には、ランド３２２ｂの外周面から接地導体層３１２に対して、基板３０１の厚み方向に垂直な方向の電界が発生する。矩形のアンチパッドを用いると、基板の厚み方向に対して垂直な方向の成分（横向き成分）を多く含む向きの電界が発生するので、より効率よくＴＥモードを誘起することができる。ここで、ＴＥモードの電磁波の進む方向は矢印で示されている。また、横向き成分を効率よく発生させるために、ランド３２２ｂの一辺と矩形のアンチパッド３１２aの外枠の一辺とが、Ｈ４の間隔を空けて互いに平行、かつ、矢印で示すＴＥモードの電磁波の進む方向と垂直であるように配置されることが好ましい。
シミュレーションの結果を図３１のグラフに示す。
グラフに示す結果から、矩形リング形状のアンチパッドを用いた場合でも、反射損失の大きさは、アンチパッドのサイズによって変化することが分かった。Ｈ４が４０〜１２０μｍの全ての範囲において、上記使用周波数帯域で閾値以下の反射損失を示した。したがって、アンチパッドのサイズを４０〜１２０μｍとすることが好ましい。これによって、ピンにおける反射損失の制御、すなわちピンにおけるインピーダンスを平面回路のインピーダンスと整合させる制御が可能であることが分かった。
実施例７
第一貫通孔２０３の内部を誘電体で充填しないこと以外は、実施例６と同様のモード変換器を用いて、同様の実験条件のもとで、シミュレーションを行った。シミュレーションの結果を図３２のグラフに示す。
グラフに示す結果から、反射損失の大きさは、アンチパッドのサイズによって変化することが分かった。Ｈ４が４０〜１２０μｍの全ての範囲において、上記使用周波数帯域で閾値以下の反射損失を示した。したがって、アンチパッドのサイズを４０〜１２０μｍとすることが好ましい。これによって、誘電体で充填しない場合であっても、ピンにおける反射損失の制御、すなわちピンにおけるインピーダンスを平面回路のインピーダンスと整合させる制御が可能であることが分かった。
以上、本発明の好ましい実施例を説明したが、本発明はこれら実施例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。
本発明は、ミリ波帯を利用した数Ｇｂｐｓの高速大容量通信用のデバイスとして、広く適用することができる。
１００、２００、３００ モード変換器
１０１、２０１、３０１ 第一基板
１０１ａ、１０１ｂ、２０１ａ、２０１ｂ、３０１ａ、３０１ｂ 主面
１０１ｃ 一端
１０２ 第二基板
１０３ 第一貫通孔
１０３ａ 内壁面
１０３ｂ、１０３ｃ 開口部
１０４ 第二貫通孔
１１０、２１０、３１０ 導波路
１１１、１１２、２１１、２１２、３１１、３１２ 接地導体層（導体膜）
１１１ａ、１１２ａ、２１２ａ、２１２ｂ、３１２ａ、３１２ｂ アンチパッド
１１４、２１４、３１４ 導体柱
１２２ａ、２２２ａ、３２２ａ 導体
１２２ｆ、１２３ｆ 導体膜
１２０、２２０、３２０ ピン
１２３ｃ、２２３ｃ、３２３ｃ ランド
１２３ｄ、２２３ｄ、３２３ｄ 外縁部
１２３ｅ、２２３ｅ、３２３ｅ 円環部

Claims (7)

  1. 第一主面および第二主面を有する基板と、
    前記第一主面に形成された第一接地導体層と、
    前記第二主面に形成された第二接地導体層と、
    前記第一主面に形成された、高周波を伝播する平面回路と、
    前記平面回路と接続され、前記第一主面から前記第二主面まで貫通する貫通孔の内部に形成され、前記第一主面および前記第二主面に連通するピンと、
    前記第二主面において露出した前記ピンの端部と、前記第二接地導体層との間に形成されたアンチパッドと、
    を備え、
    前記ピンは、前記貫通孔の内壁に沿って形成され、円筒形を有し、
    前記貫通孔には、誘電体が充填されている、
    モード変換器。
  2. 前記ピンは、前記第二主面より先に突出していない、請求項１に記載のモード変換器。
  3. 前記ピンは、前記第二主面上に延設されている、請求項１に記載のモード変換器。
  4. 前記アンチパッドは、円形リング形状を有する、請求項１〜３のいずれか１項に記載のモード変換器。
  5. 前記円形リング形状を有する前記アンチパッドの、外径と内径との差が、５０〜８０μｍである、請求項４に記載のモード変換器。
  6. 前記アンチパッドは、矩形リング形状を有する、請求項１〜３のいずれか１項に記載のモード変換器。
  7. 前記矩形リング形状を有する前記アンチパッドの、矩形リングの外側の一辺と内側の一辺との間の長さが、４０〜１２０μｍである、請求項６に記載のモード変換器。
JP2014554609A 2012-12-27 2013-12-27 モード変換器 Active JP5947917B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012283993 2012-12-27
JP2012283993 2012-12-27
PCT/JP2013/085201 WO2014104336A1 (ja) 2012-12-27 2013-12-27 モード変換器

Publications (2)

Publication Number Publication Date
JP5947917B2 true JP5947917B2 (ja) 2016-07-06
JPWO2014104336A1 JPWO2014104336A1 (ja) 2017-01-19

Family

ID=51021400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014554609A Active JP5947917B2 (ja) 2012-12-27 2013-12-27 モード変換器

Country Status (5)

Country Link
US (1) US9812755B2 (ja)
EP (1) EP2940784B1 (ja)
JP (1) JP5947917B2 (ja)
CN (1) CN104904061B (ja)
WO (1) WO2014104336A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11843157B2 (en) 2019-05-10 2023-12-12 Fujikura Ltd. Mode converter for converting modes between a post-wall waveguide and a microstrip line using an excitation pin and anti-pads

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5978149B2 (ja) * 2013-02-18 2016-08-24 株式会社フジクラ モード変換器の製造方法
JP6330911B2 (ja) 2014-07-30 2018-05-30 富士通株式会社 電子装置及び電子装置の製造方法
JP5933103B1 (ja) * 2015-06-17 2016-06-08 株式会社フジクラ 導波路基板の製造方法
JP6054501B1 (ja) * 2015-12-17 2016-12-27 株式会社フジクラ 終端装置および終端方法
JP6177952B1 (ja) * 2016-02-26 2017-08-09 株式会社フジクラ フィルタ及びそのフィルタの設計方法
JP6684664B2 (ja) * 2016-06-20 2020-04-22 株式会社フジクラ 導波路、モード変換器、及び導波路の製造方法
JP6633979B2 (ja) * 2016-06-20 2020-01-22 株式会社フジクラ 導波路および導波路の製造方法
EP3340370A1 (en) * 2016-12-23 2018-06-27 TE Connectivity Nederland B.V. Millimeter wave antenna and connection arrangements
JP2020198595A (ja) * 2019-06-05 2020-12-10 株式会社フジクラ モード変換器
JP6767591B1 (ja) 2019-06-10 2020-10-14 株式会社フジクラ モード変換器、ｒｆモジュール、及び携帯端末
WO2021145015A1 (ja) * 2020-01-16 2021-07-22 株式会社フジクラ 基板及びアンテナモジュール
WO2022004545A1 (ja) * 2020-06-30 2022-01-06 株式会社村田製作所 導波路
WO2024095892A1 (ja) * 2022-10-31 2024-05-10 京セラ株式会社 印刷配線板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045820A (en) * 1989-09-27 1991-09-03 Motorola, Inc. Three-dimensional microwave circuit carrier and integral waveguide coupler
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
JP3996879B2 (ja) * 2003-07-29 2007-10-24 京セラ株式会社 誘電体導波管とマイクロストリップ線路の結合構造およびこの結合構造を具備するフィルタ基板
JP2011082337A (ja) 2009-10-07 2011-04-21 Panasonic Corp インダクタンス素子
FR2951321B1 (fr) * 2009-10-08 2012-03-16 St Microelectronics Sa Dispositif semi-conducteur comprenant un guide d'ondes electro-magnetiques
JP2011109438A (ja) 2009-11-18 2011-06-02 Amushisu:Kk アンテナモジュール及びアンテナモジュールを有する無線デバイス。
FR2953651B1 (fr) * 2009-12-07 2012-01-20 Eads Defence & Security Sys Dispositif de transition hyperfrequence entre une ligne a micro-ruban et un guide d'onde rectangulaire
KR101055425B1 (ko) * 2010-04-30 2011-08-08 삼성전기주식회사 광대역 전송선로-도파관 변환장치
US8823470B2 (en) * 2010-05-17 2014-09-02 Cts Corporation Dielectric waveguide filter with structure and method for adjusting bandwidth
CN102214624B (zh) * 2011-05-17 2013-05-29 北京大学 一种具有通孔的半导体结构及其制造方法
JP5948844B2 (ja) * 2011-12-14 2016-07-06 ソニー株式会社 導波路およびこれを備えたインターポーザ基板ならびにモジュールおよび電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11843157B2 (en) 2019-05-10 2023-12-12 Fujikura Ltd. Mode converter for converting modes between a post-wall waveguide and a microstrip line using an excitation pin and anti-pads

Also Published As

Publication number Publication date
WO2014104336A1 (ja) 2014-07-03
JPWO2014104336A1 (ja) 2017-01-19
EP2940784B1 (en) 2022-08-24
US20150295295A1 (en) 2015-10-15
CN104904061A (zh) 2015-09-09
EP2940784A4 (en) 2016-08-17
US9812755B2 (en) 2017-11-07
EP2940784A1 (en) 2015-11-04
CN104904061B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
JP5947917B2 (ja) モード変換器
EP2958188B1 (en) Mode converter and production method therefor
US9577340B2 (en) Waveguide adapter plate to facilitate accurate alignment of sectioned waveguide channel in microwave antenna assembly
US9515385B2 (en) Coplanar waveguide implementing launcher and waveguide channel section in IC package substrate
JP2014236291A (ja) モード変換器
US9419341B2 (en) RF system-in-package with quasi-coaxial coplanar waveguide transition
US9520635B2 (en) RF system-in-package with microstrip-to-waveguide transition
JP5072968B2 (ja) 導波管の接続構造
JP5531960B2 (ja) 導波管接続構造および導波管接続方法
JP4645664B2 (ja) 高周波装置
JP5702418B2 (ja) モード変換器
JP6182422B2 (ja) 導波管との接続構造
CN108631034A (zh) 模块基板
EP3890113B1 (en) Waveguide slot antenna
US10325850B1 (en) Ground pattern for solderability and radio-frequency properties in millimeter-wave packages
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
JP2015089091A (ja) モード変換器の製造方法
US20200381837A1 (en) Waveguide to Stripline Feed
JP5764639B2 (ja) モード変換器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160603

R151 Written notification of patent or utility model registration

Ref document number: 5947917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250