JP3526217B2 - 多層高周波回路装置 - Google Patents
多層高周波回路装置Info
- Publication number
- JP3526217B2 JP3526217B2 JP18450298A JP18450298A JP3526217B2 JP 3526217 B2 JP3526217 B2 JP 3526217B2 JP 18450298 A JP18450298 A JP 18450298A JP 18450298 A JP18450298 A JP 18450298A JP 3526217 B2 JP3526217 B2 JP 3526217B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency circuit
- layer
- multilayer
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、主としてＶＨＦ
帯、ＵＨＦ帯、マイクロ波帯、およびミリ波帯で用いら
れる多層高周波回路基板への高周波回路素子の実装手段
に関し、上記多層高周波回路基板および高周波回路素子
を含む高周波回路の小形化、高性能化、および低価格化
に関するものである。
帯、ＵＨＦ帯、マイクロ波帯、およびミリ波帯で用いら
れる多層高周波回路基板への高周波回路素子の実装手段
に関し、上記多層高周波回路基板および高周波回路素子
を含む高周波回路の小形化、高性能化、および低価格化
に関するものである。
【０００２】
【従来の技術】図１９は例えば特開平５ー２９９９０６
号公報に示された従来の多層高周波回路を示す上面図で
ある。図において１ａ，１ｂおよび１ｃは地導体、２は
誘電体基板、５は層間接続用ビアホールである。
号公報に示された従来の多層高周波回路を示す上面図で
ある。図において１ａ，１ｂおよび１ｃは地導体、２は
誘電体基板、５は層間接続用ビアホールである。
【０００３】そして、９０は高周波回路素子、１１１は
電源・制御信号配線パターン、１８は電源・制御信号接
続用ビアホール、３４は電源・制御信号用回路素子、３
６は誘電体基板、３７ａ，３７ｂはストリップ導体パタ
ーン、３８は誘電体基板２に開けたキャビティ状の穴で
ある。
電源・制御信号配線パターン、１８は電源・制御信号接
続用ビアホール、３４は電源・制御信号用回路素子、３
６は誘電体基板、３７ａ，３７ｂはストリップ導体パタ
ーン、３８は誘電体基板２に開けたキャビティ状の穴で
ある。
【０００４】ストリップ導体パターン３７ａ，３７ｂ
は、それぞれ地導体１ａと地導体１ｂの間、および地導
体１ｂと地導体１ｃの間に誘電体基板２を介して支持さ
れて、２層のトリプレート線路形の高周波回路を構成し
ている。２つの層の高周波回路間は、層間接続用ビアホ
ール５により接続されている。
は、それぞれ地導体１ａと地導体１ｂの間、および地導
体１ｂと地導体１ｃの間に誘電体基板２を介して支持さ
れて、２層のトリプレート線路形の高周波回路を構成し
ている。２つの層の高周波回路間は、層間接続用ビアホ
ール５により接続されている。
【０００５】また、キャビティ状の穴３８の底面に、高
周波回路素子９０が実装され、ストリップ導体パターン
３７ｂで構成された高周波回路に接続されている。さら
に、誘電体基板３６上に設けられた電源・制御信号パタ
ーン１１１および電源・制御信号用回路素子３４により
高周波回路に電源および制御信号を供給する電源・制御
回路が構成され、高周波回路部分と電源・制御信号接続
用ビアホール１８で接続されている。
周波回路素子９０が実装され、ストリップ導体パターン
３７ｂで構成された高周波回路に接続されている。さら
に、誘電体基板３６上に設けられた電源・制御信号パタ
ーン１１１および電源・制御信号用回路素子３４により
高周波回路に電源および制御信号を供給する電源・制御
回路が構成され、高周波回路部分と電源・制御信号接続
用ビアホール１８で接続されている。
【０００６】このような構造の多層高周波回路では、高
周波回路を構成する線路が上下を地導体で挟まれたトリ
プレート線路構造であるため、高周波回路同士の不要な
結合や高周波信号の不要放射がなく、このため、高周波
回路の実装密度を高くすることが可能であり、小形な高
周波回路を実現することができる。また、高周波回路を
構成するストリップ導体パターン３７ｂはキャビティ状
の穴３８により高周波回路素子９０の付近で露出してい
るため、ボンディングワイヤなどにより高周波回路素子
９０と容易に接続することが可能である。なお、このよ
うな構造の多層高周波回路基板は、セラミックのグリー
ンシートに導体パターンのパターンニングを施して積層
した後に同時焼成する多層セラミック基板製造技術によ
って実現できる。
周波回路を構成する線路が上下を地導体で挟まれたトリ
プレート線路構造であるため、高周波回路同士の不要な
結合や高周波信号の不要放射がなく、このため、高周波
回路の実装密度を高くすることが可能であり、小形な高
周波回路を実現することができる。また、高周波回路を
構成するストリップ導体パターン３７ｂはキャビティ状
の穴３８により高周波回路素子９０の付近で露出してい
るため、ボンディングワイヤなどにより高周波回路素子
９０と容易に接続することが可能である。なお、このよ
うな構造の多層高周波回路基板は、セラミックのグリー
ンシートに導体パターンのパターンニングを施して積層
した後に同時焼成する多層セラミック基板製造技術によ
って実現できる。
【０００７】
【発明が解決しようとする課題】従来の多層高周波回路
は以上のように構成されているので、高周波回路素子９
０が半導体素子を含む場合には、この半導体素子が露出
する構造となってしまう。通常、半導体素子は保護のた
めに気密構造を必要とする。このため、従来の多層高周
波回路では、図示していない金属キャップをキャビティ
状の穴３８の上部に装着する等して気密構造を形成す
る。従って、従来の多層高周波回路は構造および製作工
程が複雑になり、回路が大きくなるとともに製造コスト
が高くなるという問題があった。
は以上のように構成されているので、高周波回路素子９
０が半導体素子を含む場合には、この半導体素子が露出
する構造となってしまう。通常、半導体素子は保護のた
めに気密構造を必要とする。このため、従来の多層高周
波回路では、図示していない金属キャップをキャビティ
状の穴３８の上部に装着する等して気密構造を形成す
る。従って、従来の多層高周波回路は構造および製作工
程が複雑になり、回路が大きくなるとともに製造コスト
が高くなるという問題があった。
【０００８】この発明は上述のような問題点を解決する
ためになされたもので、多層高周波回路基板と高周波回
路素子の接続手段、および高周波回路素子に対する気密
構造の構成が容易で、小形化、高密度化、および低価格
化の図れる多層高周波回路を得ることを目的とする。
ためになされたもので、多層高周波回路基板と高周波回
路素子の接続手段、および高周波回路素子に対する気密
構造の構成が容易で、小形化、高密度化、および低価格
化の図れる多層高周波回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る多層高周
波回路装置においては、第１の共平面形線路導体パター
ン、第１の共平面形線路導体パターンを挟むように積層
された２枚の誘電体基板を有する共平面形線路、および
第１の共平面形線路導体パターンから延出された第１の
接続部を有する多層高周波回路基板と、半導体基板、半
導体基板に積層された誘電体層、半導体基板と誘電体層
の間に挟まれて設けられた第２の共平面形線路導体パタ
ーン並びに半導体素子、および第２の共平面形線路導体
パターンから延出された第２の接続部を有し、多層高周
波回路基板に載置された高周波回路素子と、多層高周波
回路基板と高周波回路素子との間に設けられ、第１の接
続部と第２の接続部とを電気的に接続するとともに、多
層高周波回路基板と高周波回路素子とを両者の間に隙間
が形成される状態に接続する接続手段とを備えた多層高
周波回路装置であって、多層高周波回路基板の高周波回
路素子側の面に全面に渡って形成された第１の導体層
と、高周波回路素子の多層高周波回路基板側の面に全面
に渡って形成された第２の導体層と、多層高周波回路基
板の高周波回路素子と反対側の面に全面に渡って形成さ
れた第３の導体層と、高周波回路素子の多層高周波回路
基板と反対側の面に全面に渡って形成された第４の導体
層とをさらに備えている。
波回路装置においては、第１の共平面形線路導体パター
ン、第１の共平面形線路導体パターンを挟むように積層
された２枚の誘電体基板を有する共平面形線路、および
第１の共平面形線路導体パターンから延出された第１の
接続部を有する多層高周波回路基板と、半導体基板、半
導体基板に積層された誘電体層、半導体基板と誘電体層
の間に挟まれて設けられた第２の共平面形線路導体パタ
ーン並びに半導体素子、および第２の共平面形線路導体
パターンから延出された第２の接続部を有し、多層高周
波回路基板に載置された高周波回路素子と、多層高周波
回路基板と高周波回路素子との間に設けられ、第１の接
続部と第２の接続部とを電気的に接続するとともに、多
層高周波回路基板と高周波回路素子とを両者の間に隙間
が形成される状態に接続する接続手段とを備えた多層高
周波回路装置であって、多層高周波回路基板の高周波回
路素子側の面に全面に渡って形成された第１の導体層
と、高周波回路素子の多層高周波回路基板側の面に全面
に渡って形成された第２の導体層と、多層高周波回路基
板の高周波回路素子と反対側の面に全面に渡って形成さ
れた第３の導体層と、高周波回路素子の多層高周波回路
基板と反対側の面に全面に渡って形成された第４の導体
層とをさらに備えている。
【００１０】
【００１１】
【００１２】また、高周波回路素子は、少なくとも多層
高周波回路基板側の面全体に渡って、多層高周波回路基
板との隙間に挿入された樹脂によって密閉されている。
高周波回路基板側の面全体に渡って、多層高周波回路基
板との隙間に挿入された樹脂によって密閉されている。
【００１３】また、多層高周波回路基板一側面に凹部が
設けられ、高周波回路素子は、凹部内に収納されて載置
され、高周波回路素子は、凹部内に設けられた樹脂によ
って少なくとも多層高周波回路基板側の面全体が密閉さ
れている。
設けられ、高周波回路素子は、凹部内に収納されて載置
され、高周波回路素子は、凹部内に設けられた樹脂によ
って少なくとも多層高周波回路基板側の面全体が密閉さ
れている。
【００１４】また、共平面形線路は、コプレーナ線路で
ある。
ある。
【００１５】さらに、共平面形線路は、スロット線路で
ある。
ある。
【００１６】
【発明の実施の形態】実施の形態１．図１はこの発明の
多層高周波回路装置を示す上面図である。図２は図１の
II-II線に沿う矢視断面図である。また図３は図１のIII
-III線に沿う矢視断面図である。図１乃至図３におい
て、２は積層された複数の誘電体基板である。１ａ，１
ｂは地導体である。４ａ，４ｂは、地導体１ａ，１ｂと
同一平面状に形成された共平面形線路導体パターンであ
るコプレーナ線路用ストリップ導体パターン、３ａ，３
ｂはパッド導体、５ａ，５ｂは層間接続用ビアホール、
６は接続手段であるバンプ導体、７は電源・制御信号用
配線パターン、８ａ，８ｂは導体層、９は誘電体層、１
０は半導体用基板、１１は半導体層である。
多層高周波回路装置を示す上面図である。図２は図１の
II-II線に沿う矢視断面図である。また図３は図１のIII
-III線に沿う矢視断面図である。図１乃至図３におい
て、２は積層された複数の誘電体基板である。１ａ，１
ｂは地導体である。４ａ，４ｂは、地導体１ａ，１ｂと
同一平面状に形成された共平面形線路導体パターンであ
るコプレーナ線路用ストリップ導体パターン、３ａ，３
ｂはパッド導体、５ａ，５ｂは層間接続用ビアホール、
６は接続手段であるバンプ導体、７は電源・制御信号用
配線パターン、８ａ，８ｂは導体層、９は誘電体層、１
０は半導体用基板、１１は半導体層である。
【００１７】４０ａは誘電体基板２のほぼ全面に渡って
形成された地導体１ａと、第１の共平面形線路導体パタ
ーンであるストリップ導体パターン４ａと、これを挟む
ように隣接して積層された誘電体基板２とからなる共平
面形線路としての第１のコプレーナ線路である。一方、
４０ｂは誘電体層９のほぼ全面に渡って形成された地導
体１ｂと、第２の共平面形線路導体パターンであるスト
リップ導体パターン４ｂと、これを上下方向から挟むよ
うに隣接して積層された誘電体層９および半導体用基板
１０とからなる共平面形線路としての第２のコプレーナ
線路である。
形成された地導体１ａと、第１の共平面形線路導体パタ
ーンであるストリップ導体パターン４ａと、これを挟む
ように隣接して積層された誘電体基板２とからなる共平
面形線路としての第１のコプレーナ線路である。一方、
４０ｂは誘電体層９のほぼ全面に渡って形成された地導
体１ｂと、第２の共平面形線路導体パターンであるスト
リップ導体パターン４ｂと、これを上下方向から挟むよ
うに隣接して積層された誘電体層９および半導体用基板
１０とからなる共平面形線路としての第２のコプレーナ
線路である。
【００１８】そして、６０は第１のコプレーナ線路４０
ａと、パッド導体３ａと、層間接続用ビアホール５ａ
と、第１の導体層８ａとから成る多層高周波回路基板で
ある。そして、パッド導体３ａと層間接続用ビアホール
５ａは、第１のコプレーナ線路４０ａから延出された第
１の接続部を構成している。一方、７０は第２のコプレ
ーナ線路４０ｂと、パッド導体３ｂと、層間接続用ビア
ホール５ａと、第２の導体層８ｂと、半導体層１１とか
ら成る高周波回路素子である。そして、パッド導体３ｂ
と層間接続用ビアホール５ｂは、第２のコプレーナ線路
４０ｂから延出された第２の接続部を構成している。
ａと、パッド導体３ａと、層間接続用ビアホール５ａ
と、第１の導体層８ａとから成る多層高周波回路基板で
ある。そして、パッド導体３ａと層間接続用ビアホール
５ａは、第１のコプレーナ線路４０ａから延出された第
１の接続部を構成している。一方、７０は第２のコプレ
ーナ線路４０ｂと、パッド導体３ｂと、層間接続用ビア
ホール５ａと、第２の導体層８ｂと、半導体層１１とか
ら成る高周波回路素子である。そして、パッド導体３ｂ
と層間接続用ビアホール５ｂは、第２のコプレーナ線路
４０ｂから延出された第２の接続部を構成している。
【００１９】６０ａは誘電体基板２と、電源・制御信号
用配線パターン７とから成る電源・制御信号用配線積層
部であり、多層高周波回路基板６０の一部を構成してい
る。多層高周波回路基板６０は、電源・制御信号用配線
積層部６０ａを有する為に、凹部６０ｂが形成されてい
る。また、Ｐ１およびＰ２は端子である。
用配線パターン７とから成る電源・制御信号用配線積層
部であり、多層高周波回路基板６０の一部を構成してい
る。多層高周波回路基板６０は、電源・制御信号用配線
積層部６０ａを有する為に、凹部６０ｂが形成されてい
る。また、Ｐ１およびＰ２は端子である。
【００２０】第１の導体層８ａは、多層高周波回路基板
６０の図２の上側の片側表面の導体パッド３近傍を除く
略全面に形成されている。
６０の図２の上側の片側表面の導体パッド３近傍を除く
略全面に形成されている。
【００２１】誘電体層９は半導体基板１０表面に半導体
層９を覆うように積層して形成されている。誘電体層９
の導体層８ａの材料にはポリイミド樹脂などがよく用い
られる。第２の導体層８ｂは、誘電体層９表面の導体パ
ッド３近傍を除く略全面に形成されている。
層９を覆うように積層して形成されている。誘電体層９
の導体層８ａの材料にはポリイミド樹脂などがよく用い
られる。第２の導体層８ｂは、誘電体層９表面の導体パ
ッド３近傍を除く略全面に形成されている。
【００２２】高周波回路素子７０は、第１の導体層８ａ
と第２の導体層８ｂが対向するように多層高周波回路基
板６０上の凹部６０ｂ内に載置され、第１の導体層８ａ
と第２の導体層８ｂ、および対向する位置の導体パッド
３ａと導体パッド３ｂがバンプ導体６により相互に接続
されて実装されている。
と第２の導体層８ｂが対向するように多層高周波回路基
板６０上の凹部６０ｂ内に載置され、第１の導体層８ａ
と第２の導体層８ｂ、および対向する位置の導体パッド
３ａと導体パッド３ｂがバンプ導体６により相互に接続
されて実装されている。
【００２３】このとき、地導体１ａと地導体１ｂ、およ
びストリップ導体４ａとストリップ導体４ａは、パッド
導体３ａ，３ｂ、層間接続用ビアホール５ａ，５ｂ、お
よびバンプ導体６を介して相互に接続されている。バン
プ導体６は接続手段を構成している。すなわち、コプレ
ーナ線路４０ａとコプレーナ線路４０ｂは、これらのも
のを介して相互に接続されている。
びストリップ導体４ａとストリップ導体４ａは、パッド
導体３ａ，３ｂ、層間接続用ビアホール５ａ，５ｂ、お
よびバンプ導体６を介して相互に接続されている。バン
プ導体６は接続手段を構成している。すなわち、コプレ
ーナ線路４０ａとコプレーナ線路４０ｂは、これらのも
のを介して相互に接続されている。
【００２４】次に動作原理について説明する。今、端子
Ｐ１から多層高周波回路基板６０に高周波が入射される
と、この高周波はコプレーナ線路４０ａを伝搬し、パッ
ド導体３、層間接続用ビアホール５、およびバンプ導体
６を介して高周波回路素子７０のコプレーナ線路４０ｂ
に伝播する。そして、半導体層１１を通って反対側のコ
プレーナ線路４０ｂに伝播し、再びパッド導体３、層間
接続用ビアホール５、およびバンプ導体６を介して逆側
のコプレーナ線路４０ａに結合して端子Ｐ２から取り出
される。このとき、半導体層１１は電源・制御信号用配
線積層部８０から直流バイアスおよび制御信号を受けて
動作する。このようにして、本実施の形態の高周波回路
装置は、高周波能動回路素子を含む多層高周波回路とし
ての機能を有する。
Ｐ１から多層高周波回路基板６０に高周波が入射される
と、この高周波はコプレーナ線路４０ａを伝搬し、パッ
ド導体３、層間接続用ビアホール５、およびバンプ導体
６を介して高周波回路素子７０のコプレーナ線路４０ｂ
に伝播する。そして、半導体層１１を通って反対側のコ
プレーナ線路４０ｂに伝播し、再びパッド導体３、層間
接続用ビアホール５、およびバンプ導体６を介して逆側
のコプレーナ線路４０ａに結合して端子Ｐ２から取り出
される。このとき、半導体層１１は電源・制御信号用配
線積層部８０から直流バイアスおよび制御信号を受けて
動作する。このようにして、本実施の形態の高周波回路
装置は、高周波能動回路素子を含む多層高周波回路とし
ての機能を有する。
【００２５】このような構成の多層高周波回路装置にお
いては、高周波の伝搬する線路が共平面形回路としての
コプレーナ線路４０ａであるため、線路が周囲導体層の
影響を受けにくく、回路を高密度に形成することが可能
である。また、高周波を伝送する線路が多層高周波回路
基板６０および高周波回路素子７０の内層のみに形成さ
れるため、半導体層１１を含む高周波回路として気密性
の高いものが得易いという利点を有する。特に、地上で
の利用など、特に高度な気密性が要求されない場合に
は、半導体保護のために個別の封止手段を設けることが
不要であり、回路を小形かつ低価格に構成できる利点を
有する。
いては、高周波の伝搬する線路が共平面形回路としての
コプレーナ線路４０ａであるため、線路が周囲導体層の
影響を受けにくく、回路を高密度に形成することが可能
である。また、高周波を伝送する線路が多層高周波回路
基板６０および高周波回路素子７０の内層のみに形成さ
れるため、半導体層１１を含む高周波回路として気密性
の高いものが得易いという利点を有する。特に、地上で
の利用など、特に高度な気密性が要求されない場合に
は、半導体保護のために個別の封止手段を設けることが
不要であり、回路を小形かつ低価格に構成できる利点を
有する。
【００２６】実施の形態２．図４はこの発明の多層高周
波回路装置の他の例を示す上面図である。図５は図４の
V-V線に沿う矢視断面図である。また、図６は図４のVI-
VI線に沿う矢視断面図である。図４乃至図６において、
実施の形態１と同一または相当部分には同一符号を付
し、その説明を省略する。
波回路装置の他の例を示す上面図である。図５は図４の
V-V線に沿う矢視断面図である。また、図６は図４のVI-
VI線に沿う矢視断面図である。図４乃至図６において、
実施の形態１と同一または相当部分には同一符号を付
し、その説明を省略する。
【００２７】８ｃは多層高周波回路基板６０の高周波回
路素子７０とは逆側の表面に全面に渡って形成された第
３の導体層、８ｄは高周波回路素子７０の多層高周波回
路基板６０とは逆側の表面に全面に渡って形成された第
４の導体層、８ｅは電源・制御信号用配線積層部８０の
表面に形成された導体層である。その他の構成は、実施
の形態１と同様である。
路素子７０とは逆側の表面に全面に渡って形成された第
３の導体層、８ｄは高周波回路素子７０の多層高周波回
路基板６０とは逆側の表面に全面に渡って形成された第
４の導体層、８ｅは電源・制御信号用配線積層部８０の
表面に形成された導体層である。その他の構成は、実施
の形態１と同様である。
【００２８】このような構成の多層高周波回路装置にお
いては、実施の形態１と同様の効果を有するとともに、
第３の導体層８ｃ、第４の導体層８ｄ、および導体層８
ｅを設けたことにより、空間との境界面の大部分がこの
導体層８ｃ，８ｄ，８ｅで覆われた構造となり、実施の
形態１に比べて気密性が高まり、半導体層１１の保護機
能が向上するという効果を有する。
いては、実施の形態１と同様の効果を有するとともに、
第３の導体層８ｃ、第４の導体層８ｄ、および導体層８
ｅを設けたことにより、空間との境界面の大部分がこの
導体層８ｃ，８ｄ，８ｅで覆われた構造となり、実施の
形態１に比べて気密性が高まり、半導体層１１の保護機
能が向上するという効果を有する。
【００２９】実施の形態３
図７はこの発明の多層高周波回路装置の他の例を示す上
面図である。図８は図７のVIII-VIII線に沿う矢視断面
図である。また、図９は図７のIX-IX線に沿う矢視断面
図である。図７乃至図９において、１２は高周波回路素
子７０の周囲を全面にわたってモールドする樹脂であ
る。その他の構成は実施の形態２と同様である。
面図である。図８は図７のVIII-VIII線に沿う矢視断面
図である。また、図９は図７のIX-IX線に沿う矢視断面
図である。図７乃至図９において、１２は高周波回路素
子７０の周囲を全面にわたってモールドする樹脂であ
る。その他の構成は実施の形態２と同様である。
【００３０】このような構成の多層高周波回路装置にお
いては、実施の形態２と同様の効果を有するとともに、
高周波回路素子７０の周囲が樹脂１２によりモールドさ
れているため、実施の形態２よりさらに気密性が高ま
り、半導体層１１の保護機能が向上するという効果を有
する。
いては、実施の形態２と同様の効果を有するとともに、
高周波回路素子７０の周囲が樹脂１２によりモールドさ
れているため、実施の形態２よりさらに気密性が高ま
り、半導体層１１の保護機能が向上するという効果を有
する。
【００３１】実施の形態４
図１０はこの発明の多層高周波回路装置の他の例を示す
上面図である。図１１は図１０のXII-XII線に沿う矢視
断面図である。また、図１２は図１０のXII-XII線に沿
う矢視断面図である。
上面図である。図１１は図１０のXII-XII線に沿う矢視
断面図である。また、図１２は図１０のXII-XII線に沿
う矢視断面図である。
【００３２】図１０乃至図１２において、１３ａ，１３
ｂはスロット線路用導体パターンである。そして、５０
ａは導体パターン１３ａと、これに隣接する誘電体基板
２とから成るスロット線路である。また、５０ｂは導体
パターン１３ｂと、誘電体層９と、半導体用基板１０と
から成るスロット線路である。その他の構成は実施の形
態１と同様である。
ｂはスロット線路用導体パターンである。そして、５０
ａは導体パターン１３ａと、これに隣接する誘電体基板
２とから成るスロット線路である。また、５０ｂは導体
パターン１３ｂと、誘電体層９と、半導体用基板１０と
から成るスロット線路である。その他の構成は実施の形
態１と同様である。
【００３３】このような構成の多層高周波回路装置にお
いては、実施の形態１のコプレーナ線路４０ａ，４０ｂ
に替わって、スロット線路５０ａ，５０ｂを用いたこと
により、実施の形態１と同様の効果を有するとともに、
実施の形態１に比べて高周波線路の曲がりを形成し易く
なり、配線の自由度が向上し、回路の小形化や高密度化
が図れるという利点を有する。
いては、実施の形態１のコプレーナ線路４０ａ，４０ｂ
に替わって、スロット線路５０ａ，５０ｂを用いたこと
により、実施の形態１と同様の効果を有するとともに、
実施の形態１に比べて高周波線路の曲がりを形成し易く
なり、配線の自由度が向上し、回路の小形化や高密度化
が図れるという利点を有する。
【００３４】実施の形態５
図１３はこの発明の多層高周波回路装置の他の例を示す
上面図である。図１４は図１３のXIV-XIV線に沿う矢視
断面図である。また、図１５は図１３のXV-XV線に沿う
矢視断面図である。
上面図である。図１４は図１３のXIV-XIV線に沿う矢視
断面図である。また、図１５は図１３のXV-XV線に沿う
矢視断面図である。
【００３５】図１３乃至図１５において、８ｃは多層高
周波回路基板６０の高周波回路素子７０とは逆側の表面
に全面に渡って形成された第３の導体層、８ｄは高周波
回路素子７０の多層高周波回路基板６０とは逆側の表面
に全面に渡って形成された第４の導体層、８ｅは電源・
制御信号用配線積層部８０の表面に形成された導体層で
ある。その他の構成は実施の形態４と同様である。
周波回路基板６０の高周波回路素子７０とは逆側の表面
に全面に渡って形成された第３の導体層、８ｄは高周波
回路素子７０の多層高周波回路基板６０とは逆側の表面
に全面に渡って形成された第４の導体層、８ｅは電源・
制御信号用配線積層部８０の表面に形成された導体層で
ある。その他の構成は実施の形態４と同様である。
【００３６】このような構成の多層高周波回路装置にお
いては、実施の形態４と同様の効果を有するとともに、
第３の導体層８ｃ、第４の導体層８ｄ、および導体層８
ｅを設けたことにより、空間との境界面の大部分がこの
導体層８ｃ，８ｄ，８ｅで覆われた構造となり、実施の
形態４に比べて機密性が高まり、半導体層１１の保護機
能が向上するという効果を有する。
いては、実施の形態４と同様の効果を有するとともに、
第３の導体層８ｃ、第４の導体層８ｄ、および導体層８
ｅを設けたことにより、空間との境界面の大部分がこの
導体層８ｃ，８ｄ，８ｅで覆われた構造となり、実施の
形態４に比べて機密性が高まり、半導体層１１の保護機
能が向上するという効果を有する。
【００３７】実施の形態６
図１６はこの発明の多層高周波回路装置の他の例を示す
上面図である。図１７は図１６のXVII-XVII線に沿う矢
視断面図である。また、図１８は図１６のXVIII-XVIII
線に沿う矢視断面図である。図１６乃至図１８におい
て、１２は高周波回路素子７０の周囲を全面にわたって
モールドする樹脂である。その他の構成は実施の形態４
と同様である。
上面図である。図１７は図１６のXVII-XVII線に沿う矢
視断面図である。また、図１８は図１６のXVIII-XVIII
線に沿う矢視断面図である。図１６乃至図１８におい
て、１２は高周波回路素子７０の周囲を全面にわたって
モールドする樹脂である。その他の構成は実施の形態４
と同様である。
【００３８】このような構成の多層高周波回路装置にお
いては、実施の形態４と同様の効果を有するとともに、
高周波回路素子７０の周囲が樹脂１２によりモールドさ
れているため、実施の形態４よりさらに機密性が高ま
り、半導体層１１の保護機能が向上するという効果を有
する。
いては、実施の形態４と同様の効果を有するとともに、
高周波回路素子７０の周囲が樹脂１２によりモールドさ
れているため、実施の形態４よりさらに機密性が高ま
り、半導体層１１の保護機能が向上するという効果を有
する。
【００３９】
【発明の効果】この発明に係る多層高周波回路装置にお
いては、第１の共平面形線路導体パターン、第１の共平
面形線路導体パターンを挟むように積層された２枚の誘
電体基板を有する共平面形線路、および第１の共平面形
線路導体パターンから延出された第１の接続部を有する
多層高周波回路基板と、半導体基板、半導体基板に積層
された誘電体層、半導体基板と誘電体層の間に挟まれて
設けられた第２の共平面形線路導体パターン並びに半導
体素子、および第２の共平面形線路導体パターンから延
出された第２の接続部を有し、多層高周波回路基板に載
置された高周波回路素子と、多層高周波回路基板と高周
波回路素子との間に設けられ、第１の接続部と第２の接
続部とを電気的に接続するとともに、多層高周波回路基
板と高周波回路素子とを両者の間に隙間が形成される状
態に接続する接続手段とを備えている。そのため、高周
波の伝搬する線路が共平面形回路としてのコプレーナ線
路であるため、線路が周囲導体層の影響を受けにくく、
回路を高密度に形成することが可能である。また、高周
波を伝送する線路が多層高周波回路基板および高周波回
路素子の内層のみに形成されるため、半導体層を含む高
周波回路として気密性の高いものが得易いという利点を
有する。特に、地上での利用など、特に高度な気密性が
要求されない場合には、半導体保護のために個別の封止
手段を設けることが不要であり、回路を小形かつ低価格
に構成できる利点を有する。
いては、第１の共平面形線路導体パターン、第１の共平
面形線路導体パターンを挟むように積層された２枚の誘
電体基板を有する共平面形線路、および第１の共平面形
線路導体パターンから延出された第１の接続部を有する
多層高周波回路基板と、半導体基板、半導体基板に積層
された誘電体層、半導体基板と誘電体層の間に挟まれて
設けられた第２の共平面形線路導体パターン並びに半導
体素子、および第２の共平面形線路導体パターンから延
出された第２の接続部を有し、多層高周波回路基板に載
置された高周波回路素子と、多層高周波回路基板と高周
波回路素子との間に設けられ、第１の接続部と第２の接
続部とを電気的に接続するとともに、多層高周波回路基
板と高周波回路素子とを両者の間に隙間が形成される状
態に接続する接続手段とを備えている。そのため、高周
波の伝搬する線路が共平面形回路としてのコプレーナ線
路であるため、線路が周囲導体層の影響を受けにくく、
回路を高密度に形成することが可能である。また、高周
波を伝送する線路が多層高周波回路基板および高周波回
路素子の内層のみに形成されるため、半導体層を含む高
周波回路として気密性の高いものが得易いという利点を
有する。特に、地上での利用など、特に高度な気密性が
要求されない場合には、半導体保護のために個別の封止
手段を設けることが不要であり、回路を小形かつ低価格
に構成できる利点を有する。
【００４０】また、多層高周波回路基板の高周波回路素
子側の面に全面に渡って形成された第１の導体層と、高
周波回路素子の多層高周波回路基板側の面に全面に渡っ
て形成された第２の導体層とをさらに備えている。その
ため、空間との境界面が導体層で覆われた構造となるた
め、気密性の高いものが得易いという効果を有する。
子側の面に全面に渡って形成された第１の導体層と、高
周波回路素子の多層高周波回路基板側の面に全面に渡っ
て形成された第２の導体層とをさらに備えている。その
ため、空間との境界面が導体層で覆われた構造となるた
め、気密性の高いものが得易いという効果を有する。
【００４１】また、多層高周波回路基板の高周波回路素
子と反対側の面に全面に渡って形成された第３の導体層
と、高周波回路素子の多層高周波回路基板と反対側の面
に全面に渡って形成された第４の導体層とをさらに備え
ている。そのため、空間との境界面が導体層でさらに覆
われた構造となるため、さらに気密性の高いものが得易
いという効果を有する。
子と反対側の面に全面に渡って形成された第３の導体層
と、高周波回路素子の多層高周波回路基板と反対側の面
に全面に渡って形成された第４の導体層とをさらに備え
ている。そのため、空間との境界面が導体層でさらに覆
われた構造となるため、さらに気密性の高いものが得易
いという効果を有する。
【００４２】また、高周波回路素子は、少なくとも多層
高周波回路基板側の面全体に渡って、多層高周波回路基
板との隙間に挿入された樹脂によって密閉されている。
そのため、さらに機密性が高まり、半導体層の保護機能
が向上するという効果を有する。
高周波回路基板側の面全体に渡って、多層高周波回路基
板との隙間に挿入された樹脂によって密閉されている。
そのため、さらに機密性が高まり、半導体層の保護機能
が向上するという効果を有する。
【００４３】また、多層高周波回路基板一側面に凹部が
設けられ、高周波回路素子は、凹部内に収納されて載置
され、高周波回路素子は、凹部内に設けられた樹脂によ
って少なくとも多層高周波回路基板側の面全体が密閉さ
れている。そのため、機密性が高まり、半導体層の保護
機能が向上するという効果を有するとともに、樹脂を配
設しやすい。
設けられ、高周波回路素子は、凹部内に収納されて載置
され、高周波回路素子は、凹部内に設けられた樹脂によ
って少なくとも多層高周波回路基板側の面全体が密閉さ
れている。そのため、機密性が高まり、半導体層の保護
機能が向上するという効果を有するとともに、樹脂を配
設しやすい。
【００４４】また、共平面形線路は、コプレーナ線路で
ある。そのため、線路が周囲導体層の影響を受けにく
く、回路を高密度に形成することが可能である。
ある。そのため、線路が周囲導体層の影響を受けにく
く、回路を高密度に形成することが可能である。
【００４５】さらに、共平面形線路は、スロット線路で
ある。そのため、線路が周囲導体層の影響を受けにく
く、回路を高密度に形成することが可能である。
ある。そのため、線路が周囲導体層の影響を受けにく
く、回路を高密度に形成することが可能である。
【図１】 この発明の多層高周波回路装置を示す上面図
である。
である。
【図２】 図１のII-II線に沿う矢視断面図である。
【図３】 図１のIII-III線に沿う矢視断面図である。
【図４】 この発明の多層高周波回路装置の他の例を示
す上面図である。
す上面図である。
【図５】 図４のV-V線に沿う矢視断面図である。
【図６】 図４のVI-VI線に沿う矢視断面図である。
【図７】 この発明の多層高周波回路装置の他の例を示
す上面図である。
す上面図である。
【図８】 図７のVIII-VIII線に沿う矢視断面図であ
る。
る。
【図９】 図７のIX-IX線に沿う矢視断面図である。
【図１０】 この発明の多層高周波回路装置の他の例を
示す上面図である。
示す上面図である。
【図１１】 図１０のXII-XII線に沿う矢視断面図であ
る。
る。
【図１２】 図１０のXII-XII線に沿う矢視断面図であ
る。
る。
【図１３】 この発明の多層高周波回路装置の他の例を
示す上面図である。
示す上面図である。
【図１４】 図１３のXIV-XIV線に沿う矢視断面図であ
る。
る。
【図１５】 図１３のXV-XV線に沿う矢視断面図であ
る。
る。
【図１６】 この発明の多層高周波回路装置の他の例を
示す上面図である。
示す上面図である。
【図１７】 図１６のXVII-XVII線に沿う矢視断面図で
ある。
ある。
【図１８】 図１６のXVIII-XVIII線に沿う矢視断面図
である。
である。
【図１９】 図１９は従来の多層高周波回路を示す上面
図である。
図である。
２ 誘電体基板、３ａ パッド導体（第１の接続部）、
３ｂ パッド導体（第２の接続部）、４ａ コプレーナ
線路用ストリップ導体パターン（第１の共平面形線路導
体パターン）、４ｂ コプレーナ線路用ストリップ導体
パターン（第２の共平面形線路導体パターン）、５ａ
層間接続用ビアホール（第１の接続部）、５ｂ 層間接
続用ビアホール（第２の接続部）、６ バンプ導体（接
続手段）、８ａ 第１の導体層、８ｂ 第２の導体層、
８ｃ 第３の導体層、８ｄ 第４の導体層、９ 誘電体
層、１０ 半導体基板、１１ 半導体素子、１２ 樹
脂、４０ａ コプレーナ線路（共平面形線路）、６０
多層高周波回路基板、６０ｂ凹部、７０ 高周波回路素
子。
３ｂ パッド導体（第２の接続部）、４ａ コプレーナ
線路用ストリップ導体パターン（第１の共平面形線路導
体パターン）、４ｂ コプレーナ線路用ストリップ導体
パターン（第２の共平面形線路導体パターン）、５ａ
層間接続用ビアホール（第１の接続部）、５ｂ 層間接
続用ビアホール（第２の接続部）、６ バンプ導体（接
続手段）、８ａ 第１の導体層、８ｂ 第２の導体層、
８ｃ 第３の導体層、８ｄ 第４の導体層、９ 誘電体
層、１０ 半導体基板、１１ 半導体素子、１２ 樹
脂、４０ａ コプレーナ線路（共平面形線路）、６０
多層高周波回路基板、６０ｂ凹部、７０ 高周波回路素
子。
フロントページの続き
(72)発明者 田原 志浩
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(56)参考文献 特開 平８−236894（ＪＰ，Ａ)
特開 平10−308478（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12 301
H01P 5/08
Claims (5)
- 【請求項１】 第１の共平面形線路導体パターン、該第
１の共平面形線路導体パターンを挟むように積層された
２枚の誘電体基板を有する共平面形線路、および該第１
の共平面形線路導体パターンから延出された第１の接続
部を有する多層高周波回路基板と、 半導体基板、該半導体基板に積層された誘電体層、該半
導体基板と誘電体層の間に挟まれて設けられた第２の共
平面形線路導体パターン並びに半導体素子、および該第
２の共平面形線路導体パターンから延出された第２の接
続部を有し、上記多層高周波回路基板に載置された高周
波回路素子と、 上記多層高周波回路基板と上記高周波回路素子との間に
設けられ、上記第１の接続部と第２の接続部とを電気的
に接続するとともに、上記多層高周波回路基板と上記高
周波回路素子とを両者の間に隙間が形成される状態に接
続する接続手段とを備えた多層高周波回路装置であっ
て、 上記多層高周波回路基板の上記高周波回路素子側の面に
全面に渡って形成された第１の導体層と、 上記高周波回路素子の上記多層高周波回路基板側の面に
全面に渡って形成された第２の導体層と 上記多層高周波回路基板の上記高周波回路素子と反対側
の面に全面に渡って形成された第３の導体層と、 上記高周波回路素子の上記多層高周波回路基板と反対側
の面に全面に渡って形成された第４の導体層とをさらに
備えたことを特徴とする多層高周波回路装置。 - 【請求項２】 上記高周波回路素子は、少なくとも多層
高周波回路基板側の面全体に渡って、多層高周波回路基
板との隙間に挿入された樹脂によって密閉されているこ
とを特徴とする請求項１に記載の多層高周波回路装置。 - 【請求項３】 上記多層高周波回路基板一側面に凹部が
設けられ、上記高周波回路素子は、該凹部内に収納され
て載置され、該高周波回路素子は、該凹部内に設けられ
た樹脂によって少なくとも多層高周波回路基板側の面全
体が密閉されていることを特徴とする請求項１に記載の
多層高周波回路装置。 - 【請求項４】 共平面形線路は、コプレーナ線路である
ことを特徴とする請求項１乃至３のいずれか記載の多層
高周波回路。 - 【請求項５】 共平面形線路は、スロット線路であるこ
とを特徴とする請求項１乃至３のいずれか記載の多層高
周波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18450298A JP3526217B2 (ja) | 1998-06-30 | 1998-06-30 | 多層高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18450298A JP3526217B2 (ja) | 1998-06-30 | 1998-06-30 | 多層高周波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022409A JP2000022409A (ja) | 2000-01-21 |
| JP3526217B2 true JP3526217B2 (ja) | 2004-05-10 |
Family
ID=16154318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18450298A Expired - Fee Related JP3526217B2 (ja) | 1998-06-30 | 1998-06-30 | 多層高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526217B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3409767B2 (ja) * | 1999-04-13 | 2003-05-26 | 日本電気株式会社 | 高周波回路基板 |
| WO2013080560A1 (ja) * | 2011-12-02 | 2013-06-06 | パナソニック株式会社 | 無線モジュール |
| WO2013121732A1 (ja) * | 2012-02-15 | 2013-08-22 | パナソニック株式会社 | 無線モジュール |
-
1998
- 1998-06-30 JP JP18450298A patent/JP3526217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000022409A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| US6335669B1 (en) | RF circuit module | |
| US6683512B2 (en) | High frequency module having a laminate board with a plurality of dielectric layers | |
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| WO2003103355A1 (ja) | 複合多層基板およびそれを用いたモジュール | |
| JP2536436B2 (ja) | モ―ルド型半導体装置 | |
| JPH09283700A (ja) | 高周波用電力増幅器 | |
| JP3500335B2 (ja) | 高周波回路装置 | |
| JP4190111B2 (ja) | 高周波モジュール | |
| US20080048315A1 (en) | Electronic Device and Package Used for the Same | |
| JPH0697315A (ja) | 回路素子モジュール | |
| JP3526217B2 (ja) | 多層高周波回路装置 | |
| US20230253341A1 (en) | Circuit module | |
| JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP4605930B2 (ja) | 高周波半導体素子収納用パッケージ | |
| JP4251418B2 (ja) | Ｉｃパッケージ | |
| US3908186A (en) | Packaged semiconductor device for microwave use | |
| JP3438715B2 (ja) | マイクロ波回路基板 | |
| JP3537350B2 (ja) | マイクロ波回路パッケージおよびその製造方法 | |
| JP7573040B2 (ja) | 配線基体および電子装置 | |
| JPH09266266A (ja) | 半導体装置およびその製造方法並びに半導体装置のキャップ | |
| JP2003101382A (ja) | 弾性表面波装置 | |
| JP3610238B2 (ja) | 高周波用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |