JP6428218B2

JP6428218B2 - 電力分配器

Info

Publication number: JP6428218B2
Application number: JP2014246175A
Authority: JP
Inventors: 頌平石川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2014-12-04
Filing date: 2014-12-04
Publication date: 2018-11-28
Anticipated expiration: 2034-12-04
Also published as: JP2016111476A

Description

本発明は、例えば、電力分配器に関する。

従来より、入力端子から入力された信号などの電力を二つの出力端子に分配し、かつ二つの出力端子から出力される電力の位相が同相となるウィルキンソン電力分配器が知られている。ウィルキンソン電力分配器は、例えば、通信機などにおいて、無線信号を生成する回路から出力されたその無線信号をアレイアンテナに供給したり、複数のアンプへの入力あるいは複数のアンプからの出力において利用される。

ウィルキンソン電力分配器では、各端子に接続されたデバイスで反射されて戻ってきた電力が各端子に戻らず、かつ、一方の出力端子へ反射して戻ってきた電力が他方の出力端子に伝わらないために、各端子間のアイソレーション特性が十分に高いことが求められる。そこで、各端子間のアイソレーション特性を向上させる技術が提案されている（例えば、特許文献１及び２を参照）。

例えば、特許文献１に開示された電力分配合成器では、インピーダンス変成器が1/8波長変成器２個の直列回路とされ、入（出）力ポート間のアイソレーションを得るための純抵抗Ｒが二つの変成器の何れかの後に接続される。

また、特許文献２に開示された分配器／合成器は、第１ノードと第２ノードとに電気的に結合された第１伝送線路と、第１ノードと第３ノードとに電気的に結合された第２伝送線路とを有する。さらに、この分配器／合成器は、第２ノードと第３ノードとに電気的に結合され、抵抗及びリアクタンスを有する位相器を有する。そして第２ノードからみたときの抵抗及びリアクタンスの分布は、第３ノードからみたときの抵抗及びリアクタンスの分布に実質的に等しくなっている。

特開平７−３８３０９号公報特開平９−３２１５０９号公報

上記のように、ウィルキンソン電力分配器では、要求されるアイソレーション特性を満たすために、二つの出力端子間に抵抗が接続される。ここで、ウィルキンソン電力分配器が搭載される装置が小型化されると、ウィルキンソン電力分配器自体も小型化することが要求される。そのために、二つの出力端子間に接続される抵抗として、リード線を有さないチップ抵抗が用いられることがある。この場合、チップ抵抗が実装されるプリント基板には、チップ抵抗が配線と確実に電気的に接続されるよう、チップ抵抗の端子部分に対して、チップ抵抗が取り付けられるランドが、ある程度の余裕（例えば、0.1mm〜0.3mm程度）を含むように設けられる。そのため、チップ抵抗の実装の際に、チップ抵抗の取り付け位置が、基準位置よりも何れか一方の出力端子に近づいたり、あるいは、入力端子からチップ抵抗までの伝送線路の距離が変わるようにずれてしまうことがある。

このような場合、アイソレーション特性が本来の特性よりも劣化したり、二つの出力端子間で出力される電力の大きさの差が生じることがある。特に、ウィルキンソン電力分配器に入力される電力が、ミリ波あるいはサブミリ波といった短波長、すなわち高周波の電力である場合、チップ抵抗の実装位置のずれがランドの余裕分に相当するサイズでも、アイソレーション特性の劣化または出力端子間の電力差が無視できないことがある。

そこで、本明細書は、製造時のバラツキによる伝送特性の劣化を抑制可能な電力分配器を提供することを目的とする。

一つの実施形態によれば、電力分配器が提供される。この電力分配器は、誘電体で形成される基板と、基板の一方の面に設けられる接地電極と、基板の他方の面に設けられる入力端子と、基板の他方の面に設けられ、入力端子に入力された電力の一部を出力する第１の出力端子と、基板の他方の面に設けられ、入力端子に入力された電力の他の一部を出力する第２の出力端子と、基板の他方の面に設けられ、入力端子と第１の出力端子とを接続し、かつ、接地電極とともに分布定数線路を形成する第１の伝送線路と、基板の他方の面に設けられ、入力端子と第２の出力端子とを接続し、接地電極とともに分布定数線路を形成し、かつ、第１の伝送線路の電気長及び特性インピーダンスと等しい電気長及び特性インピーダンスを持つ第２の伝送線路と、基板の他方の面に配線パターンとして形成され、所定の特性インピーダンスを持つインピーダンス素子と、基板の他方の面に設けられ、一端が第１の伝送線路と第１の出力端子の間に接続され、他端がインピーダンス素子の一端と接続され、かつ、接地電極とともに分布定数線路を形成する第３の伝送線路と、基板の他方の面に設けられ、一端が第２の伝送線路と第２の出力端子の間に接続され、他端がインピーダンス素子の他端と接続され、接地電極とともに分布定数線路を形成し、かつ、第３の伝送線路の電気長及び特性インピーダンスと等しい電気長及び特性インピーダンスを持つ第４の伝送線路とを有する。

本発明の目的及び利点は、請求項において特に指摘されたエレメント及び組み合わせにより実現され、かつ達成される。
上記の一般的な記述及び下記の詳細な記述の何れも、例示的かつ説明的なものであり、請求項のように、本発明を限定するものではないことを理解されたい。

本明細書に開示された電力分配器は、製造時のバラツキによる伝送特性の劣化を抑制できる。

（ａ）一つの実施形態による電力分配器の平面図であり、（ｂ）は、一つの実施形態による電力分配器の側面図である。図１に示された電力分配器の等価回路図である。電磁界シミュレーションで利用した、図１に示された電力分配器の各部の寸法を示す平面図である。電磁界シミュレーションで利用した、比較例によるウィルキンソン電力分配器の各部の寸法を示す平面図である。図１に示された電力分配器と比較例によるウィルキンソン電力分配器における、各端子間の伝送損失と周波数の関係を示す図である。

以下、図を参照しつつ、電力分配器について説明する。
この電力分配器は、ウィルキンソン型の電力分配器と同様に、入力端子から入力された電力を、二つの出力端子のそれぞれへ半分ずつ分配し、各出力端子から同じ大きさ及び同相の電力を出力する。そのために、二つの出力端子が、それぞれ、入力端子に対して並列に分布定数線路である伝送線路で接続される。そして一方の出力端子とその出力端子に接続される伝送線路の間と、他方の出力端子とその出力端子に接続される伝送線路の間とを、別の伝送線路を介して配線パターンで形成されるインピーダンス素子で接続する。これにより、この電力分配器は、チップ抵抗を使用せずに所望のアイソレーション特性を得られ、かつ、端子間でインピーダンスが整合するようにして、製造ばらつきによる伝送特性の劣化を抑制する。

図１（ａ）は、一つの実施形態による電力分配器の平面図であり、図１（ｂ）は、一つの実施形態による電力分配器の側面図である。電力分配器１は、誘電体で形成される基板１０の一方の面に形成される入力端子１１と、二つの出力端子１２−１、１２−２とを有する。さらに、電力分配器は、基板１０のその一方の面に形成される、第１〜第４の伝送線路１３−１、１３−２、１４−１、１４−２と、インピーダンス素子１５とを有する。また基板１０の他方の面は、接地される接地電極１６で覆われている。

入力端子１１、二つの出力端子１２−１、１２−２、第１〜第４の伝送線路１３−１、１３−２、１４−１、１４−２、インピーダンス素子１５及び接地電極１６は、それぞれ、導電性を有する材料によって形成される。そのような材料として、例えば、銅、金、銀、ニッケルといった金属またはこれらの合金が利用される。そしてこれらの各端子、各伝送線路及びインピーダンス素子１５は、例えば、蒸着またはメッキによって基板１０の何れかの面を被覆するように設けられた金属薄膜をエッチングにより所望のパターン形状にすることで形成される。

入力端子１１は、接地電極１６とともに、分布定数線路の一例であるマイクロストリップラインを形成し、各出力端子へ分配される電力が入力され、あるいは、各出力端子へ入力された電力が合成された電力を出力する端子である。入力端子１１は、入力端子１１と接続される回路のインピーダンスと整合する特性インピーダンスZ₀を持つ。

二つの出力端子１２−１、１２−２は、それぞれ、接地電極１６とともにマイクロストリップラインを形成する。出力端子１２−１は、第１の伝送線路１３−１を介して入力端子１１と接続され、一方、出力端子１２−２は、第２の伝送線路１３−２を介して、出力端子１２−１と並列に入力端子１１と接続される。そして二つの出力端子１２−１、１２−２からは、それぞれ、入力端子１１から入力された電力の半分の大きさを持ち、かつ、位相が同相となる電力が出力される。あるいは、二つの出力端子１２−１、１２−２のそれぞれに入力された電力が合成されて、入力端子１１から出力される。
また、二つの出力端子１２−１、１２−２は、入力端子１１の特性インピーダンスZ₀と等しい特性インピーダンスZ₀を持つ。

第１の伝送線路１３−１は、入力端子１１と出力端子１２−１とを電気的に接続する伝送線路である。また、第２の伝送線路１３−２は、入力端子１１と出力端子１２−２とを電気的に接続する伝送線路である。そして第１の伝送線路１３−１及び第２の伝送線路１３−２は、それぞれ、接地電極１６とともにマイクロストリップラインを形成する。

第１の伝送線路１３−１は、入力端子１１のインピーダンスと出力端子１２−１のインピーダンスを整合させる特性インピーダンスを持つ。一方、第２の伝送線路１３−２は、入力端子１１のインピーダンスと出力端子１２−２のインピーダンスを整合させる特性インピーダンスを持つ。

さらに、各出力端子から出力される電力の大きさが等しくなり、かつ、各出力端子から出力される電力の位相が同相となるよう、第１の伝送線路１３−１と第２の伝送線路１３−２とで、電気長及び特性インピーダンスが互いに等しくなるように設計される。

第３の伝送線路１４−１及び第４の伝送線路１４−２は、それぞれ、接地電極１６とともにマイクロストリップラインを形成する。そして第３の伝送線路１４−１の一端は、第１の伝送線路１３−１と出力端子１２−１の間に接続され、第３の伝送線路１４−１の他端は、インピーダンス素子１５の一端と接続される。また、第４の伝送線路１４−２の一端は、第２の伝送線路１３−２と出力端子１２−２の間に接続され、第４の伝送線路１４−２の他端は、インピーダンス素子１５の他端と接続される。すなわち、出力端子１２−１と出力端子１２−２とは、第１の伝送線路１３−１及び第２の伝送線路１３−２を通る経路と、第３の伝送線路１４−１及び第４の伝送線路１４−２とインピーダンス素子１５を通る経路とで、並列に接続される。また、各出力端子から出力される電力の大きさが等しくなるように、第３の伝送線路１４−１の電気長及び特性インピーダンスと第４の伝送線路１４−２の電気長及び特性インピーダンスとは、互いに等しくなるように設計される。

さらに、各伝送線路の電気長及びインピーダンスは、インピーダンス素子１５とともに、各端子間でインピーダンス整合がなされ、かつ、十分なアイソレーション特性が得られるように設定される。
なお、各伝送線路の特性インピーダンス及び電気長の詳細については後述する。

インピーダンス素子１５は、基板１０上の配線パターンにより形成される、所定のインピーダンスを持つ素子であり、第３の伝送線路１４−１と第４の伝送線路１４−２の間に接続される。本実施形態では、インピーダンス素子１５は、インターデジタル回路として形成される。

以下、各端子間でインピーダンス整合がなされ、かつ、十分なアイソレーション特性が得られるための、各伝送線路の電気長、インピーダンス及びインピーダンス素子１５のインピーダンスの条件について説明する。

図２は、本実施形態による電力分配器１の等価回路図である。図２に示されるように、入力端子１１及び出力端子１２−１、１２−２の特性インピーダンスはZ₀で表される。また、第１の伝送線路１３−１及び第２の伝送線路１３−２の特性インピーダンスはZ₁で表される。そして、第１の伝送線路１３−１及び第２の伝送線路１３−２の電気長に応じた、設計波長λの電力が第１の伝送線路１３−１または第２の伝送線路１３−２を経由する間の位相変調量はθ₁で表される。すなわち、θ₁=2πL₁/λである。ただしL₁は、第１の伝送線路１３−１及び第２の伝送線路１３−２の電気長である。また、第３の伝送線路１４−１及び第４の伝送線路１４−２の特性インピーダンスはZ₂で表される。そして、第３の伝送線路１４−１及び第４の伝送線路１４−２の電気長に応じた、設計波長λの電力が第３の伝送線路１４−１または第４の伝送線路１４−２を経由する間の位相変調量はθ₂で表される。すなわち、θ₂=2πL₂/λである。ただしL₂は、第３の伝送線路１４−１及び第４の伝送線路１４−２の電気長である。そしてインピーダンス素子１５の特性インピーダンスは2Zで表される。

この場合、各端子間でインピーダンス整合がなされ、かつ、十分なアイソレーション特性を得るために、次式が成立するように、各伝送線路の特性インピーダンス及び位相変調量と、インピーダンス素子１５の特性インピーダンスが設定される。

なお、（１）式の導出については、Stephen Horst他、「Modified Wilkinson Power Dividers for Millimeter-Wave Integrated Circuits」、IEEE Trans. Microwave Theory Tech., vol.55、No.11、pp.2439-2446、2007年を参照されたい。

（１）式から、インピーダンス素子１５の特性インピーダンス2Zは、各伝送線路の特性インピーダンス及び位相変調量に対して以下の関係を満たすように設定される。

インピーダンス素子１５が配線パターンで形成される場合、インピーダンス素子１５は、リアクタンス成分も生じる。そこで、(２)式における虚数項が0とならないように、すなわち、インピーダンス素子１５のリアクタンス成分が0とならないように、各伝送線路の特性インピーダンス及び位相変調量は設定されることが好ましい。特に、誘導性のリアクタンス成分を有するように配線パターンを形成するよりも、容量性のリアクタンス成分を有するように配線パターンを形成する方が容易である。そのため、（２）式において、虚数項が負となるように、各伝送線路の特性インピーダンス及び電気長を設定することが好ましい。

例えば、第１の伝送線路１３−１及び第２の伝送線路１３−２の電気長L₁及び特性インピーダンスZ₁について、θ₁=π/2、すなわち、L₁=λ/4とし、Z₁=√2・Z₀とすることができる。電気長L₁及び特性インピーダンスZ₁についてのこれらの条件は、ウィルキンソン電力分配器で各端子間のインピーダンス整合が取れる例として知られている。

さらに、第３の伝送線路１４−１及び第４の伝送線路１４−２の電気長L₂が、λ/8または5λ/8に設定される。すなわち、位相変調量θ₂がπ/4または5π/4であるとする。この場合、（２）式より、インピーダンス素子１５の特性インピーダンス2Zは次式で表される値となる。

なお、上記の各伝送線路の特性インピーダンス及び電気長と、インピーダンス素子１５の特性インピーダンスは一例である。各伝送線路の特性インピーダンス及び電気長と、インピーダンス素子１５の特性インピーダンスは、（１）式及び（２）式が成立し、かつ、インピーダンス素子１５の特性インピーダンスにリアクタンス成分が含まれる他の値に設定されてもよい。

以下に、電磁界シミュレーションによる、本実施形態による電力分配器１の伝送特性、及び、比較例による、チップ抵抗を利用したウィルキンソン電力分配器の伝送特性について説明する。

図３は、電磁界シミュレーションで利用した、本実施形態による電力分配器１の各部の寸法を示す平面図である。図３に示されるように、入力端子１１の幅を0.80mmとし、出力端子１２−１、１２−２の幅を0.98mmとした。また、第１の伝送線路１３−１及び第２の伝送線路１３−２の幅、長さを、それぞれ、0.45mm、0.93mmとした。そして第３の伝送線路１４−１及び第４の伝送線路１４−２の幅、長さを、それぞれ、0.10mm、0.89mmとした。また、インターデジタル回路で形成されるインピーダンス素子１５において、第４の伝送線路１４−２と接続される内側の導体のパターンの幅を0.08mmとし、第３の伝送線路１４−１と接続される外側の導体のパターンの幅を0.10mmとした。そして内側のパターンと外側のパターン間の間隔を0.08mmとした。さらに、インピーダンス素子１５の長さを1.78mmとした。

また、入力端子１１、二つの出力端子１２−１、１２−２、各伝送線路、インピーダンス素子１５及び接地電極１６の厚さを0.018mmとし、導電率を5.8x10⁷[S/m]とした。そして基板１０の厚さを0.253mmとし、基板１０の比誘電率及び誘電正接を、それぞれ、2.2、0.009とした。

図４は、電磁界シミュレーションで利用した、比較例によるウィルキンソン電力分配器の各部の寸法を示す平面図である。図４に示されるように、比較例によるウィルキンソン電力分配器の入力端子２１の幅を0.80mmとし、出力端子２２−１、２２−２の幅を0.98mmとした。また、入力端子２１と出力端子２２−１とを接続する伝送線路２３−１の幅、長さを、それぞれ、0.45mm、0.93mmとした。同様に、入力端子２１と出力端子２２−２とを接続する伝送線路２３−２の幅、長さを、それぞれ、0.45mm、0.93mmとした。さらに、出力端子２２−１と２２−２間の間隔を1.40mmとし、出力端子２２−１と２２−２は、100Ωのチップ抵抗Rにより接続されるものとした。そして、入力端子２１、二つの出力端子２２−１、２２−２、二つの伝送線路２３−１、２３−２及び基板の背面側に設けられる接地電極（図示せず）の厚さ、導電率は、電力分配器１の電磁界シミュレーションに利用したものと同じ値とした。さらに、基板の厚さ、比誘電率及び誘電正接についても、電力分配器１の電磁界シミュレーションに利用したものと同じ値とした。さらに、電力分配器１及び比較例によるウィルキンソン電力分配器について、設計波長λを5mm（すなわち、周波数60GHz）とした。

図５は、本実施形態による電力分配器１と比較例によるウィルキンソン電力分配器の各端子間の伝送損失と周波数の関係を示す図である。図５において、横軸は周波数[GHz]を表し、縦軸は入力端子と出力端子間の伝送損失[dB]を表す。

線５０１は、チップ抵抗Rが出力端子２２−１、２２−２のそれぞれから等距離となる理想的な位置に取り付けられた、比較例によるウィルキンソン電力分配器についての、周波数と入力端子と各出力端子間の伝送損失の関係を表す。この場合には、入力端子２１と出力端子２２−１間の伝送損失と、入力端子２１と出力端子２２−２間の伝送損失は等しくなる。そのため、何れの出力端子についても、周波数と伝送損失の関係は線５０１で表される。

一方、線５０２は、チップ抵抗Rの位置が、出力端子２２−１、２２−２のそれぞれから等距離となる位置から、出力端子２２−１側へ0.1mmずれた場合における、周波数と入力端子２１と出力端子２２−１間の伝送損失の関係を表す。また線５０３は、この場合における、周波数と入力端子２１と出力端子２２−２間の伝送損失の関係を表す。

線５０４は、本実施形態による電力分配器１についての、周波数と入力端子と各出力端子間の伝送損失の関係を表す。電力分配器１についても、入力端子１１と出力端子１２−１間の伝送損失と、入力端子１１と出力端子１２−２間の伝送損失は等しくなる。そのため、何れの出力端子についても、周波数と伝送損失の関係は線５０４で表される。

線５０１に示されるように、チップ抵抗Rが各出力端子から等距離の位置に正しく取り付けられていれば、各出力端子についての伝送損失は同程度となる。しかし、線５０２及び線５０３に示されるように、設計波長がミリ波の場合には、わずか0.1mm程度チップ抵抗Rの位置がずれても二つの出力端子間での伝送損失の差が大きくなる。

一方、線５０４に示されるように、電力分配器１では、設計波長に相当する周波数60GHzを含む数GHzの周波数帯域において、各出力端子についての伝送損失は、チップ抵抗Rの位置ずれが生じたウィルキンソン電力分配器の一方の出力端子の伝送損失よりも少ない。また、本実施形態による電力分配器１では、インピーダンス素子１５が配線パターンにより形成されるので、チップ抵抗Rの取り付けと異なり、製品ごとにインピーダンス素子１５の位置がばらつくことはない。

以上に説明してきたように、この電力分配器では、各端子間のインピーダンス整合及びアイソレーション特性を満たすために利用される、出力端子間に接続されるインピーダンス素子が配線パターンで形成される。そのため、この電力分配器は、製造ばらつきによる電力の伝送特性の劣化を抑制できる。

変形例によれば、インピーダンス素子１５が負のリアクタンス成分を有するように各伝送線路の特性インピーダンス及び電気長が設定される場合、インピーダンス素子１５は、第３の伝送線路１４−１と第４の伝送線路１４−２の間に形成されるギャップでもよい。このようなギャップは、負のリアクタンス成分、すなわち、容量性のリアクタンス成分を生じるためである。また、インピーダンス素子１５が負のリアクタンス成分を有する場合、インピーダンス素子１５は、接地電極１６との間でそのリアクタンス成分に相当する容量を持つように形成された１以上のスタブであってもよい。

ここに挙げられた全ての例及び特定の用語は、読者が、本発明及び当該技術の促進に対する本発明者により寄与された概念を理解することを助ける、教示的な目的において意図されたものであり、本発明の優位性及び劣等性を示すことに関する、本明細書の如何なる例の構成、そのような特定の挙げられた例及び条件に限定しないように解釈されるべきものである。本発明の実施形態は詳細に説明されているが、本発明の精神及び範囲から外れることなく、様々な変更、置換及び修正をこれに加えることが可能であることを理解されたい。

１電力分配器
１０基板
１１入力端子
１２−１、１２−２出力端子
１３−１第１の伝送線路
１３−２第２の伝送線路
１４−１第３の伝送線路
１４−２第４の伝送線路
１５インピーダンス素子
１６接地電極

Claims

誘電体で形成される基板と、
前記基板の一方の面に設けられる接地電極と、
前記基板の他方の面に設けられる入力端子と、
前記基板の前記他方の面に設けられ、前記入力端子に入力された電力の一部を出力する第１の出力端子と、
前記基板の前記他方の面に設けられ、前記入力端子に入力された電力の他の一部を出力する第２の出力端子と、
前記基板の前記他方の面に設けられ、前記入力端子と前記第１の出力端子とを接続し、かつ、前記接地電極とともに分布定数線路を形成する第１の伝送線路と、
前記基板の前記他方の面に設けられ、前記入力端子と前記第２の出力端子とを接続し、前記接地電極とともに分布定数線路を形成し、かつ、前記第１の伝送線路の電気長及び特性インピーダンスと等しい電気長及び特性インピーダンスを持つ第２の伝送線路と、
前記基板の前記他方の面に配線パターンとして形成され、所定の特性インピーダンスを持つインターデジタル回路であるインピーダンス素子と、
前記基板の前記他方の面に設けられ、一端が前記第１の伝送線路と前記第１の出力端子の間に接続され、他端が前記インピーダンス素子の一端と接続され、かつ、前記接地電極とともに分布定数線路を形成する第３の伝送線路と、
前記基板の前記他方の面に設けられ、一端が前記第２の伝送線路と前記第２の出力端子の間に接続され、他端が前記インピーダンス素子の他端と接続され、前記接地電極とともに分布定数線路を形成し、かつ、前記第３の伝送線路の電気長及び特性インピーダンスと等しい電気長及び特性インピーダンスを持つ第４の伝送線路と、
を有し、
前記インピーダンス素子が有する前記所定の特性インピーダンスは、前記入力端子の特性インピーダンスを、前記第１の出力端子の特性インピーダンス及び前記第２の出力端子の特性インピーダンスと整合させるインピーダンスである、
電力分配器。
前記インピーダンス素子が有する前記所定の特性インピーダンスと、前記入力端子、前記第１の出力端子及び前記第２の出力端子の特性インピーダンスと、前記第１及び第２の伝送線路の電気長及び特性インピーダンスと、前記第３及び第４の伝送線路の電気長及び特性インピーダンスとの間に以下の関係が成立し、

Zは前記インピーダンス素子が有する前記所定の特性インピーダンスの1/2であり、Z0は前記入力端子、前記第１の出力端子及び前記第２の出力端子の特性インピーダンスであり、Z1は前記第１及び第２の伝送線路の特性インピーダンスであり、L1は前記第１及び第２の伝送線路の電気長であり、Z2は前記第３及び第４の伝送線路の特性インピーダンスであり、L2は前記第３及び第４の伝送線路の電気長であり、λは設計波長である、請求項１に記載の電力分配器。