JP2014150524A - 給電回路 - Google Patents

給電回路 Download PDF

Info

Publication number
JP2014150524A
JP2014150524A JP2014000836A JP2014000836A JP2014150524A JP 2014150524 A JP2014150524 A JP 2014150524A JP 2014000836 A JP2014000836 A JP 2014000836A JP 2014000836 A JP2014000836 A JP 2014000836A JP 2014150524 A JP2014150524 A JP 2014150524A
Authority
JP
Japan
Prior art keywords
conductor
line
dielectric layer
hole
hole conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014000836A
Other languages
English (en)
Other versions
JP6305066B2 (ja
Inventor
Tomohiro Takahashi
智宏 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014000836A priority Critical patent/JP6305066B2/ja
Publication of JP2014150524A publication Critical patent/JP2014150524A/ja
Application granted granted Critical
Publication of JP6305066B2 publication Critical patent/JP6305066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】同軸線路とトリプレート線路とのインピーダンス不整合を改善する。
【解決手段】第1の誘電体層4の一方の面に設けられた信号線2と、第1の誘電体層4および第2の誘電体層3を貫通する貫通穴の内面に形成され、信号線2に接続し、給電する同軸線路の内導体9が接続されるスルーホール導体10と、第2の誘電体層3の第2の接地導体5が存在する側の面に設けられ、一端がスルーホール導体10に接続された整合線路13とを備える。
【選択図】 図1

Description

この発明は、同軸線路からトリプレート線路へ給電する給電回路に関する。
多層回路基板のトリプレート線路に対して、同軸線路をコネクタ等で基板に垂直な方向から接続して給電を行う場合、多層回路基板にトリプレート線路の信号線に接続するスルーホール導体を設ける。そして、同軸線路とトリプレート線路の信号線との接続において、同軸線路の芯線を折り曲げ、多層回路基板に設けたスルーホールに半田付けしている(特許文献1参照)。
トリプレート構造のストリップライン給電装置において、少なくともいずれかの外導体に接続された導電性部材を、給電ピンの軸方向に沿ってその周囲を被うように、しかも2つの外導体層の両方に位置するように設ける。この構造によって伝送損失の小さいストリップライン給電装置を提供する(特許文献2参照)。
高周波多層回路基板では、第1のトリプレート線路と第2のトリプレート線路のストリップ導体を導体ビアで接続し、接地導体層を複数の導体ビアで接続した多層伝送線路において、接地導体層とストリップ導体の間に任意の高さの導体ビアを設け、一方を接地導体層に接続し、他方に任意の大きさの導体パターンを設けて整合回路とする。この構成により、同一平面に整合スタブを設ける構造よりも接地導体とストリップ導体間のキャパシタンス成分をより大きく得られる(特許文献3参照)。
誘電体層の内部に中心導体を有する高周波多層基板で、誘電体層の第1の面に設けたマイクロストリップ線路と中心導体を接続する導体層を有するスルーホールと、スルーホールに連結し内部に導体層を有さず終端が平面である絶縁孔を設けたものがある(特許文献4参照)。
特開2001−102817号公報 特開昭63−82001号公報 特開2004−304401号公報 特許第4585587号公報
特許文献1の高周波回路では、同軸線路の芯線を折り曲げた部分からの放射による損失がある。また、同軸線路が配置される面の裏面までスルーホールが貫通されるため、スルーホール長さに起因するリアクタンス成分が発生する。そのため、垂直給電部とトリプレート線路の信号線部との接続点において、インピーダンス不整合が発生する。
特許文献2のストリップライン給電装置では、トリプレート線路の外導体に接続し、かつ、ストリップラインには接続しない導電性部材を、垂直給電部の基板内に設けることで、垂直給電部の損失改善を図っている。しかし、この方法では、多層回路基板の一部をくりぬいた上で、導電性部材を設ける必要があり、工作が容易ではない。
特許文献3の高周波多層回路基板では、基板グランドを一部信号線と近接させ、分布定数回路による整合を図っている。しかし、特許文献3の方法では、制御可能な分布定数に限界があり、コネクタの芯線長さによるリアクタンス成分が大きい場合、大きな改善は見込めない。
特許文献4の高周波多層基板では、終端が平面である絶縁孔があるのでインピーダンス不整合は発生しない。しかし、終端が平面である絶縁孔を設ける工程が必要であり、加工が複雑になる。
この発明は上述の事情に鑑みてなされたもので、加工工程を増やすことなく同軸線路とトリプレート線路とを接続する際のインピーダンス不整合を改善することを目的とする。
本発明の観点に係る給電回路は、第1の誘電体層と、前記第1の誘電体層の一方の面に設けられた信号線と、前記第1の誘電体層の他方の面の側に設けられた第1の接地導体と、前記第1の誘電体層の前記信号線が存在する面の側に設けられた第2の誘電体層と、前記第2の誘電体層の前記第1の誘電体層が存在する側とは異なる面に設けられ、前記第1の接地導体と接続された第2の接地導体と、前記第1の誘電体層および前記第2の誘電体層を貫通する貫通穴の内面に形成され、前記信号線に接続し、給電する同軸線路の内導体が接続されるスルーホール導体と、前記第2の誘電体層の前記第2の接地導体が存在する側の面に設けられ、一端が前記スルーホール導体に接続された整合線路とを備えたものである。
本発明によれば、多層回路基板のトリプレート線路に給電する給電回路において、加工工程を増やすことなく同軸線路とトリプレート線路とを接続する際のインピーダンス不整合を改善することができる。
本発明の実施の形態1に係る給電回路の垂直断面図および平面図である。 図1に示されたA−A線およびB−B線での水平断面図である。 給電部のスルーホール導体と接地導体を接続しない場合の垂直給電部の電流分布を示す図である。 実施の形態1に係る給電回路の垂直給電部の電流分布を示す図である。 実施の形態1に係る給電回路の変形例を示す垂直断面図である。 実施の形態1に係る給電回路のシミュレーションモデルを示す垂直断面図である。 実施の形態1に係る給電回路のシミュレーション結果を示す図である。 本発明の実施の形態2に係る給電回路の垂直断面図である。 本発明の実施の形態3に係る給電回路の垂直断面図および平面図である。 実施の形態3に係る給電回路の垂直給電部の電流分布を示す図である。 実施の形態3に係る給電回路の変形例を示す垂直断面図である。 本発明の実施の形態4に係る給電回路の垂直断面図および平面図である。 実施の形態4に係る給電回路の垂直給電部の電流分布を示す図である。 実施の形態4に係る給電回路の変形例を示す垂直断面図および水平断面図である。
実施の形態1.
図1は、本発明の実施の形態1に係る給電回路の垂直断面図および平面図である。図1(a)が垂直断面図であり、図1(b)が平面図である。図1は、多層回路基板の給電回路部分を示す。図1(a)は、図1(b)の平面図に示されたC−C線での垂直断面図になっている。図2は、図1(a)に示されたA−A線およびB−B線での水平断面図である。図2(a)がA−A線での水平断面図であり、図2(b)がB−B線での水平断面図である。多層回路基板のトリプレート線路1は、信号線である導体線路2と、導体線路2を挟む第2の誘電体層である誘電体層3および第1の誘電体層である誘電体層4と、誘電体層4の導体線路2および誘電体層3と接する面とは異なる面に設けられた第2の接地導体であるグランド層(外導体層)5および誘電体層3の信号線2が設けられた面とは異なる面の側に形成された第1の接地導体であるグランド層(外導体層)6から構成される。トリプレート線路は、小型化と薄型化が可能であり、マイクロ波やミリ波のアンテナ給電回路などとして使用される。
導体線路2に接続して、誘電体層3および誘電体層4の表面に達するスルーホール(貫通穴)の内面に設けた導体であるスルーホール導体10が形成されている。スルーホール導体10は、グランド層5およびグランド層6に直接は接続していない。図1(b)に示すように、グランド層5が存在する側の表面において、スルーホール導体10の周囲にはパッド11が設けられ、パッド11とグランド層5の間に導体線路13が設けられる。スルーホール導体10のグランド層6が存在する側の面に、給電する同軸線路を垂直に接続する給電コネクタ7が取り付けられる。給電コネクタ7の外導体8は、グランド層6に接続されて接地される。給電コネクタ7の内導体(芯線)9は、スルーホール導体10の内部を通り、スルーホール導体10およびパッド11に半田付けされる。図1(a)で示すように、半田30がスルーホール導体10およびパッド11と内導体9との間に存在する。導体線路2と内導体9は、半田30およびスルーホール導体10を介して導通する。スルーホール導体10が、同軸線路モードで伝送するように、グランド層5とグランド層6を接続する複数のスルーホール導体12がスルーホール導体10の周囲に設けられる。
整合線路である導体線路13は、一端がスルーホール導体10に接続し、他端がグランド層5に接続している。給電回路は、トリプレート線路1、スルーホール導体10および導体線路13から構成される。給電コネクタ7、外導体8、内導体9およびスルーホール導体10は、垂直給電部である。導体線路13は、グランド層5と同時に加工できるものであり、導体線路13を設ける場合も設けない場合と比較して加工工程は増加しない。
導体線路13は、垂直給電部からトリプレート線路1に給電する信号の周波数において、スルーホール導体10と導体線路2の接続点(給電点)からグランド層5(またはグランド層6)を見てインピーダンスが無限大と見なせるように、その長さが調整される。導体線路13は、例えば、グランド層5との接続点から導体線路2の給電点までの電気長が、導体線路2に給電する信号の周波数において1/2波長を除数として1/4波長の剰余を有する長さである。以下、給電回路の動作原理について説明する。
図3は、給電部のスルーホール導体と接地導体を接続しない場合の垂直給電部の電流分布を示す図である。導体線路13が存在しない場合、スルーホール導体10の端部で電流振幅はゼロとなり、スルーホール導体10と導体線路2の接続点(給電点)では電流値が有限となる。すなわち、この給電点からスルーホール導体10の給電コネクタが存在しない側を見込んだインピーダンスが低くなり、スルーホール導体10の給電点よりも先の部分がリアクタンス成分としてふるまう。その結果、給電コネクタ7とトリプレート線路1とのインピーダンス整合がとれなくなる。
図4は、実施の形態1に係る給電回路の垂直給電部の電流分布を示す図である。スルーホール導体10をグランド層5と接続した場合、接続点では電流振幅はゼロとならず最大値、つまり正弦波としての腹の部分となる。垂直給電部からトリプレート線路1に給電する信号の周波数における(誘電体内での)波長をλgとして、スルーホール導体10から導体線路2への給電点から接続点までの電気長がλg/4となるように導体線路13の長さを設定する。こうすると、スルーホール導体10から導体線路2への給電点での導体線路13が存在する側に流れる電流値はゼロとなる。結果として、スルーホール導体10から導体線路2への給電点から導体線路13が存在する側を見込んだインピーダンスは非常に大きくなり、スルーホール導体10の給電点よりも導体線路13が存在する側の部分はリアクタンス成分としてはふるまわず、垂直給電部とトリプレート線路1のインピーダンス整合をとることが可能となる。
図5は、実施の形態1に係る給電回路の変形例を示す断面図である。スルーホール導体10をグランド層5に接続する以外に、図5に示すように、グランド層6に接続する整合用スルーホール導体であるスルーホール導体14に導体線路13を接続してもよい。この場合に、スルーホール導体10と導体線路2の接続点からグランド層6との接続点までの電気長がλg/4であればよい。また、スルーホール導体10と導体線路2の接続点から導体線路13とグランド部との接続点までの電気長はλg/4に限らず、λg/4+n・λg/2(nは正の整数)であればよい。すなわち、λg/2を除数としてλg/4の剰余を有する電気長であればよい。
図6は、実施の形態1に係る給電回路のシミュレーションモデルを示す断面図である。1.6mmの基板厚のトリプレート線路1にさらにもう1層の誘電体層15とその表面のグランド層31が追加されたモデルにてシミュレーションを行った。全体基板厚は4.0mmである。誘電体層15が、第1の誘電体層である誘電体層4の信号線2が存在する面の側に存在する第2の誘電体層である。誘電体層15の上面に整合線路である導体線路13と、導体線路13と接続しグランド層6と接続する整合用スルーホール導体であるスルーホール導体14とを設ける。スルーホール導体10と導体線路2との接続点である給電点からスルーホール導体14とグランド層6との接続点までの電気長を、(3/4)λgになるようにする。この電気長が(3/4)λgになる経路は、グランド層31側の表面までの2.4mm分のスルーホール導体10、導体線路13およびスルーホール導体14が存在する。なお、スルーホール導体10およびスルーホール導体14は、グランド層5とは接続しない。また、スルーホール導体14をなくして、導体線路13がグランド層31と接続するようにしてもよい。
図7は、実施の形態1に係る給電回路のシミュレーション結果を示す図である。導体線路13、およびスルーホール導体14が存在しない場合の結果は図7の破線16に示すとおりで、正規化した周波数0.9〜1.1に渡ってリターンロスが−10dB以上である。スルーホール導体10と導体線路2との接続点である給電点からグランド層31側の表面までの2.4mm分のスルーホール導体10で発生するインピーダンス不整合によりリターンロスが発生している。しかし、導体線路13およびスルーホール導体14を設けると、スルーホール導体10の方へ流れる電流がゼロになり、図7の実線17に示すように正規化した周波数0.9〜1.1の範囲に渡って、リターンロスが−20dB以下と反射特性が大きく改善されている。
多層回路基板の同軸線路が接続する側に、トリプレート線路を構成する誘電体層および導体層とは別の層を設けるようにしてもよい。
以上の点は、他の実施の形態にもあてはまる。
実施の形態2.
図8は、本発明の実施の形態2に係る給電回路の垂直断面図である。多層回路基板のグランド層5の上に回路部品等が配置されると、導体線路13を引き回すことが困難な場合がある。その場合は、図8に示すように2つの分離した導体線路13上にインダクタ、キャパシタ等の表面実装されるチップ部品18を配置して、2つの導体線路とチップ部品18を直列に接続することで、給電点からチップ部品18を介して導体線路13の接地導体までのインピーダンスを変えることができる。この場合、導体線路13はチップ部品18を介して、グランド層5に接続される。図示しないが、さらに整合用スルーホール導体であるスルーホール導体を介してグランド層6に接続してもよい。なお、チップ部品の一端が接地導体に接続してもよい。
給電点から導体線路13が存在する側を見たインピーダンスを無限大とみなせるように、インダクタやキャパシタの値を選定する。給電点からグランド層5またはグランド層6までの電気長を、実質的にλg/4+nλg/2(nは正の整数)になるように調整することで、実施の形態1と同様の効果が得られる。
実施の形態3.
図9は、本発明の実施の形態3に係る給電回路の垂直断面図および平面図である。図9(a)が垂直断面図であり、図9(b)が平面図である。図9(a)は、図9(b)に示されたD−D線での水平断面図になっている。実施の形態3の給電回路において、導体線路2、グランド層6、給電コネクタ7、内導体9およびスルーホール導体10の構成は、実施の形態1と同様である。
多層回路基板のトリプレート線路1は、導体線路2と、導体線路2を挟む誘電体層3および誘電体層4と、その両面に接して形成されたグランド層5およびグランド層6から構成される。
導体線路2に接続して、誘電体層3および誘電体層4の表面に達するスルーホール導体10が形成されている。スルーホール導体10は、グランド層5およびグランド層6に直接は接続していない。スルーホール導体10のグランド層6側の面に給電コネクタ7が取り付けられる。給電コネクタ7の外導体8は、グランド層6に接続されて接地される。給電コネクタ7の内導体9は、スルーホール導体10の内部を通り、スルーホール導体10と接続されるパッド11で半田付けにより接続される。導体線路2と内導体9は、スルーホール導体10を介して導通する。スルーホール導体10が、同軸線路モードで伝送するように、グランド層5とグランド層6を接続するスルーホール導体12がスルーホール導体10の周囲に複数設けられる。
スルーホール導体10の誘電体層3側の表面に接続するパッド11は、導体線路13および導体線路19に接続している。導体線路13および導体線路19はそれぞれ、一端がスルーホール導体10に接続し、他端がグランド層5に接続している。給電回路は、トリプレート線路1、スルーホール導体10、導体線路13および導体線路19から構成される。給電コネクタ7、外導体8、内導体9およびスルーホール導体10は、垂直給電部である。
整合線路である導体線路13および導体線路19はそれぞれ、垂直給電部からトリプレート線路1に給電する信号の周波数の1つにおいて、導体線路2への給電点からグランド層5までの間に無限大と見なせるインピーダンスを有する。導体線路13は、例えば、グランド層5との接続点から導体線路2の給電点までの電気長が、導体線路2に給電する信号に含まれる周波数f1において1/2波長を除数として1/4波長の剰余を有する長さである。導体線路19は、例えば、グランド層5との接続点から導体線路2の給電点までの電気長が、導体線路2に給電する信号に含まれる周波数f2において1/2波長を除数として1/4波長の剰余を有する長さである。以下、給電回路の動作原理について説明する。
図10は、実施の形態3に係る給電回路の垂直給電部の電流分布を示す図である。スルーホール導体10をグランド層5と接続した場合、接続点では電流振幅はゼロとならず最大値、つまり正弦波としての腹の部分となる。
垂直給電部からトリプレート線路1に給電する信号に含まれる周波数f1における(誘電体内での)波長をλg1として、スルーホール導体10と導体線路2の接続点(給電点)からグランド層5との接続点までの電気長が(λg1)/4となるように導体線路13の長さ20を設定する。また、給電する信号に含まれる周波数f2における波長をλg2として、スルーホール導体10と導体線路2の接続点(給電点)からグランド層5との接続点までの電気長が(λg2)/4となるように導体線路19の長さ21を設定する。こうすると、スルーホール導体10と導体線路2の接続点で周波数f1および周波数f2の電流振幅はゼロとなる。結果として、この2つの周波数f1およびf2付近にて、スルーホール導体10と導体線路2の接続点からスルーホール導体10の導体線路13、19が存在する側を見込んだインピーダンスは非常に大きくなり、広周波数帯域において垂直給電部とトリプレート線路1のインピーダンス整合をとることが可能となる。
図11は、実施の形態3に係る給電回路の変形例を示す断面図である。スルーホール導体10を整合線路である導体線路13、19でグランド層5に接続する以外に、グランド層6に接続してもよい。図11に示すように、整合用スルーホール導体であるスルーホール導体22を介して導体線路13をグランド層6に接続し、整合用スルーホール導体であるスルーホール導体23を介して導体線路19をグランド層6に接続してもよい。この場合に、垂直給電部と導体線路2の接続点からグランドへの接続点までの電気長が(λg1)/4および(λg2)/4であればよい。
なお、スルーホール導体10と導体線路2の接続点から導体線路13とグランド部との接続点までの電気長は(λg1)/4に限らず、(λg1)/4+n・(λg1)/2(nは正の整数)であればよい。すなわち、(λg1)/2を除数として(λg1)/4の剰余を有する電気長であればよい。また、スルーホール導体10と導体線路2の接続点から導体線路19とグランド部との接続点までの電気長は(λg2)/4に限らず、(λg2)/4+m・(λg2)/2(mは正の整数)であればよい。すなわち、(λg2)/2を除数として(λg2)/4の剰余を有する電気長であればよい。
さらに、導体線路13、19は2本に限らずさらなる広帯域化のためには3本以上であってもよい。
実施の形態4.
図12は、本発明の実施の形態4に係る給電回路の垂直断面図および平面図である。図12(a)が垂直断面図であり、図12(b)が平面図である。図12(a)は、図12(b)のE−E線での垂直断面図になっている。実施の形態4の給電回路において、導体線路2、グランド層6、給電コネクタ7、内導体9およびスルーホール導体10の構成は、実施の形態1と同様である。
この実施の形態4では、整合線路の末端を他の導体と接続しないようにして、インピーダンス不整合を改善する。ここで、線路の末端とは、他の導体と接続しない線路の一端、または線路が接続する他の線路またはチップ部品のさらに他の導体と接続しない一端である。末端が他の導体と接続しない線路を、末端が開放された線路と呼ぶ。
多層回路基板のトリプレート線路1は、導体線路2と、導体線路2を挟む誘電体層3および誘電体層4と、その両面に接して形成されたグランド層5およびグランド層6から構成される。
導体線路2に接続して、誘電体層3および誘電体層4の表面に達するスルーホール導体10が形成されている。スルーホール導体10は、グランド層5およびグランド層6に接続していない。スルーホール導体10のグランド層6側の面に給電コネクタ7が取り付けられる。給電コネクタ7の外導体8は、グランド層6に接続されて接地される。給電コネクタ7の内導体9は、スルーホール導体10の内部を通り、スルーホール導体10と接続されるパッド11で半田付けなどの方法で接続される。導体線路2と内導体9は、スルーホール導体10を介して導通する。スルーホール導体10が、同軸線路モードで伝送するように、グランド層5とグランド層6を接続するスルーホール導体12がスルーホール導体10の周囲に複数設けられる。
スルーホール導体10の誘電体層3側の表面に接続するパッド11は、整合線路である導体線路24に接続している。導体線路24の他端は他の導体と接続されておらず、末端が開放されている。給電回路は、トリプレート線路1、スルーホール導体10および導体線路24から構成される。給電コネクタ7、外導体8、内導体9およびスルーホール導体10は、垂直給電部である。以下、給電回路の動作原理について説明する。
図13は、実施の形態4に係る給電回路の垂直給電部の電流分布を示す図である。スルーホール導体10に接続する導体線路24の末端を開放した場合、導体線路24の他端では電流振幅はゼロとなる。そして、垂直給電部からトリプレート線路1に給電する信号の周波数における(誘電体内での)波長をλgとして、スルーホール導体10と導体線路2の接続点(給電点)から導体線路24の末端までの電気長25がλg/2となるように、導体線路24の長さを設定する。こうすると、スルーホール導体10と導体線路2の接続点(給電点)での導体線路24の方へ流れる電流値はゼロとなる。そして、スルーホール導体10と導体線路2の接続点からスルーホール導体10の導体線路24が存在する側を見込んだインピーダンスは非常に大きくなる。その結果、給電点から先の導体がリアクタンス成分としてはふるまわず、垂直給電部とトリプレート線路1のインピーダンス整合をとることが可能となる。
図14は、実施の形態4に係る給電回路の変形例を示す垂直断面図および水平断面図である。図14(a)が垂直断面図であり、図14(b)が図14(a)のF−F線での水平断面図である。導体線路24の末端をグランド層5の側(誘電体層3の表面)で開放する場合とは異なる方法として、図14(a)に示すように、導体線路24の一端を整合用スルーホール導体であるスルーホール導体26に接続して、スルーホール導体26を介してグランド層6の側(誘電体層4の表面)まで導体を伸ばし、スルーホール導体26の一端を他の導体と接続しないようにしてもよい。この場合、垂直給電部と導体線路2の接続点からスルーホール導体26の末端までの電気長を、λg/2とする。
なお、垂直給電部と導体線路2の接続点から導体線路24の末端までの電気長はλg/2に限らず、λg/2+n・λg/2(nは正の整数)であればよい。
実施の形態4の末端を他の導体に非接続にした導体線路24についても、実施の形態2と同様に、インダクタ、キャパシタ等のチップ部品18を配置して、直列に接続してもよい。その場合、導体線路24はチップ部品を介して、グランド層5の側で一端を他の導体と非接続にされるか、整合用スルーホール導体を介してグランド層6の側で一端を他の導体と非接続にされる。給電点からインダクタ、キャパシタを介した導体線路24の末端までの電気長を、実質的にλg/2+nλg/2(nは正の整数)になるように調整すれば、実施の形態4と同様の効果が得られる。
また、末端が開放された導体線路24を、実施の形態3のように、2本以上備えてもよい。その場合、垂直給電部からトリプレート線路1に給電する信号に含まれる周波数fiの1つの波長λgiとして、それぞれの導体線路の長さを、給電点から導体線路24の端までの電気長を(n+1)・(λgi)/2にする。その結果、実施の形態3と同様に、広周波数帯域において垂直給電部とトリプレート線路1のインピーダンス整合をとることが可能となる。
さらに、垂直給電部からトリプレート線路1に給電する信号に含まれる周波数fi、fjの波長をλgi、λgjとして、電気長(λgi)/4+n・(λgi)/2の末端をグランドに接続した導体線路と、電気長(λgj)/2+n・(λgj)/2の末端が開放された導体線路を混在させてもよい。
1 トリプレート線路、2 導体線路、3,4 誘電体層、5,6 グランド層、
7 給電コネクタ、8 外導体、9 内導体、10 スルーホール導体、
11 パッド、12 スルーホール導体、13 導体線路、14 スルーホール導体、
15 誘電体層、18 チップ部品、19 導体線路、
22,23 スルーホール導体、24 導体線路、26 スルーホール導体、
30 半田、31 グランド層。

Claims (8)

  1. 第1の誘電体層と、
    前記第1の誘電体層の一方の面に設けられた信号線と、
    前記第1の誘電体層の他方の面の側に設けられた第1の接地導体と、
    前記第1の誘電体層の前記信号線が存在する面の側に設けられた第2の誘電体層と、
    前記第2の誘電体層の前記第1の誘電体層が存在する側とは異なる面に設けられ、前記第1の接地導体と接続された第2の接地導体と、
    前記第1の誘電体層および前記第2の誘電体層を貫通する貫通穴の内面に形成され、前記信号線に接続し、給電する同軸線路の内導体が接続されるスルーホール導体と、
    前記第2の誘電体層の前記第2の接地導体が存在する側の面に設けられ、一端が前記スルーホール導体に接続された整合線路とを備えた給電回路。
  2. 前記整合線路は、他端が前記第2の接地導体に接続し、前記スルーホール導体と前記信号線との接続点から前記第2の接地導体との接続点までの電気長が前記信号線に給電する信号の周波数において1/2波長を除数として1/4波長の剰余を有するような長さであることを特徴とする請求項1に記載の給電回路。
  3. 前記第1の誘電体層および前記第2の誘電体層を貫通する他の貫通穴の内面に形成され、前記整合線路の他端が接続し、前記第1の接地導体に接続する整合用スルーホール導体を備え、
    前記スルーホール導体と前記信号線との接続点から前記整合用スルーホール導体と前記第1の接地導体との接続点までの電気長が前記信号線に給電する信号の周波数において1/2波長を除数として1/4波長の剰余を有するような長さであることを特徴とする請求項1に記載の給電回路。
  4. 前記整合線路は、それぞれ一端が前記スルーホール導体に他端が前記第2の接地導体に接続する2以上の線路を含み、該線路のそれぞれは前記第2の接地導体との接続点までの電気長が前記信号線に給電する信号に含まれる周波数の1つにおいて1/2波長を除数として1/4波長の剰余を有するような長さであることを特徴とする請求項1に記載の給電回路。
  5. 前記整合線路は、末端が開放された他端を有し、前記末端から前記スルーホール導体と前記信号線との接続点までの電気長が、前記信号線に給電する信号の周波数において、1/2波長の整数倍になるような長さであることを特徴とする請求項1に記載の給電回路。
  6. 前記第1の誘電体層および前記第2の誘電体層を貫通する他の貫通穴の内面に形成され、前記整合線路の他端が接続し、末端が開放された整合用スルーホール導体を備え、
    前記スルーホール導体と前記信号線との接続点から前記末端までの電気長が前記信号線に給電する信号の周波数において1/2波長の整数倍になるような長さであることを特徴とする請求項1に記載の給電回路。
  7. 前記整合線路は、それぞれ一端が前記スルーホール導体に接続して他端が他の導体と接続しない2以上の線路を含み、該線路はそれぞれ、前記他端から前記スルーホール導体と前記信号線との接続点までの電気長が、前記信号線に給電する信号に含まれる周波数において、1/2波長の整数倍になるような長さであることを特徴とする請求項1に記載の給電回路。
  8. 前記整合線路に直列に接続されるチップ部品を有することを特徴とする請求項2から7までのいずれか1項に記載の給電回路。
JP2014000836A 2013-01-11 2014-01-07 給電回路 Active JP6305066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014000836A JP6305066B2 (ja) 2013-01-11 2014-01-07 給電回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013003426 2013-01-11
JP2013003426 2013-01-11
JP2014000836A JP6305066B2 (ja) 2013-01-11 2014-01-07 給電回路

Publications (2)

Publication Number Publication Date
JP2014150524A true JP2014150524A (ja) 2014-08-21
JP6305066B2 JP6305066B2 (ja) 2018-04-04

Family

ID=51573148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000836A Active JP6305066B2 (ja) 2013-01-11 2014-01-07 給電回路

Country Status (1)

Country Link
JP (1) JP6305066B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220530A1 (ja) * 2018-05-15 2019-11-21 三菱電機株式会社 信号伝送構造、信号伝送構造の製造方法、および、高周波信号送受信装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418301A (en) * 1987-07-14 1989-01-23 Matsushita Electric Ind Co Ltd Microwave circuit
JPH06268408A (ja) * 1993-03-11 1994-09-22 Mitsubishi Electric Corp フィルタ回路
JP2001102747A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造
JP2004146810A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器
US20110217853A1 (en) * 2009-09-11 2011-09-08 Thales Connection Device for High Frequency Signals Between a Connector and a Transmission Line
JP2012044628A (ja) * 2010-08-23 2012-03-01 Murata Mfg Co Ltd 帯域整合回路及び無線通信機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6418301A (en) * 1987-07-14 1989-01-23 Matsushita Electric Ind Co Ltd Microwave circuit
JPH06268408A (ja) * 1993-03-11 1994-09-22 Mitsubishi Electric Corp フィルタ回路
JP2001102747A (ja) * 1999-09-30 2001-04-13 Toshiba Corp 多層基板とその製造方法および該多層基板への同軸コネクタ取り付け構造
JP2004146810A (ja) * 2002-09-30 2004-05-20 Matsushita Electric Ind Co Ltd プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器
US20110217853A1 (en) * 2009-09-11 2011-09-08 Thales Connection Device for High Frequency Signals Between a Connector and a Transmission Line
JP2012044628A (ja) * 2010-08-23 2012-03-01 Murata Mfg Co Ltd 帯域整合回路及び無線通信機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019220530A1 (ja) * 2018-05-15 2019-11-21 三菱電機株式会社 信号伝送構造、信号伝送構造の製造方法、および、高周波信号送受信装置

Also Published As

Publication number Publication date
JP6305066B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
JP5408166B2 (ja) アンテナ装置
JP5413467B2 (ja) 広帯域アンテナ
US11581622B2 (en) Transmission line and electronic device
JP6129857B2 (ja) 偏波共用アンテナ
US10148027B2 (en) Structure for connecting board and connector, board, and method for connecting board and connector
CN110600872A (zh) 一种贴片天线单元及天线
TWI415560B (zh) 降低電磁輻射的結構與方法,以及電性物件與其製造方法
TWI630760B (zh) 裂環型天線
JP6395980B2 (ja) 電力分配合成器
US10903546B2 (en) Planar balun transformer device
US9564868B2 (en) Balun
CN108054505A (zh) 电路板组件和天线装置
US10045435B2 (en) Concentric vias and printed circuit board containing same
JP2015056719A (ja) 多層配線基板
JP2011155479A (ja) 広帯域アンテナ
KR101833037B1 (ko) 다중편파 안테나
TWI543445B (zh) 天線及其製造方法
JP6305066B2 (ja) 給電回路
EP3249741B1 (en) Device for the connection between a strip line and a coaxial cable
US9949361B1 (en) Geometrically inverted ultra wide band microstrip balun
JP2021019283A (ja) アンテナ装置
US9525213B2 (en) Antenna device
WO2015137797A1 (en) Microstrip bandstop spurline filter
CN215933819U (zh) 天线模块及智能电视

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180306

R150 Certificate of patent or registration of utility model

Ref document number: 6305066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250