JP2001230605A - 高周波伝送線路 - Google Patents

Abstract

(57)【要約】 【課題】コプレーナ型の高周波伝送線路において、高い
線路インピーダンス線路との共存を実現すること。 【解決手段】高周波信号を伝送する高周波伝送線路にお
いて、絶縁性の支持基板３と、この支持基板３上に形成
された接地導体２と、この接地導体２の一部に形成され
た窓４を介して、支持基板３上に立脚された脚部５と、
この脚部５によって接地導体２と空間的に離間して支持
されたストリップ導体１とから成る高周波伝送線路であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本発明は、高周波伝送線路に関する。特
に、高線路インピーダンスを実現した線路と、線路イン
ピーダンスが外部導体の配置に影響を受けない高周波伝
送線路に関する。

【０００３】

【従来の技術及び発明が解決しようとする課題】高周波
信号の通過と遮断とを制御する高周波スイッチ回路は、
図２３に示すように、スイッチ素子（たとえば、FET ）
を伝送線路に対して並列接続したものが知られている。
このスイッチ回路をさらに低損失化するには、図２に示
すように、FET のソースドレイン間にインダクタを並列
に接続し、FET のオフ時の容量成分とインダクタとの共
振を利用することが行われいる。MMIC上のインダクタに
は、周波数10GHz 以下ではスパイラルインダクタが使用
されることが多い。逆に、周波数10GHz 以上では高いイ
ンピーダンス線路が線路インダクタとして使用されるこ
とが多い。

【０００４】線路インダクタとして用いる伝送線路を得
る方法には、次の方法がある。 １）マイクロストリップ線路におけるストリップ導体の
幅や、コプレーナ線路における中心導体の幅を狭くす
る。 ２）特開平06-97708号公報に見られるようにマイクロス
トリップ線路のストリップ導体１の一部を支持基板３か
ら浮かせる（図２４）。 ３）徳満、他、電子情報通信学会技術報告、MW89-35 、
pp65-72(1989) に見られるように薄膜マイクロストリッ
プ線路を使用し、その際、誘電率の低い誘電体膜７を用
いる（図２５）。

【０００５】マイクロストリップ線路MMICで、図２の回
路を実現するには、図２６のように、FET のソース６５
・ドレイン６７間に高インピーダンスのマイクロストリ
ップ線路を線路インダクタ６３として使用する。この
時、図２７に示すように、マイクロストリップ線路で
は、基板の厚み方向に電界を発生して高周波が伝送する
ため、線路が曲折していても電界の向きは変化しない。
従って、線路インダクタの動作上の問題は生じない。

【０００６】次に、コプレーナ線路型MMICにおいて、図
２の回路の実現について考える。線路インダクタにコプ
レーナ線路を使用した場合の配置例を図２８に示す。図
２８では、下層配線６８を用いて、インダクタ線路の接
地導体の等電位化を図っている。コプレーナ線路では、
基板面に平行な電界が発生して高周波が伝送する。従っ
て、図２８に示すように、線路に曲折点が存在すると、
曲折のたびに電界の向きが変化するため、電磁界を安定
して伝送することは望めない。それ故、線路インダクタ
としては使用できない。

【０００７】また、図２４の特開平06-97708号公報のよ
うに、マイクロストリップ線路において、ストリップ導
体１の一部を支持基板３から中空に浮かせることにより
高インピーダンス化は可能であるが、基板裏面に接地導
体２があるため、基板表面にあるコプレーナ線路の接地
導体１と共通化できない。したがって、この線路は、コ
プレーナ線路における線路インダクタとしては不適であ
る。

【０００８】また、図２５において、薄膜マイクロスト
リップ線路の場合、ストリップ導体１と接地導体２が基
板表面側にあるため、コプレーナ線路の接地導体と共通
化できる。しかし、低誘電率のポリイミドやBCB を使用
しても、それほど高いインピーダンスは得られないた
め、線路インダクタとしては不適である。

【０００９】以上のように、従来技術ではコプレーナ線
路型MMICに使用可能な、並列接続できる線路インダクタ
の実現は困難であった。

【００１０】一方、高周波線路として使用されるコプレ
ーナ線路は、誘電体基板表面の中心導体と接地導体から
構成される。図２９に示すように、コプレーナ線路は、
中心導体４３より接地導体４２に向かって電界が生じる
ことにより、高周波は伝送する。このとき、中心導体４
３から接地導体４２への電界が線路上部にも生じるた
め、線路上部の自由空間の大きさにより電界分布が変化
する。従って、実装時の上部空間の大きさの変動により
線路の特性インピーダンスが変動する。また、MMIC実装
時に、中心導体４３と外部の金属壁８との間に伝送モー
ドが発生し、MMIC上の線路間のアイソレーションが劣化
する。これにより、増幅器ではバイアス条件が変動して
発振したり、スイッチ回路ではアイソレーション特性が
悪化するなどの特性劣化が生じる。

【００１１】そこで、図３０に示すように、特開平07-2
3107号公報に示すような中心導体４３の上部空間をその
両側の接地導体４２を接続する金属カバー４４で覆って
いるシールド型コプレーナ線路を用いれば、中心導体４
３から基板上部への電界は、接地導体４２を接続してい
る金属カバー４４で閉じられているため、実装前後にお
ける線路インピーダンスの変動を抑制できる。また、MM
IC実装時に、線路上部の金属壁８と中心導体４３との間
に電界が生じることはないため（図１４）、金属壁と金
属配線間での伝送モードは発生せず、MMIC上の線路間の
アイソレーションが劣化することはない。したがって、
増幅器が発振したり、スイッチ回路でアイソレーションが悪化す
るなどの特性劣化は生じない。

【００１２】しかしながら、シールド型コプレーナ線路
は、プロセス的に長い線路構造( 具体的には接地導体間
隔の10倍程度以上) をMMICで実現することは困難であ
る。なぜなら、この線路は図１５のプロセスフローで作
製するが、最終工程の誘電体膜４５（フォトレジストや
ポリイミド等）の除去の際、誘電体膜４５が溶け出す隙
間が不十分なため、誘電体膜４５が残留するためであ
る。この誘電体膜４５の残り量の変動により線路インピ
ーダンスが変動する。

【００１３】本発明は、上記の課題を解決するためにな
されたものであり、第１の目的は、コプレーナ型の高周
波伝送線路において、高インピーダンス線路との共存を
実現することである。又、第２の目的は、コプレーナ伝
送線路の線路インピーダンスを外部の環境に影響されず
に安定化させると共に、製品毎の線路インピーダンスの
ばらつきをなくすることである。

【００１４】

【課題を解決するための手段及び発明の作用、効果】請
求項１の発明は、高周波信号を伝送する高周波伝送線路
において、絶縁性の支持基板と、この支持基板上に形成
された接地導体と、この接地導体の一部に形成された支
持基板露出部の内側の領域において、前記支持基板上に
立脚された脚部と、この脚部によって前記接地導体と空
間的に離間して支持されたストリップ導体とから成るこ
とを特徴とする高周波伝送線路である。この構造によ
り、高線路インピーダンスの線路を形成することが可能
となる。接地導体は主線路の接地導体と共通になるた
め、構造がコンパクトに構成できる。又、ストリップ導
体と接地導体との間は空隙であるので、誘電率が小さ
く、より高い線路インピーダンスを実現できる。

【００１５】請求項２の発明は、高周波信号を伝送する
高周波伝送線路において、絶縁性の支持基板と、この支
持基板上に形成された中心導体と、その両側に所定離間
距離を有して形成された接地導体とから成るコプレーナ
型線路と、中心導体に電気的に接続して立脚された脚部
と、この脚部によって、基板と空間的に離間して支持さ
れたストリップ導体とから成り、ストリップ導体に対す
る接地導体が、コプレーナ線路の接地導体と共通化して
いることを特徴とする。この構成により、コプレーナ線
路の中心導体に接続した高線路インピーダンスの線路を
コプレーナ線路と同一面上に形成することが可能とな
る。この時、コプレーナ線路の電界とストリップ導体及
び接地導体から成る線路の電界の向きは異なり、干渉は
生じない。この構造により、高線路インピーダンスの線
路を形成することが可能となる。接地導体はコプレーナ
線路の接地導体と共通になるため、構造がコンパクトに
構成できる。又、ストリップ導体と接地導体との間は空
隙であるので、誘電率が小さく、より高い線路インピー
ダンスを実現できる。

【００１６】請求項３の発明は、支持基板の裏面には、
他のストリップ導体が形成されていることを特徴とす
る。このマイクロストリップ型の伝送線路においても、
高線路インピーダンスを実現できる。この構成とするこ
とにより、さらに、高集積化が可能となる。

【００１７】請求項４の発明は、支持基板と接地導体と
の間に、支持基板上に形成された他のストリップ導体と
その上に形成された誘電体膜とが形成されていることを
特徴とする。このマイクロストリップ型の伝送線路にお
いても、高線路インピーダンスを実現できる。この構成
とすることにより、さらに、高集積化が可能となる。

【００１８】請求項５の発明は、ストリップ導体及び接
地導体から成る線路は、高い線路インピーダンスでイン
ダクタとして用いられることを特徴とする。上記の構造
の線路は高い線路インピーダンスとなることから、高周
波回路のインダクタとして機能する。例えば、FET 、PI
N ダイオード等のスイッチング素子に並列にこの構造の
ストリップ導体を接続することで、オフ時のスイッチン
グ素子の容量と並列共振させて、信号通過時の挿入損失
を低下させることが可能となる。

【００１９】請求項６の発明は、絶縁性基板の上に中心
導体とその両側に所定の離間距離を有する接地導体が形
成され、高周波信号を伝送する高周波伝送線路におい
て、中心導体の上部を覆い、複数の窓が形成され、接地
導体の片側又は両側に電気的に接合する金属カバーを設
けたことを特徴とする。中心導体から基板上部への電界
は、接地導体を接続している金属カバーで閉じられてい
るため、実装時における線路インピーダンスの変動を抑
制できる。また、例えば、本高周波伝送回路をMMICに応
用した場合には、MMICの実装時に、線路上部の金属壁と
中心導体間の電界の影響が低下するため、MMIC上の線路
間のアイソレーションが劣化することはない。したがっ
て、増幅器が発振したり、スイッチ回路でアイソレーシ
ョンが劣化するなど、特性劣化が防止される。さらに、
金属カバーに窓が複数存在するために、その窓を介し
て、金属カバーを形成するための誘電体膜を溶出させる
ことができ、半導体プロセスによる製造が可能となる。

【００２０】請求項７の発明は、金属カバーの上部に一
定間隙隔てて接地導体である第２の金属カバーが設けら
れていることを特徴とする。この第２の金属カバーの存
在により、窓を介して漏れた電界が、これにより閉ざさ
れる結果、第２の金属カバーの外に存在する金属体の影
響を受けない。よって、外部環境によるアイソレーショ
ン特性の劣化が抑制される。

【００２１】請求項８の発明は、金属カバーの窓が、接
地導体まで達していることを特徴とする。この窓が、接
地導体まで達していることにより、金属カバーを形成す
るための誘電体膜の溶出を、より確実なものとすること
ができる。

【００２２】請求項９の発明は、金属カバーは、中心導
体上に形成された誘電体膜の上に形成され、窓から誘電
体膜を溶出させて形成したことを特徴とする。これによ
り、通常の半導体プロセスにより製造が可能となり、金
属カバー及びそれを有した高周波伝送線路の製造が容易
となる。

【００２３】

【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。 実施例１ 本発明の実施例を図１に示す。支持基板３上には接地導
体２が形成されており、基板３の露出した窓４が複数箇
所において形成されている。基板３の上部には、空隙を
隔てて、ストリップ導体１が形成されている。ストリッ
プ導体１は、幅W=8 μm 、線路厚さT=5 μm 、脚部５の
高さ（エアブリッジ高さ）H=5 μm である。ストリップ
導体１の隣接する脚部５間の間隔はI=40μm で、脚部５
の基板３との接合部の輪郭と、接地導体２との最近接距
離は、g=5 μm である。このようにストリップ導体１が
基板３に対して窓４を介して脚部５で支持されて、基板
３と一定間隙を隔てて、空間に保持されている。このと
きの線路インピーダンスは、80Ωと大きく、このストリ
ップ導体１は、インダクタとして使用可能である。ま
た、ストリップ導体１は、接地導体２をあらかじめ取り
除いた窓部４の位置において脚部５によって基板３と接
合しており、機械的強度が保持されている。

【００２４】この実施例によるインピーダンスと、従来
技術の薄膜マイクロストリップ線路による線路インピー
ダンスとの比較を表１に示す。

【表１】

【００２５】このとき配線形状のパラメータは、本発明
の実施例と同じく、ストリップ導体幅W=8 μm 、線路厚
さT=5 μm 、誘電体厚さH=5 μm である。表１より本発
明により高インピーダンス線路が実現可能であることが
わかる。

【００２６】実施例2 本実施例は、図２に示すように、伝送線路上の信号の通
過と遮断とを制御するスイッチとして、並列にインダク
タ１１が接続されたFET スイッチ１０を用いたものであ
る。このインダクタ１１を上記の大きい線路インピーダ
ンスの得られるストリップ導体１で構成したものであ
る。

【００２７】図３は、図２の回路の具体的な構成を示し
た斜視図である。図３において、絶縁性支持基板３の上
に接地導体１３と中心導体１４とから成るコプレーナ伝
送線路が形成されている。この中心導体１４と接地導体
１３との間にFET が配設されている。そのドレインが中
心導体１４に接続されており、そのソースが接地導体１
３に接続されている。ドレインとソースに脚部５ａ、５
ｂが電気的に接続されて立設されている。その脚部５
ａ、５ｂと他の複数の脚部５とで支持されて、接地導体
１３から空間を隔ててストリップ導体１２が形成されて
いる。脚部５ａと脚部５ｂとは、ストリップ導体１２で
電気的に接続されている。これにより、第１実施例で説
明したように、ストリップ導体１２のインピーダンスは
高くなり、図２のインダクタ１１がストリップ導体１２
によって形成されることになる。

【００２８】ストリップ導体１２に対する接地導体１３
とコプレーナ線路の接地導体１３は共通化され、さら
に、ストリップ導体１２と接地導体１３から成る線路の
電界の向きと、コプレーナ線路の電界の向きは異なって
いるため、ストリップ導体１２の存在はコプレーナ線路
の伝送特性に影響を与えることはない。

【００２９】図４に、この発明のストリップ導体１２に
よるインダクタンス線路長と、インダクタンスとの関係
を示す。この場合には、ストリップ導体１２に関する寸
法は、ストリップ導体幅W=8 μm 、線路厚さT=5 μm 、
エアブリッジ高さH=5 μm である。線路長の選択によ
り、必要なインダクタンスが得られることがわかる。

【００３０】図２の回路は、伝送線路上の信号の通過と
遮断とを切り換える１入力１出力の高周波スイッチ回路
である。FET １０のゲート幅は100 μm 、信号周波数76
GHz、インダクタ１１は、線路長500 μm 、ストリップ
導体幅W=8 μm 、線路厚さT=5 μm 、エアブリッジ高さ
H=5 μm である。FET １０のオン時、オフ時の等価回路
は図５に示すようになる。オン抵抗Ｒは１５Ω、オフ容
量Ｃoff は４０fF、インダクタンスＬは２pHである。周
波数76.5GHz において、挿入損失２．３ｄＢ、アイソレ
ーション６．３ｄＢの特性が得られた。インダクタ１１
を用いずに、FET スイッチ１０単体で高周波スイッチ回
路を構成した場合には、挿入損失３．６ｄＢ、アイソレ
ーション６．４ｄＢであった。このことから、並列イン
ダクタ１１を使用することにより、アイソレーション特
性を損なうことなく、挿入損失を低減できることがわか
る。

【００３１】実施例3 図６に、バイアス回路に、本発明の線路が使用されてい
る例を示す。高周波のバイアス回路は、図６に示すよう
な構成がとられることが多い。これは、主線路１６は約
1/4 波長の高インピーダンス線路１５が接続されて容量
１７を介して接地され、高インピーダンス線路１５と容
量１７との間にバイアス端子が接続される。

【００３２】図６に示す回路の具体的な構成が図７に示
されている。本発明の基板３の上部に間隙を隔てて支持
されたストリップ導体１が、図６の高インピーダンス線
路１５として機能する。接地容量には誘電体膜１７を用
いたMIM 容量が使用されている。本発明に対する従来例
として、高インピーダンス線路にコプレーナ線路を使用
したバイアス回路のパターン配置を図８に示す。従来の
基板上に形成されるコプレーナ線路を高インピーダンス
線路に使用すると、高インピーダンス線路の接続された
場所の主線路（コプレーナ線路）の接地導体幅はW2と狭
い。これは、従来のコプレーナ線路を使用する場合、W2
の区間は高インピーダンスとはならないため、高い線路
インピーダンスを維持するには、W2以外の高インピーダ
ンスの区間を十分にとる必要があり、W2を大きくするこ
とはできないからである。これに対し、本発明の線路を
高インピーダンス線路に使用したバイアス回路の場合、
接地導体幅W1と従来より大きくできる。従って、従来に
比べて主線路（コプレーナ線路）の接地導体幅の連続性
がより維持できるので、本発明の方が主線路（コプレー
ナ線路）の透過損失を小さくできる。

【００３３】実施例4 マイクロストリップ線路と、本発明のストリップ導体１
を一体化させた例を図９に示す。支持基板３の裏面にス
トリップ導体３２が、基板３の表面に接地導体３３が形
成されている。これにより、通常のマイクロストリップ
線路が構成されている。そして、接地導体３３に窓４が
形成されて、その窓４を介して、ストリップ導体３１が
基板３に対して空隙を隔てて設けられている。このよう
に、ストリップ導体３２と、高インピーダンスの線路を
ストリップ導体３１が同一の支持基板上に構成すること
ができる。

【００３４】又、図１０の構成は、支持基板３の上にス
トリップ導体３４を形成し、その上に誘電体膜３５を一
様に形成し、その上に接地導体３３を形成した、通常の
マイクロストリップ線路である。そして、接地導体３３
に窓４を形成して、その窓４を介して、本発明の高線路
インピーダンスのストリップ導体３１が接地導体３３に
対して一定の空隙を隔てて形成されている。このよう
に、ストリップ導体３４と、高インピーダンスの線路を
ストリップ導体３１が同一の支持基板上に構成すること
ができる。

【００３５】両構成とも支持基板上に伝送線路の多層化
が可能であり、これにより、回路配置の自由度が高くな
り、IC面積の低減・高集積化が可能となる。なお、上記
の実施例では、線路インダクタをマイクロストリップ線
路に並列接続する例を中心に説明してきたが、伝送線路
に直列に接続することも可能である。また、上記の実施
例は、高周波スイッチ回路への応用を示したが、高周波
スイッチ回路以外の増幅器、発振器、ミキサ、逓倍器等
の高周波回路においても、本発明の高線路インピーダン
スのストリップ導体を応用することも可能である。さら
に、上記実施例において、主伝送路はマイクロストリッ
プ線路でも、コプレーナ線路でも良い。又、誘電体基板
にGaAs基板を用いたが、本発明は他の半導体基板(InP、
Si) 等やアルミナ基板等であっても良い。

【００３６】実施例５ 図１４（ａ）において、絶縁性誘電体基板４１の上に中
心導体４３とその両側に一定間隔を隔てて形成された接
地導体４２とから成るコプレーナ線路が形成されてい
る。そして、両側の接地導体４２と電気的に且つ機械的
に接合する金属カバー４４が設けられている。

【００３７】この構造の伝送線路においては、図１４
（ｂ）に示すように、金属壁４７が近くに存在しても、
コプレーナ線路が金属カバー４４によって覆われている
ので、外部の金属壁４７に向かう電界分布がなく、電界
分布が乱れることがない。これにより、アイソレーショ
ンが向上する。したがって，増幅器が発振したり、スイ
ッチ回路でアイソレーションが悪化するなどの特性劣化
は生じない。

【００３８】この構造の伝送線路は、図１５に示すよう
にして製造することができる。基板４１上に一様に金属
を蒸着等の方法で形成し、エッチングすることで、中心
導体４３と接地導体４２とが形成される。次に、誘電体
膜４５が一様に形成され、その誘電体膜４５の上に金属
を蒸着等の方法で形成し、金属カバー４４が形成され
る。次に、誘電体膜４５を溶融して、窓４６から排除す
ることで、金属カバー４４下を中空とすることができ
る。

【００３９】金属カバー４４は、図１１の他、図１２に
示すように半円筒に形成しても、図１３に示すように窓
４６が接地導体４２に達していても、図１６に示すよう
に短冊形状であっても良い。金属カバー４４に誘電体膜
４５の溶け出す窓４６（隙間）があるため、いずれの構
造も図１５のプロセスフローで、誘電体膜除去が可能で
ある。特に、図１３の構造では、中心導体４３上の全て
に渡り金属カバー４４が存在するために、伝送モードの
漏れは少なく、窓４６が接地導体に達しているために、
製造時に誘電体膜の排除の再現性も良好となる。

【００４０】次に、これらの実施例のうち、金属カバー
４４の窓４６の開口面積が最も大きな図１６に示す構造
の高周波伝送線路のシールドの効果を以下に示す。この
線路の形状は、中心導体４３は幅W ＝40μm 、中心導体
４３と接地導体４２とのギャップS ＝42μm 、中心導体
４３から金属カバー４４までの距離ｈ＝5μm で、上部
に金属カバー４４のある部分の長さL1=50 μm 、上部に
金属カバー４４のない部分の長さL2=30 μm とした。ま
た、これに比較する従来構造は、金属カバーがなく、中
心導体幅W ＝40μm 、中心導体と接地導体ギャップS ＝
30μm のコプレーナ線路である。

【００４１】チップ上部の自由空間の大きさが１ｍの場
合には、コプレーナ線路の特性インピーダンスは、本発
明も従来例も共に５０Ωである。一方、コプレーナ線路
の上部２０μｍの位置に、金属壁４５が存在する場合に
は、コプレーナ線路の特性インピーダンスは、本発明が
４３Ωで、金属カバーのない従来例が３３Ωである。即
ち、外部に金属体が存在しても、本発明は特性インピー
ダンスの低減が抑制される。

【００４２】このように、本発明により、コプレーナ線
路上部の自由空間の大きさによる特性インピーダンスの
変動を抑制できる。従って、実装時のMMIC上部の自由空
間の大きさの変動に対するMMIC特性の変動を抑制でき
る。また、MMIC実装時に、線路上部の金属壁と中心導体
との間に生じる電界は少ないため、MMIC上の線路間のア
イソレーションが劣化することはない。したがって、増
幅器が発振したり、スイッチ回路でアイソレーションが
悪化するなどの特性劣化は生じない。

【００４３】なお、コプレーナ線路上部の自由空間の大
きさによる特性インピーダンスの変動の抑制効果を得る
ためには、上部の金属カバー４４の長さL1を上部に金属
カバー４４の存在しない部分の長さL2より大きくして、
中心導体４３から接地導体４２へ向かう電界に比べ、長
さL2の窓４６から漏洩する電界の割合を小さくする必要
がある。

【００４４】また、図１７に示すように、金属カバー４
４が片側の接地導体４２ａとのみ接続されていても良
い。作製プロセス的には何ら問題なく製造できる。この
場合でも、伝送線路のシールド効果は得られる。

【００４５】第６実施例 次に、コプレーナ線路に接続するバイアス回路に、本発
明の伝送線路を使用した例を図１８に示す。高周波のバ
イアス回路は、図６に示すものである。接地容量にはMI
M 容量を使用している。本発明に対する従来例として、
高インピーダンス線路に金属カバーのないコプレーナ線
路を使用したバイアス回路のパターン配置を図１９に示
す。従来のコプレーナ線路を高インピーダンス線路に使
用すると、高インピーダンス線路の接続された場所の主
線路（コプレーナ線路）の接地導体幅はW2と狭い。これ
は、従来のコプレーナ線路を使用する場合、W2の区間は
高インピーダンスとはならないため、高い線路インピー
ダンスを維持するには、W2以外の高インピーダンスの区
間を十分に大きくとる必要があり、W2を大きくすること
はできないからである。

【００４６】これに対し、本発明の伝送線路を高インピ
ーダンス線路に使用したバイアス回路の場合には、金属
カバー４４で中心導体４３で分離された接地導体４２を
接続しているため、接地導体幅はW1×短冊数と従来より
大きくできる。従って、従来に比べて主線路（コプレー
ナ線路）の接地導体幅連続性が維持できるので、本発明
の方が主線路（コプレーナ線路）の透過損失を小さくで
きる。

【００４７】第７実施例 本発明の線路を、カプラーとして使用する例を図２０に
示す。中心導体４３上の金属カバー４４のないL2区間の
隙間より漏れ出た電界を第２の金属カバー５０で遮蔽す
る。接地導体４２と中心導体４３との間の電界による伝
搬モードと、第２の金属カバー５０と中心導体４３との
間の電界による伝搬モードとの電力比は、L1とL2の大き
さで決定される。

【００４８】また、以上の実施例の他、図２１に示すよ
うに、コプレーナ線路を表面に形成した基板の裏面に接
地導体４５の存在するグランド付きコプレーナ線路でも
良い。又、図２２に示すように、誘電体基板に埋め込ま
れたコプレーナ線路に、金属カバー４４のついた構成で
も、同様の効果が得られる。

【００４９】また、以上の実施例では、誘電体基板にGa
As基板を用いた例を中心に説明してきたが、本発明は他
の半導体基板(InP、Si等) やアルミナ基板等であって
も、その効果が得られる。

【図面の簡単な説明】

【図１】本発明の具体的な第１実施例に係る高周波伝送
線路を示した構成図。

【図２】第２実施例に係る高周波伝送線路が用いられる
一例を示した回路図。

【図３】図２の回路を実現する高周波伝送線路を示した
構成図。

【図４】ストリップ導体の長さ（インダクタンス線路
長）とインダクタンスとの関係を示した特性図。

【図５】図２のFFT のオン時とオフ時の等価回路を示し
た回路図。

【図６】第３実施例に係る高周波伝送線路が用いられる
バイアス回路を示した回路図。

【図７】バイアス回路の高周波伝送線路を示した構成
図。

【図８】従来のバイアス回路の構成図。

【図９】第４実施例に係る高周波伝送線路の構成図。

【図１０】第４実施例に係る他の高周波伝送線路の構成
図。

【図１１】第５実施例に係る高周波伝送線路の構成図。

【図１２】第５実施例に係る他の高周波伝送線路の構成
図。

【図１３】第５実施例に係る他の高周波伝送線路の構成
図。

【図１４】第５実施例に係る高周波伝送線路の電界モー
ドを示した説明図。

【図１５】第５実施例に係る高周波伝送線路の製造方法
を示した工程図。

【図１６】第５実施例に係る他の高周波伝送線路の構成
図。

【図１７】第５実施例に係る他の高周波伝送線路の構成
図。

【図１８】バイアス回路に用いた第６実施例の高周波伝
送線路の構成図。

【図１９】従来のバイアス回路の構成図。

【図２０】第７実施例に係る高周波伝送線路の構成図。

【図２１】第７実施例に係る他の高周波伝送線路の構成
図。

【図２２】第７実施例に係る他の高周波伝送線路の構成
図。

【図２３】従来の高周波スイッチ回路の回路図。

【図２４】従来の高周波伝送線路の構成図。

【図２５】従来の高周波伝送線路の構成図。

【図２６】従来の高周波スイッチ回路の構成図。

【図２７】従来の高周波伝送線路の電界モードを示した
説明図。

【図２８】従来の高周波スイッチ回路の構成図。

【図２９】従来の高周波伝送線路の欠点を説明するため
の電界モードを示した説明図。

【図３０】従来の高周波伝送線路の構成図。

【符号の説明】

１，１２，３１…ストリップ導体 ２，３３，４２…接地導体 ３…基板 ４…窓 ５…脚部 ４４…金属カバー ５０…第２の金属カバー

Claims (9)

【特許請求の範囲】
1. 【請求項１】高周波信号を伝送する高周波伝送線路にお
   いて、 絶縁性の支持基板と、 この支持基板上に形成された接地導体と、 この接地導体の一部に形成された支持基板露出部の内側
   の領域において前記支持基板上に立脚された脚部と、 この脚部によって前記接地導体と空間的に離間して支持
   されたストリップ導体とから成ることを特徴とする高周
   波伝送線路。
2. 【請求項２】高周波信号を伝送する高周波伝送線路にお
   いて、 絶縁性の支持基板と、 この支持基板上に形成された中心導体と、その両側に所
   定の離間距離を有して形成された接地導体とから成るコ
   プレーナ型線路と、 前記中心導体に電気的に接続して立脚された脚部と、 この脚部によって、前記基板と空間的に離間して支持さ
   れたストリップ導体とから成り、前記ストリップ導体に
   対する接地導体が前記コプレーナ線路の接地導体と共通
   化していることを特徴とする高周波伝送線路。
3. 【請求項３】前記支持基板の裏面には、他のストリップ
   導体が形成されていることを特徴とする請求項１又は請
   求項２に記載の高周波伝送線路。
4. 【請求項４】前記支持基板と前記接地導体との間に、支
   持基板上に形成された他のストリップ導体とその上に形
   成された誘電体膜とが形成されていることを特徴とする
   請求項１乃至請求項３のいずれか１項に記載の高周波伝
   送線路。
5. 【請求項５】前記ストリップ導体及び前記接地導体から
   なる線路は、高い線路インピーダンスでインダクタとし
   て用いられることを特徴とする請求項１乃至請求項４の
   いずれか１項に記載の高周波伝送線路。
6. 【請求項６】絶縁性基板の上に中心導体とその両側に所
   定の離間距離を有して接地導体が形成され、高周波信号
   を伝送する高周波伝送線路において、 前記中心導体の上部を覆い、複数の窓が形成され、前記
   接地導体の片側又は両側に電気的に接合する金属カバー
   を設けたことを特徴とする高周波伝送線路。
7. 【請求項７】前記金属カバーの上部に一定間隙隔てて接
   地導体である第２の金属カバーが設けられていることを
   特徴とする請求項６に記載の高周波伝送線路。
8. 【請求項８】前記金属カバーの窓が、前記接地導体まで
   達していることを特徴とする請求項６に記載の高周波伝
   送線路。
9. 【請求項９】前記金属カバーは、中心導体上に形成され
   た誘電体膜の上に形成され、前記窓から前記誘電体膜を
   溶出させて形成したことを特徴とする請求項６乃至請求
   項８のいずれか１項に記載の高周波伝送線路。