WO2021038951A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2021038951A1
WO2021038951A1 PCT/JP2020/016784 JP2020016784W WO2021038951A1 WO 2021038951 A1 WO2021038951 A1 WO 2021038951A1 JP 2020016784 W JP2020016784 W JP 2020016784W WO 2021038951 A1 WO2021038951 A1 WO 2021038951A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
insulating layer
wiring
stacking direction
pad
Prior art date
Application number
PCT/JP2020/016784
Other languages
English (en)
French (fr)
Inventor
宏紀 小林
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to EP20857916.9A priority Critical patent/EP4020542A4/en
Priority to CN202080004508.2A priority patent/CN112703593A/zh
Publication of WO2021038951A1 publication Critical patent/WO2021038951A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Definitions

  • This disclosure relates to a wiring board.
  • This wiring board includes an insulating substrate in which a plurality of insulating layers are laminated, a plurality of wiring conductors arranged inside and on the surface of the insulating substrate, and a penetrating conductor that penetrates the insulating layer and connects the upper and lower wiring conductors to each other. And have.
  • a semiconductor element connection pad is formed in the center of the upper surface of the insulating substrate to be electrically connected to the electrode terminals of the semiconductor element via solder bumps or the like.
  • an external connection pad is formed which is electrically connected to the wiring conductor of the external electric circuit board via a solder ball or the like.
  • These semiconductor element connection pads and external connection pads are electrically connected to each other via wiring conductors and through conductors.
  • the pair of semiconductor element connecting pads 32 includes a through conductor 51b, a land 82b, a through conductor 52b, a land 83b, a through conductor 53b, a land 84b, and a through conductor 54b. And via a land 85b, it is connected to a pair 72 of strip-shaped wiring conductors.
  • the pair 72 of the strip-shaped wiring conductors is a pair transmission line that functions as a differential line to each other as a transmission line for signals.
  • two strip-shaped wiring conductors extending in parallel with each other at predetermined intervals are provided as a pair, and grounding or power supply conductors are provided above and below or to the left and right of the two strip-shaped wiring conductors forming the pair at predetermined intervals. It is formed by impedance matching.
  • the band-shaped wiring conductors forming a pair and the through conductors used for connecting the upper and lower lands are provided in pairs at predetermined intervals so as to be adjacent to each other, and the pairs are provided. Since the eggplant lands are arranged adjacent to each other in the same layer, the impedance mismatch part is long. Further, the structure of the wiring conductor is extremely complicated because the wiring conductor is formed in a stepped shape by a plurality of through conductors and a plurality of lands between the paired strip-shaped wiring conductor and the paired semiconductor element connection pad. Is.
  • the wiring board of the present disclosure is a wiring board including a dielectric board and first and second wirings to which a differential signal is input, and the dielectric board is laminated with a plurality of insulating layers.
  • the dielectric substrate has a form in which an element connecting portion connected to an element and an external connecting portion connected to an external circuit board extend in a direction perpendicular to the stacking direction, and the element is configured.
  • the first pad and the second pad connected to the element are located at the end of the plurality of insulating layers in the stacking direction, including the connection portion and the relay connection portion for relay-connecting the external connection portion.
  • the first wiring is arranged in the first insulating layer, and the first wiring is a first penetrating conductor extending from the first pad through the plurality of insulating layers in the layering direction at the element connecting portion, and the element connecting portion.
  • the plurality of insulating layers include a first plane conductor extending in a direction perpendicular to the stacking direction along the relay insulating layer connected to the relay connecting portion, and the second wiring is the element connecting portion.
  • a second penetrating conductor that penetrates the insulating layer and extends in the stacking direction, and the element connecting portion along the first insulating layer, or at the element connecting portion, the first insulating layer rather than the first plane conductor.
  • a wiring board including a second plane conductor extending in a direction perpendicular to the stacking direction along the nearby insulating layer.
  • the impedance mismatched portion can be shortened, the electrical characteristics can be improved, and the structure of the first wiring can be simplified.
  • FIG. 1 is a plan view of the wiring board of the present disclosure as viewed from above.
  • FIG. 2 is a cross-sectional view showing the wiring structure of the wiring board of the present disclosure.
  • FIG. 3 is a partially enlarged cross-sectional view which is enlarged by omitting the intermediate portion of FIG.
  • FIG. 4 is a plan view of the wiring board in the conventional structure as viewed from above.
  • FIG. 5 is a cross-sectional view showing the wiring structure of the wiring board in the conventional structure.
  • FIG. 6 is a partially enlarged cross-sectional view in which the middle portion of FIG. 5 is omitted and enlarged.
  • the wiring board of the present disclosure is a wiring board including a dielectric board and first and second wirings to which a differential signal is input, and the dielectric board is a plurality of insulating layers.
  • the dielectric substrate is formed by laminating the elements, and the dielectric substrate has a form in which an element connecting portion connected to an element and an external connecting portion connected to an external circuit board extend in a direction perpendicular to the stacking direction.
  • the first pad and the second pad connected to the element include a relay connecting portion for relay connecting the element connecting portion and the external connecting portion, and the first pad and the second pad connected to the element are end portions of the plurality of insulating layers in the stacking direction.
  • the first wiring is arranged in the first insulating layer located in the above, and the first wiring includes a first penetrating conductor extending from the first pad through the plurality of insulating layers and extending in the stacking direction at the element connection portion.
  • the element connecting portion includes a first plane conductor extending in a direction perpendicular to the stacking direction along the relay insulating layer connected to the relay connecting portion among the plurality of insulating layers, and the second wiring is the element connecting portion.
  • a second penetrating conductor that penetrates the insulating layer and extends in the stacking direction in the portion, and the first through conductor in the element connecting portion along the first insulating layer or in the element connecting portion than the first plane conductor. It is a wiring board including a second plane conductor extending in a direction perpendicular to the stacking direction along the insulating layer close to the insulating layer.
  • Impedance mismatch occurs in the part where the first through conductor and the second through conductor are close to each other, so it is desirable to make it as short as possible.
  • the second planar conductor is arranged along the insulating layer closer to the first insulating layer than the first planar conductor, the second penetrating conductor is more than the first penetrating conductor. Can be shortened. Therefore, the impedance mismatched portion can be shortened and the electrical characteristics can be improved.
  • the first wiring is stepped. It does not have to be configured. Therefore, the structure of the first wiring can be simplified.
  • the second through conductor includes a second front through conductor that penetrates at least one insulating layer from the second pad and extends in the stacking direction toward the front end portion of the second plane conductor, and the second through conductor. It is preferable that the two-plane conductor is provided with a second rear-through conductor that penetrates the plurality of insulating layers and extends in the stacking direction from the rear end portion.
  • the second plane conductor is preferably arranged along the laminated surface of the second insulating layer arranged in the layer adjacent to the first insulating layer. Since the impedance mismatched portion can be limited to the length of one layer of the insulating layer, the electrical characteristics can be further improved.
  • the first wiring includes a first band-shaped conductor extending in a direction perpendicular to the stacking direction at the relay connection portion, and the second wiring is in the same layer as the first band-shaped conductor at the relay connection portion. Moreover, it is preferable that the first band-shaped conductor and the second band-shaped conductor arranged at equal intervals are provided, and the pair wiring is formed by the first band-shaped conductor and the second band-shaped conductor.
  • a configuration in which the second plane conductor is not provided in the element connection portion is advantageous in that the pair wiring can be made longer than in the case where the second plane conductor is provided in the element connection portion.
  • the impedance mismatch portion is longer than when the element connection portion is provided with the second plane conductor, so that the wiring as a whole is viewed.
  • the electrical characteristics can be improved even if the pair wiring is shortened.
  • the characteristic impedance of the first plane conductor is half of the differential impedance of the paired wiring, and it is preferable that the characteristic impedance of the first plane conductor and the characteristic impedance of the second plane conductor are the same. ..
  • the characteristic impedance of the first plane conductor and the characteristic impedance of the second plane conductor half of the differential impedance (for example, 100 ⁇ ) of the paired wiring (for example, 50 ⁇ ), it is possible to reduce the impedance disturbance of the entire wiring. it can.
  • the length of the first plane conductor is preferably half or less of the length of the first strip conductor.
  • the S-parameter characteristics can be improved.
  • the wiring board 10 includes a dielectric board 20 and a first wiring 60 and a second wiring 70 to which a differential signal is input.
  • the dielectric substrate 20 has a form in which the element connecting portion 30 connected to the element 11 and the external connecting portion 40 connected to the external circuit board 12 extend in a direction perpendicular to the stacking direction, and the element connecting portion 30 and the element connecting portion 30.
  • a relay connection unit 50 that relay-connects the element connection unit 30 and the external connection unit 40 is provided.
  • the front-rear direction is based on the extending direction of the relay connection portion 50, with the element connection portion 30 side as the front side and the external connection portion 40 side as the rear side.
  • the dielectric substrate 20 is configured by laminating a plurality of insulating layers, and in this order from the top, the first insulating layer 21, the second insulating layer 22, the third insulating layer 23, the fourth insulating layer 24, and the fifth insulating layer. 25, a sixth insulating layer 26, a seventh insulating layer 27, and an eighth insulating layer 28 are provided. That is, the dielectric substrate 20 of the present disclosure is composed of eight insulating layers.
  • the first insulating layer 21, the second insulating layer 22, the third insulating layer 23, and the fourth insulating layer 24 are arranged in the element connecting portion 30, and the seventh insulating layer 27 and the eighth insulating layer 28 are external connecting portions. It is arranged at 40. Further, the fifth insulating layer 25 and the sixth insulating layer 26 are arranged from the element connecting portion 30 to the external connecting portion 40 via the relay connecting portion 50, and extend in a direction perpendicular to the stacking direction.
  • the external connection portion 40 includes a rear end portion of the fifth insulating layer 25, a rear end portion of the sixth insulating layer 26, a seventh insulating layer 27, and an eighth insulating layer 28.
  • the first band-shaped conductor 64 described later in the first wiring 60 and the second band-shaped conductor 74 described later in the second wiring 70 are laminated surfaces of the sixth insulating layer 26 with the fifth insulating layer 25. It is arranged along 26A.
  • a through conductor 80 is formed inside the external connecting portion 40.
  • the through conductor 80 is formed from the sixth insulating layer 26 to the eighth insulating layer 28.
  • a land 81 is formed at the lower end of the through conductor 80.
  • the land 81 is formed on the lower surface of the eighth insulating layer 28 so as to spread outward in the radial direction with the through conductor 80 as the center. As shown in FIG. 1, the land 81 is connected to the conductor 12A of the external circuit board 12.
  • the relay connection portion 50 is configured to include a central portion excluding the front and rear ends of the fifth insulating layer 25 and a central portion excluding the front and rear ends of the sixth insulating layer 26.
  • the first strip-shaped conductor 64 of the first wiring 60 which will be described later, is arranged along the laminated surface 26A of the sixth insulating layer 26 with the fifth insulating layer 25.
  • the second strip-shaped conductor 74 of the second wiring 70 which will be described later, is arranged along the laminated surface 26A of the sixth insulating layer 26 with the fifth insulating layer 25.
  • the element connection portion 30 includes a first insulating layer 21, a second insulating layer 22, a third insulating layer 23, a fourth insulating layer 24, a front end portion of the fifth insulating layer 25, and a sixth insulating layer 26. It is configured with a front end.
  • a first pad 61, a second pad 71, and a plane which is a conductor formed by a surface so as to surround both the pads 61 and 71 are arranged.
  • a figure eight clearance is formed between the plane and the first pad 61 and the second pad 71.
  • the second pad 71 is arranged behind the first pad 61.
  • a plurality of electrodes 11A are provided on the lower surface of the element 11, and a solder ball 13 is sandwiched between the first pad 61 and the corresponding electrode 11A, and corresponds to the second pad 71.
  • a solder ball 13 is sandwiched between the electrode 11A and the solder ball 13.
  • the lower surface of the element 11 and the upper surface of the first insulating layer 21 are sealed with a sealing material 14 such as resin. As a result, the solder balls 13 are embedded inside the sealing material 14.
  • a first through conductor 62 and a second through conductor are embedded inside the element connection portion 30.
  • the second through conductor is configured to include a second front through conductor 72F and a second rear through conductor 72R located behind the second front through conductor 72F.
  • the first penetrating conductor 62 penetrates a plurality of insulating layers (five insulating layers from the first insulating layer 21 to the fifth insulating layer 25 in the present disclosure) from the first pad 61 and extends downward, and the lower end thereof.
  • the portion is connected to the front end portion 63F of the first flat conductor 63.
  • the first plane conductor 63 extends rearward along the laminated surface 26A of the sixth insulating layer 26 at the element connection portion 30.
  • the second front-side through conductor 72F extends downward from the second pad 71 through one insulating layer (only the first insulating layer 21 in the present disclosure), and the lower end thereof is the front end portion of the second flat conductor 73. It is connected to 73F.
  • the second plane conductor 73 extends rearward along the laminated surface 22A of the second insulating layer 22 at the element connecting portion 30.
  • the first plane conductor 63 and the second plane conductor 73 extend rearward in an overlapping arrangement in a plan view.
  • the first introduction portion 65 and the second introduction portion 75 are connected to the rear end portions 63R and 73R of the plane conductors 63 and 73.
  • the first introduction section 65 and the second introduction section 75 extend diagonally rearward so as to be separated from each other toward the rear in a plan view.
  • the rear end portion of the first introduction portion 65 and the rear end portion of the second introduction portion 75 are arranged apart from each other by a predetermined distance.
  • a second rear through conductor 72R is connected to the rear end of the second introduction portion 75.
  • the second rear-side penetrating conductor 72R penetrates a plurality of insulating layers (four insulating layers from the second insulating layer 22 to the fifth insulating layer 25 in the present disclosure) from the rear end portion of the second introduction portion 75 and downwards. Extends to.
  • a first strip-shaped conductor 64 is connected to the rear end portion of the first introduction portion 65.
  • the first strip-shaped conductor 64 is connected to the rear end portion of the first introduction portion 65 in the element connection portion 30.
  • the first strip-shaped conductor 64 extends rearward along the laminated surface 26A of the sixth insulating layer 26.
  • the second strip-shaped conductor 74 is connected to the lower end of the second rear-through conductor 72R.
  • the second strip-shaped conductor 74 is connected to the lower end of the second rear-through conductor 72R at the element connection portion 30.
  • the second strip-shaped conductor 74 extends rearward along the laminated surface 26A of the sixth insulating layer 26.
  • the first strip-shaped conductor 64 and the second strip-shaped conductor 74 have a form of extending linearly and are arranged in parallel at equal intervals.
  • the first band-shaped conductor 64 and the second band-shaped conductor 74 form a pair wiring in the differential transmission line.
  • the first strip-shaped conductor 64 and the second strip-shaped conductor 74 are arranged side by side in parallel from the vicinity of the rear end of the element connecting portion 30 to the vicinity of the center of the external connecting portion 40 across the relay connecting portion 50 in the front-rear direction. ..
  • the first lead-out portion 66 leading to the through conductor 80 is connected to the rear end portion of the first strip-shaped conductor 64.
  • a second lead-out portion 76 leading to the through conductor 80 is connected to the rear end portion of the second strip-shaped conductor 74.
  • the first out-licensing unit 66 and the second out-licensing unit 76 extend diagonally rearward so as to be separated from each other toward the rear in a plan view.
  • the rear end portion of the first lead-out portion 66 and the rear end portion of the second lead-out portion 76 are each connected to the through conductor 80.
  • the first wiring 60 includes a first pad 61, a first through conductor 62, a first flat conductor 63, a first introduction portion 65, a first band-shaped conductor 64, a first lead out portion 66, and a through conductor 80. And the land 81.
  • the electrode 11A of the element 11 is connected to the first pad 61 of the first wiring 60 via the solder ball 13, and is connected to the conductor 12A of the external circuit board 12 via the land 81 of the first wiring 60. Therefore, the element 11 is electrically connected to the external circuit board 12 via the first wiring 60.
  • the second wiring 70 includes a second pad 71, a second front-side through conductor 72F, a second flat conductor 73, a second introduction portion 75, a second rear-side through conductor 72R, a second strip-shaped conductor 74, and the like.
  • a second lead-out unit 76, a through conductor 80, and a land 81 are provided.
  • the electrode 11A of the element 11 is connected to the second pad 71 of the second wiring 70 via the solder ball 13, and is connected to the conductor 12A of the external circuit board 12 via the land 81 of the second wiring 70. Therefore, the element 11 is electrically connected to the external circuit board 12 via the second wiring 70.
  • the conventional structure of the wiring board 10 of the present disclosure will be described with reference to FIGS. 4 to 6.
  • a code obtained by adding 100 to the number portion of the code of the wiring board 10 is used.
  • the pad pitch of the first pad 61 and the second pad 71 of the present disclosure is narrower than the pair wiring pitch of the first band-shaped conductor 64 and the second band-shaped conductor 74.
  • the conventional structure is the same.
  • the second through conductor 172 is connected to the second pad 171, and the second through conductor 172 is formed from the second pad 171 to a plurality of insulating layers (from the first insulating layer 121 to the fifth insulating layer 125). It extends downward through the five insulating layers), and its lower end is connected to the front end of the second introduction portion 175. That is, in the conventional structure, there is no conductor (strip line) corresponding to the first plane conductor 63 and the second plane conductor 73 of the present disclosure.
  • the impedance mismatched portion is generated with the length of five insulating layers.
  • the first through conductor 62 and the second front through conductor 72F are pulled downward as they are at the pad pitch of the first pad 61 and the second pad 71, so that impedance mismatch occurs in this portion. It has occurred.
  • the impedance mismatched portion is only generated with the length of one layer of the insulating layer, the length of the impedance mismatched portion is shortened to one-fifth in the present disclosure as compared with the conventional structure.
  • electrical characteristics such as S-parameters characteristics are improved.
  • the length of the first flat conductor 63 is less than half the length of the first strip conductor 64, and the length of the second flat conductor 73 is less than half the length of the second strip conductor 74. , The length of the paired wiring is not too short, and the S parameter characteristics can be improved.
  • the characteristic impedance of the first plane conductor 63 is half of the differential impedance of the paired wiring, and the characteristic impedance of the first plane conductor 63 and the characteristic impedance of the second plane conductor 73 are the same.
  • the characteristic impedance of the first plane conductor 63 and the characteristic impedance of the second plane conductor 73 of the present disclosure are both 50 ⁇ .
  • the differential impedance of the pair wiring composed of the first band-shaped conductor 64 and the second band-shaped conductor 74 of the present disclosure is 100 ⁇ . In this way, by setting the characteristic impedance of the first plane conductor 63 and the characteristic impedance of the second plane conductor 73 to half the differential impedance of the paired wiring, it is possible to reduce the impedance disturbance of the entire wiring.
  • the S-parameter characteristics due to the difference in the wiring structure of the element connection portion 30 are compared.
  • the length of the strip line (plane conductor and introduction portion) is L1
  • the length of the differential transmission line (belt-shaped conductor and lead-out portion) is L2
  • the height of the first through conductor 62 is H.
  • Table 1 shows the value (dB) of the reflection loss when the length L1 (mm) and the length L2 (mm) are changed. According to Table 1, it can be seen that No. 5 has the smallest reflection loss.
  • the structure of the present disclosure shown in FIGS. 1 to 3 is No. 3, and the conventional structure shown in FIGS. 4 to 6 is No. 1. In the cases of No. 2 to No. 6, it was confirmed that the reflection loss was smaller than that of No. 1 of the conventional structure.
  • Table 2 shows the value (dB) of the reflection loss when only the height H (mm) is changed while the length L1 (mm) is kept at 1. According to Table 2, it can be seen that No. 10 has the smallest reflection loss.
  • the structure of the present disclosure shown in FIGS. 1 to 3 is No. 3, and the conventional structure shown in FIGS. 4 to 6 is No. 1. In the cases of No. 3 and No. 7 to No. 10, it was confirmed that the reflection loss was smaller than that of No. 1 of the conventional structure.
  • Impedance mismatch occurs in the portion where the first through conductor 62 and the second front through conductor 72F are lined up, so it is desirable that the length is as short as possible.
  • the second plane conductor 73 is arranged along the laminated surface of the insulating layer closer to the first insulating layer 21 than the first plane conductor 63, the second front through conductor 72F Can be shorter than the first through conductor 62. Therefore, the impedance mismatched portion can be shortened and the electrical characteristics can be improved.
  • the first wiring 60 can be pulled out from the end portion of the first plane conductor 63 to the relay connection portion 50 in the same layer.
  • the wiring 60 does not have to be configured in a stepped manner. Therefore, the structure of the first wiring 60 can be simplified.
  • the pair wiring can be longer than in the case where the element connecting portion 30 is provided with the second plane conductor 73. Is advantageous. However, when the element connecting portion 30 is not provided with the second plane conductor 73, the impedance mismatch portion is longer than when the element connecting portion 30 is provided with the second plane conductor 73, so that the wiring is performed. When viewed as a whole, the electrical characteristics can be improved even if the pair wiring is shortened.
  • the impedance of the entire wiring is disturbed. Can be made smaller.
  • the impedance mismatched portion can be limited to the length of one layer of the insulating layer, the electrical characteristics can be further improved.
  • the first through conductor 62 is connected to the first strip conductor 64 via the first introduction portion 65, but the first through conductor 62 is directly connected to the first strip conductor 64. It may be a thing.
  • the second plane conductor 73 is connected to the second rear through conductor 72R via the second introduction portion 75, but the second plane conductor 73 is directly connected to the second rear through conductor 72R. It may be the one that has been done.
  • the first band-shaped conductor 64 and the second band-shaped conductor 74 are arranged side by side in parallel, but the first band-shaped conductor and the second band-shaped conductor may be arranged at equal intervals, and are straight lines. It does not have to be arranged side by side.
  • both the first band-shaped conductor and the second band-shaped conductor may be curved and extend rearward.
  • the characteristic impedance of the first plane conductor 63 and the characteristic impedance of the second plane conductor 73 are the same, but they do not necessarily have to be the same.
  • the second plane conductor 73 is arranged along the laminated surface 22A of the second insulating layer 22, but the second plane conductor is any one of the third insulating layer 23 to the fifth insulating layer 25. It may be arranged along one laminated surface.
  • the length of the first flat conductor 63 is less than half the length of the first strip conductor 64, but the length of the first flat conductor is larger than half the length of the first strip conductor. It may be the one (No. 6 in Table 1).
  • the second plane conductor 73 has a stripline structure arranged along the laminated surface 22A of the second insulating layer 22, but the second plane conductor is in the same layer as the second pad 71 ( It may have a microstrip structure arranged on the upper surface of the first insulating layer 21).
  • the first plane conductor 63 has a stripline structure arranged along the laminated surface 26A of the sixth insulating layer 26 in the above embodiment, the seventh insulating layer 27 and the eighth insulating layer 28 are arranged in a stripline structure.
  • the first plane conductor may have a microstrip structure arranged in the same layer as the land 81 (lower surface of the eighth insulating layer 28) while having the same overall length as the insulating layer 26.
  • the first strip-shaped conductor and the second strip-shaped conductor may also have a microstrip structure arranged in the same layer as the land 81.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本開示の配線基板１０は、誘電体基板２０と、差動信号が入力される第１配線６０および第２配線７０と、を備える、配線基板１０であって、誘電体基板２０は、複数の絶縁層が積層されて構成されたものであり、素子１１に接続される第１パッド６１および第２パッド７１が、複数の絶縁層のうち積層方向の端部に位置する第１絶縁層２１に配置されており、第１配線６０は、第１貫通導体６２と、第１平面導体６３と、を備え、第２配線７０は、素子接続部３０において絶縁層を貫通して積層方向に延びる第２貫通導体と、素子接続部３０において第１絶縁層２１に沿って、もしくは素子接続部３０において第１平面導体６３よりも第１絶縁層２１に近い絶縁層に沿って、積層方向に垂直な方向に延びる第２平面導体７３と、を備える。

Description

配線基板
　本開示は、配線基板に関する。
　従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、例えば特開２０１１－１３８８４５号公報（下記特許文献１）に記載の配線基板が知られている。この配線基板は、複数の絶縁層が積層されてなる絶縁基板と、絶縁基板の内部および表面に配置された複数の配線導体と、絶縁層を貫通して上下の配線導体同士を接続する貫通導体と、を備えている。絶縁基板の上面中央部には半導体素子の電極端子に半田バンプ等を介して電気的に接続される半導体素子接続パッドが形成されている。一方、絶縁基板の下面には外部電気回路基板の配線導体に半田ボール等を介して電気的に接続される外部接続パッドが形成されている。これらの半導体素子接続パッドと外部接続パッドとは配線導体および貫通導体を介して互いに電気的に接続されている。
　特開２０１１－１３８８４５号公報の図２および図３によると、一対の半導体素子接続パッド３２は、貫通導体５１ｂ、ランド８２ｂ、貫通導体５２ｂ、ランド８３ｂ、貫通導体５３ｂ、ランド８４ｂ、貫通導体５４ｂ、およびランド８５ｂを介して、帯状配線導体のペア７２に接続されている。帯状配線導体のペア７２は信号用の伝送路として互いに差動線路として機能するペア伝送路とされている。ペア伝送路は、互いに所定間隔で平行に延びる２本の帯状配線導体をペアとして設けるとともに、このペアをなす２本の帯状配線導体の上下や左右に接地または電源用導体を所定の間隔で設けてインピーダンス整合させることにより形成されている。
特開２０１１－１３８８４５号公報
　しかしながら、上記の配線基板では、ペアをなす帯状配線導体と上下のランドとの接続に使用される貫通導体が所定の間隔でペアをなして隣接するようにして設けられており、かつ、ペアをなすランドが同層で隣接して配置されているため、インピーダンス不整合の部分が長いものとなっている。また、ペアをなす帯状配線導体とペアをなす半導体素子接続パッドとの間では、配線導体が複数の貫通導体と複数のランドとによって階段状に構成されているため、配線導体の構造が極めて複雑である。
　本開示の配線基板は、誘電体基板と、差動信号が入力される第１配線および第２配線と、を備える、配線基板であって、前記誘電体基板は、複数の絶縁層が積層されて構成されたものであり、前記誘電体基板は、素子に接続される素子接続部と、外部回路基板に接続される外部接続部と、積層方向に垂直な方向に延びる形態をなし、前記素子接続部と前記外部接続部を中継接続する中継接続部と、を備え、前記素子に接続される第１パッドおよび第２パッドが、前記複数の絶縁層のうち前記積層方向の端部に位置する第１絶縁層に配置されており、前記第１配線は、前記素子接続部において前記第１パッドから前記複数の絶縁層を貫通して前記積層方向に延びる第１貫通導体と、前記素子接続部において前記複数の絶縁層のうち前記中継接続部に連なる中継絶縁層に沿って前記積層方向に垂直な方向に延びる第１平面導体と、を備え、前記第２配線は、前記素子接続部において前記絶縁層を貫通して前記積層方向に延びる第２貫通導体と、前記素子接続部において前記第１絶縁層に沿って、もしくは前記素子接続部において前記第１平面導体よりも前記第１絶縁層に近い前記絶縁層に沿って、前記積層方向に垂直な方向に延びる第２平面導体と、を備える、配線基板である。
　本開示によれば、インピーダンス不整合の部分を短くでき、電気特性を向上させることができるとともに、第１配線の構造を簡素にできる。
図１は、本開示の配線基板を上方から見た平面図である。 図２は、本開示の配線基板の配線構造を示した断面図である。 図３は、図２の途中部分を省略して拡大した一部拡大断面図である。 図４は、従来構造における配線基板を上方から見た平面図である。 図５は、従来構造における配線基板の配線構造を示した断面図である。 図６は、図５の途中部分を省略して拡大した一部拡大断面図である。
［本開示の実施形態の説明］
　最初に本開示の実施態様を列記して説明する。
（１）本開示の配線基板は、誘電体基板と、差動信号が入力される第１配線および第２配線と、を備える、配線基板であって、前記誘電体基板は、複数の絶縁層が積層されて構成されたものであり、前記誘電体基板は、素子に接続される素子接続部と、外部回路基板に接続される外部接続部と、積層方向に垂直な方向に延びる形態をなし、前記素子接続部と前記外部接続部を中継接続する中継接続部と、を備え、前記素子に接続される第１パッドおよび第２パッドが、前記複数の絶縁層のうち前記積層方向の端部に位置する第１絶縁層に配置されており、前記第１配線は、前記素子接続部において前記第１パッドから前記複数の絶縁層を貫通して前記積層方向に延びる第１貫通導体と、前記素子接続部において前記複数の絶縁層のうち前記中継接続部に連なる中継絶縁層に沿って前記積層方向に垂直な方向に延びる第１平面導体と、を備え、前記第２配線は、前記素子接続部において前記絶縁層を貫通して前記積層方向に延びる第２貫通導体と、前記素子接続部において前記第１絶縁層に沿って、もしくは前記素子接続部において前記第１平面導体よりも前記第１絶縁層に近い前記絶縁層に沿って、前記積層方向に垂直な方向に延びる第２平面導体と、を備える、配線基板である。
　第１貫通導体と第２貫通導体が接近して並んだ部分ではインピーダンス不整合となるため、できるだけ短いことが望ましい。その点、請求項１の構成によると、第２平面導体が第１平面導体よりも第１絶縁層に近い絶縁層に沿って配置されているため、第２貫通導体を第１貫通導体よりも短くできる。したがって、インピーダンス不整合の部分を短くでき、電気特性を向上させることができる。
　また、第１貫通導体の端部が第１平面導体に接続され、第１平面導体の端部から同層で中継接続部に第１配線を引き出すことができるから、第１配線を階段状に構成しなくてもよい。したがって、第１配線の構造を簡素にできる。
（２）前記第２貫通導体は、前記第２パッドから少なくとも１つの前記絶縁層を貫通して前記第２平面導体の前端部に向けて前記積層方向に延びる第２前側貫通導体と、前記第２平面導体の後端部から前記複数の絶縁層を貫通して前記積層方向に延びる第２後側貫通導体と、を備えて構成されていることが好ましい。
（３）前記第２平面導体は、前記第１絶縁層の隣の層に配置された第２絶縁層の積層面に沿って配置されていることが好ましい。
　インピーダンス不整合の部分を絶縁層一層分の長さにとどめることができるから、電気特性をより向上させることができる。
（４）前記第１配線は、前記中継接続部において前記積層方向に垂直な方向に延びる第１帯状導体を備え、前記第２配線は、前記中継接続部において前記第１帯状導体と同層で、かつ前記第１帯状導体と等間隔で配置された第２帯状導体と、を備え、前記第１帯状導体と前記第２帯状導体によってペア配線が構成されていることが好ましい。
　素子接続部に第２平面導体を設けない構成とした場合は、素子接続部に第２平面導体を設ける構成とした場合よりもペア配線を長くできるため、その点においては有利である。しかしながら、素子接続部に第２平面導体を設けない構成とした場合は、素子接続部に第２平面導体を設ける構成とした場合よりもインピーダンス不整合の部分が長くなるため、配線全体としてみた場合には、ペア配線が短くなるとしても電気特性を向上させることができる。
（５）前記第１平面導体の特性インピーダンスは、前記ペア配線の差動インピーダンスの半分であり、前記第１平面導体の特性インピーダンスと前記第２平面導体の特性インピーダンスとは同じであることが好ましい。
　第１平面導体の特性インピーダンスと第２平面導体の特性インピーダンスとを、ペア配線の差動インピーダンス（例えば１００Ω）の半分（例えば５０Ω）とすることで、配線全体のインピーダンスの乱れを小さくすることができる。
（６）前記第１平面導体の長さは、前記第１帯状導体の長さの半分以下であることが好ましい。
　第１平面導体の長さを第１帯状導体の長さの半分以下にすると、Ｓパラメーター特性を向上させることができる。
［本開示の実施形態の詳細］
　本開示の配線基板１０の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
［配線基板の全体構造］
　配線基板１０は、図１および図２に示すように、誘電体基板２０と、差動信号が入力される第１配線６０および第２配線７０と、を備える。誘電体基板２０は、素子１１に接続される素子接続部３０と、外部回路基板１２に接続される外部接続部４０と、積層方向に垂直な方向に延びる形態をなし、素子接続部３０と、素子接続部３０と外部接続部４０を中継接続する中継接続部５０と、を備えている。以下において前後方向とは中継接続部５０の延びる方向を基準として、素子接続部３０側を前側、外部接続部４０側を後側とする。
　誘電体基板２０は複数の絶縁層が積層されて構成されており、上から順に、第１絶縁層２１、第２絶縁層２２、第３絶縁層２３、第４絶縁層２４、第５絶縁層２５、第６絶縁層２６、第７絶縁層２７、および第８絶縁層２８を備えて構成されている。すなわち、本開示の誘電体基板２０は、８つの絶縁層によって構成されている。
　第１絶縁層２１、第２絶縁層２２、第３絶縁層２３、および第４絶縁層２４は、素子接続部３０に配され、第７絶縁層２７と第８絶縁層２８は、外部接続部４０に配されている。また、第５絶縁層２５と第６絶縁層２６は、素子接続部３０から中継接続部５０を介して外部接続部４０にわたって配され、積層方向に垂直な方向に長く延びる形態をなしている。
［外部接続部］
　外部接続部４０は、第５絶縁層２５の後端部と、第６絶縁層２６の後端部と、第７絶縁層２７と、第８絶縁層２８と、を備えて構成されている。図３に示すように、第１配線６０の後述する第１帯状導体６４と第２配線７０の後述する第２帯状導体７４とは、第６絶縁層２６における第５絶縁層２５との積層面２６Ａに沿って配されている。
［貫通導体］
　外部接続部４０の内部には貫通導体８０が形成されている。貫通導体８０は、第６絶縁層２６から第８絶縁層２８にわたって形成されている。貫通導体８０の下端部にはランド８１が形成されている。ランド８１は、第８絶縁層２８の下面において、貫通導体８０を中心として径方向外側に広がるように形成されている。図１に示すように、ランド８１は、外部回路基板１２の導体１２Ａに接続されている。
［中継接続部］
　中継接続部５０は、第５絶縁層２５の前後両端部を除く中央部分と、第６絶縁層２６の前後両端部を除く中央部分と、を備えて構成されている。図３に示すように、第１配線６０の後述する第１帯状導体６４は、第６絶縁層２６における第５絶縁層２５との積層面２６Ａに沿って配されている。同様に、第２配線７０の後述する第２帯状導体７４は、第６絶縁層２６における第５絶縁層２５との積層面２６Ａに沿って配されている。
［素子接続部］
　素子接続部３０は、第１絶縁層２１と、第２絶縁層２２と、第３絶縁層２３と、第４絶縁層２４と、第５絶縁層２５の前端部と、第６絶縁層２６の前端部と、を備えて構成されている。第１絶縁層２１の上面には、第１パッド６１と、第２パッド７１と、両パッド６１、７１を取り囲むようにして面で形成された導体であるプレーンと、が配置されている。プレーンと第１パッド６１および第２パッド７１との間には、８の字状のクリアランスが形成されている。第２パッド７１は第１パッド６１の後方に配されている。一方、素子１１の下面には複数の電極１１Ａが設けられており、第１パッド６１とこれに対応する電極１１Ａとの間には半田ボール１３が挟持され、第２パッド７１とこれに対応する電極１１Ａとの間には半田ボール１３が挟持されている。素子１１の下面と第１絶縁層２１の上面との間は、樹脂などの封止材１４によって封止されている。これにより、半田ボール１３は、封止材１４の内部に埋め込まれている。
［第１貫通導体、第２貫通導体、および平面導体］
　素子接続部３０の内部には、第１貫通導体６２と、第２貫通導体と、が埋め込まれている。第２貫通導体は、第２前側貫通導体７２Ｆと、第２前側貫通導体７２Ｆよりも後側に位置する第２後側貫通導体７２Ｒと、を備えて構成されている。第１貫通導体６２は、第１パッド６１から複数の絶縁層（本開示では第１絶縁層２１から第５絶縁層２５までの５つの絶縁層）を貫通して下方に延びており、その下端部が第１平面導体６３の前端部６３Ｆに接続されている。第１平面導体６３は、素子接続部３０において第６絶縁層２６の積層面２６Ａに沿って後方に延びている。
　第２前側貫通導体７２Ｆは、第２パッド７１から１つの絶縁層（本開示では第１絶縁層２１のみ）を貫通して下方に延びており、その下端部が第２平面導体７３の前端部７３Ｆに接続されている。第２平面導体７３は、素子接続部３０において第２絶縁層２２の積層面２２Ａに沿って後方に延びている。
　図１に示すように、第１平面導体６３と第２平面導体７３は、平面視において重なった配置で後方に延びている。各平面導体６３、７３の後端部６３Ｒ、７３Ｒには、第１導入部６５と第２導入部７５が接続されている。第１導入部６５と第２導入部７５は、平面視において後方に向かうほど互いに離れるように斜め後方に延びている。第１導入部６５の後端部と第２導入部７５の後端部とは、所定の距離だけ離間して配置されている。
　第２導入部７５の後端部には、第２後側貫通導体７２Ｒが接続されている。第２後側貫通導体７２Ｒは、第２導入部７５の後端部から複数の絶縁層（本開示では第２絶縁層２２から第５絶縁層２５までの４つの絶縁層）を貫通して下方に延びている。
［第１帯状導体および第２帯状導体］
　第１導入部６５の後端部には第１帯状導体６４が接続されている。第１帯状導体６４は、素子接続部３０において第１導入部６５の後端部に連なっている。第１帯状導体６４は、第６絶縁層２６の積層面２６Ａに沿って後方に延びている。
　一方、第２後側貫通導体７２Ｒの下端部には第２帯状導体７４が接続されている。第２帯状導体７４は、素子接続部３０において第２後側貫通導体７２Ｒの下端部に連なっている。第２帯状導体７４は、第６絶縁層２６の積層面２６Ａに沿って後方に延びている。
　図１に示すように、第１帯状導体６４と第２帯状導体７４は直線状に延びる形態をなし、等間隔で平行に配置されている。第１帯状導体６４と第２帯状導体７４は、差動伝送路におけるペア配線を構成している。第１帯状導体６４と第２帯状導体７４は、素子接続部３０の後端付近から中継接続部５０を前後方向に横切って外部接続部４０の中央付近に至るまで平行に並んで配置されている。
　第１帯状導体６４の後端部には、貫通導体８０に至る第１導出部６６が接続されている。同様に、第２帯状導体７４の後端部には、貫通導体８０に至る第２導出部７６が接続されている。第１導出部６６と第２導出部７６は、平面視において後方に向かうほど互いに離れるように斜め後方に延びている。第１導出部６６の後端部と第２導出部７６の後端部とは、それぞれ貫通導体８０に接続されている。
［第１配線］
　第１配線６０は、第１パッド６１と、第１貫通導体６２と、第１平面導体６３と、第１導入部６５と、第１帯状導体６４と、第１導出部６６と、貫通導体８０と、ランド８１と、を備えて構成されている。素子１１の電極１１Ａは、半田ボール１３を介して第１配線６０の第１パッド６１に接続され、第１配線６０のランド８１を介して外部回路基板１２の導体１２Ａに接続されている。したがって、素子１１は第１配線６０を介して外部回路基板１２に電気的に接続される。
［第２配線］
　第２配線７０は、第２パッド７１と、第２前側貫通導体７２Ｆと、第２平面導体７３と、第２導入部７５と、第２後側貫通導体７２Ｒと、第２帯状導体７４と、第２導出部７６と、貫通導体８０と、ランド８１と、を備えて構成されている。素子１１の電極１１Ａは、半田ボール１３を介して第２配線７０の第２パッド７１に接続され、第２配線７０のランド８１を介して外部回路基板１２の導体１２Ａに接続されている。したがって、素子１１は第２配線７０を介して外部回路基板１２に電気的に接続される。
［インピーダンス特性］
　ここで、本開示の配線基板１０の従来構造について図４から図６を参照しながら説明する。従来構造の配線基板１１０の構成において本開示の配線基板１０と対応する構成については、配線基板１０の符号の数字部分に１００を加えた符号を用いるものとする。本開示の第１パッド６１と第２パッド７１のパッドピッチは、第１帯状導体６４と第２帯状導体７４のペア配線ピッチよりも狭いものとされている。この点については、従来構造も同様である。
　従来構造の配線基板１１０と本開示の配線基板１０との相違は、素子接続部１３０における配線構造にある。従来構造では、第２パッド１７１に第２貫通導体１７２が接続されており、第２貫通導体１７２は、第２パッド１７１から複数の絶縁層（第１絶縁層１２１から第５絶縁層１２５までの５つの絶縁層）を貫通して下方に延びており、その下端部が第２導入部１７５の前端部に接続されている。すなわち、従来構造では、本開示の第１平面導体６３と第２平面導体７３とに対応する導体（ストリップ線路）が存在していない。
　第１貫通導体１６２と第２貫通導体１７２は、第１パッド１６１と第２パッド１７１のパッドピッチでそのまま下方に引き出されているため、この部分でインピーダンス不整合が発生している。この結果、従来構造ではインピーダンス不整合の部分は絶縁層五層分の長さで発生している。一方、本開示では、第１貫通導体６２と第２前側貫通導体７２Ｆとは、第１パッド６１と第２パッド７１のパッドピッチでそのまま下方に引き出されているため、この部分でインピーダンス不整合が発生している。しかしながら、インピーダンス不整合の部分は絶縁層一層分の長さで発生しているにすぎないため、従来構造よりも本開示のほうがインピーダンス不整合の部分の長さが５分の１に短縮されており、インピーダンスの乱れが小さくなることで、Ｓパラメーター(Scattering parameters)特性等の電気特性が向上している。
　また、第１平面導体６３の長さは、第１帯状導体６４の長さの半分以下であり、第２平面導体７３の長さは、第２帯状導体７４の長さの半分以下であるため、ペア配線の長さが短くなりすぎず、Ｓパラメーター特性を向上させることができる。
　第１平面導体６３の特性インピーダンスは、ペア配線の差動インピーダンスの半分であり、第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとは同じである。本開示の第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとは、いずれも５０Ωである。また、本開示の第１帯状導体６４と第２帯状導体７４とによって構成されるペア配線の差動インピーダンスは、１００Ωである。このように、第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとを、ペア配線の差動インピーダンスの半分とすることで、配線全体のインピーダンスの乱れを小さくすることができる。
［実施例］
　次に、素子接続部３０における配線構造の違いによるＳパラメーター特性の比較を行う。以下においては、図１に示すように、ストリップ線路（平面導体および導入部）の長さをＬ１とし、差動伝送路（帯状導体および導出部）の長さをＬ２とし、図２に示すように、第１貫通導体６２の高さをＨとする。
　表１は、長さＬ１（ｍｍ）と長さＬ２（ｍｍ）を変更した場合の反射損失の値（ｄＢ）を表したものである。
Figure JPOXMLDOC01-appb-T000001
　表１によると、No.5が最も反射損失が小さいことがわかる。図１から図３に示す本開示の構造はNo.3であり、図４から図６に示す従来構造はNo.1である。No.2からNo.6の場合、いずれも従来構造のNo.1よりも反射損失が小さくなることが確認できた。
　表２は、長さＬ１（ｍｍ）を１のまま、高さＨ（ｍｍ）のみを変更した場合の反射損失の値（ｄＢ）を表したものである。
Figure JPOXMLDOC01-appb-T000002
　表２によると、No.10が最も反射損失が小さいことがわかる。図１から図３に示す本開示の構造はNo.3であり、図４から図６に示す従来構造はNo.1である。No.3およびNo.7からNo.10の場合、いずれも従来構造のNo.1よりも反射損失が小さくなることが確認できた。
［本開示の実施形態の効果］
　以上詳述した実施形態によれば、以下の効果が得られる。
（１）第１貫通導体６２と第２前側貫通導体７２Ｆが並んだ部分ではインピーダンス不整合となるため、できるだけ短いことが望ましい。その点、本開示の構成によると、第２平面導体７３が第１平面導体６３よりも第１絶縁層２１に近い絶縁層の積層面に沿って配置されているため、第２前側貫通導体７２Ｆを第１貫通導体６２よりも短くできる。したがって、インピーダンス不整合の部分を短くでき、電気特性を向上させることができる。
　また、第１貫通導体６２の端部が第１平面導体６３に接続され、第１平面導体６３の端部から同層で中継接続部５０に第１配線６０を引き出すことができるから、第１配線６０を階段状に構成しなくてもよい。したがって、第１配線６０の構造を簡素にできる。
（２）素子接続部３０に第２平面導体７３を設けない構成とした場合は、素子接続部３０に第２平面導体７３を設ける構成とした場合よりもペア配線を長くできるため、その点においては有利である。しかしながら、素子接続部３０に第２平面導体７３を設けない構成とした場合は、素子接続部３０に第２平面導体７３を設ける構成とした場合よりもインピーダンス不整合の部分が長くなるため、配線全体としてみた場合には、ペア配線が短くなるとしても電気特性を向上させることができる。
（３）第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとを、ペア配線の差動インピーダンス（例えば１００Ω）の半分（例えば５０Ω）とすることで、配線全体のインピーダンスの乱れを小さくすることができる。
（４）インピーダンス不整合の部分を絶縁層一層分の長さにとどめることができるから、電気特性をより向上させることができる。
（５）第１平面導体６３の長さを第１帯状導体６４の長さの半分以下にすると、Ｓパラメーター特性を向上させることができる。
　＜他の実施形態＞
　（１）上記実施形態では第１貫通導体６２が第１導入部６５を介して第１帯状導体６４に接続されているものの、第１貫通導体６２が第１帯状導体６４に直接接続されているものとしてもよい。また、上記実施形態では第２平面導体７３が第２導入部７５を介して第２後側貫通導体７２Ｒに接続されているものの、第２平面導体７３が第２後側貫通導体７２Ｒに直接接続されているものとしてもよい。
　（２）上記実施形態では第１帯状導体６４と第２帯状導体７４が平行に並んで配置されているものの、第１帯状導体と第２帯状導体が等間隔で配置されていればよく、直線状に並んで配置されている必要はない。例えば、第１帯状導体と第２帯状導体がともに曲線状をなして後方に延びるものでもよい。
　（３）上記実施形態では第１平面導体６３の特性インピーダンスと第２平面導体７３の特性インピーダンスとが同じであるものの、必ずしも同じである必要はない。
　（４）上記実施形態では第２平面導体７３は第２絶縁層２２の積層面２２Ａに沿って配置されているものの、第２平面導体は第３絶縁層２３から第５絶縁層２５のいずれか１つの積層面に沿って配置されているものとしてもよい。
　（５）上記実施形態では第１平面導体６３の長さが第１帯状導体６４の長さの半分以下であるものの、第１平面導体の長さが第１帯状導体の長さの半分より大きいもの（表１のNo.6）でもよい。
　（６）上記実施形態では第２平面導体７３が第２絶縁層２２の積層面２２Ａに沿って配されるストリップライン構造とされているものの、第２平面導体は第２パッド７１と同層（第１絶縁層２１の上面）に配置されるマイクロストリップ構造であってもよい。
　（７）上記実施形態では第１平面導体６３が第６絶縁層２６の積層面２６Ａに沿って配されるストリップライン構造とされているものの、第７絶縁層２７と第８絶縁層２８を第６絶縁層２６と同じ全長にした上で、第１平面導体はランド８１と同層（第８絶縁層２８の下面）に配置されるマイクロストリップ構造であってもよい。その際、第１帯状導体と第２帯状導体もランド８１と同層に配置されるマイクロストリップ構造としてもよい。
　１０…配線基板
　１１…素子　１１Ａ…電極
　１２…外部回路基板　１２Ａ…導体
　１３…半田ボール
　１４…封止材
　２０…誘電体基板
　２１…第１絶縁層
　２２…第２絶縁層　２２Ａ…積層面
　２３…第３絶縁層
　２４…第４絶縁層
　２５…第５絶縁層
　２６…第６絶縁層（中継絶縁層）　２６Ａ…積層面
　２７…第７絶縁層
　２８…第８絶縁層
　３０…素子接続部
　４０…外部接続部
　５０…中継接続部
　６０…第１配線
　６１…第１パッド
　６２…第１貫通導体
　６３…第１平面導体　６３Ｆ…前端部　６３Ｒ…後端部
　６４…第１帯状導体
　６５…第１導入部
　６６…第１導出部
　７０…第２配線
　７１…第２パッド
　７２Ｆ…第２前側貫通導体　７２Ｒ…第２後側貫通導体
　７３…第２平面導体　７３Ｆ…前端部　７３Ｒ…後端部
　７４…第２帯状導体
　７５…第２導入部
　７６…第２導出部
　８０…貫通導体
　８１…ランド

Claims (6)

  1. 　誘電体基板と、差動信号が入力される第１配線および第２配線と、を備える、配線基板であって、
    　前記誘電体基板は、複数の絶縁層が積層されて構成されたものであり、
    　前記誘電体基板は、素子に接続される素子接続部と、外部回路基板に接続される外部接続部と、積層方向に垂直な方向に延びる形態をなし、前記素子接続部と前記外部接続部を中継接続する中継接続部と、を備え、
    　前記素子に接続される第１パッドおよび第２パッドが、前記複数の絶縁層のうち前記積層方向の端部に位置する第１絶縁層に配置されており、
    　前記第１配線は、前記素子接続部において前記第１パッドから前記複数の絶縁層を貫通して前記積層方向に延びる第１貫通導体と、前記素子接続部において前記複数の絶縁層のうち前記中継接続部に連なる中継絶縁層に沿って前記積層方向に垂直な方向に延びる第１平面導体と、を備え、
    　前記第２配線は、前記素子接続部において前記絶縁層を貫通して前記積層方向に延びる第２貫通導体と、前記素子接続部において前記第１絶縁層に沿って、もしくは前記素子接続部において前記第１平面導体よりも前記第１絶縁層に近い前記絶縁層に沿って、前記積層方向に垂直な方向に延びる第２平面導体と、を備える、配線基板。
  2. 　前記第２貫通導体は、前記第２パッドから少なくとも１つの前記絶縁層を貫通して前記第２平面導体の前端部に向けて前記積層方向に延びる第２前側貫通導体と、前記第２平面導体の後端部から前記複数の絶縁層を貫通して前記積層方向に延びる第２後側貫通導体と、を備えて構成されている、請求項１に記載の配線基板。
  3. 　前記第２平面導体は、前記第１絶縁層の隣の層に配置された第２絶縁層の積層面に沿って配置されている、請求項１または請求項２に記載の配線基板。
  4. 　前記第１配線は、前記中継接続部において前記積層方向に垂直な方向に延びる第１帯状導体を備え、
    　前記第２配線は、前記中継接続部において前記第１帯状導体と同層で、かつ前記第１帯状導体と等間隔で配置された第２帯状導体と、を備え、
    　前記第１帯状導体と前記第２帯状導体によってペア配線が構成されている、請求項１から請求項３のいずれか１項に記載の配線基板。
  5. 　前記第１平面導体の特性インピーダンスは、前記ペア配線の差動インピーダンスの半分であり、前記第１平面導体の特性インピーダンスと前記第２平面導体の特性インピーダンスとは同じである、請求項４に記載の配線基板。
  6. 　前記第１平面導体の長さは、前記第１帯状導体の長さの半分以下である、請求項４または請求項５に記載の配線基板。
PCT/JP2020/016784 2019-08-23 2020-04-16 配線基板 WO2021038951A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP20857916.9A EP4020542A4 (en) 2019-08-23 2020-04-16 WIRING SUBSTRATE
CN202080004508.2A CN112703593A (zh) 2019-08-23 2020-04-16 布线基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019152638A JP2021034536A (ja) 2019-08-23 2019-08-23 配線基板
JP2019-152638 2019-08-23

Publications (1)

Publication Number Publication Date
WO2021038951A1 true WO2021038951A1 (ja) 2021-03-04

Family

ID=74676047

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/016784 WO2021038951A1 (ja) 2019-08-23 2020-04-16 配線基板

Country Status (4)

Country Link
EP (1) EP4020542A4 (ja)
JP (1) JP2021034536A (ja)
CN (1) CN112703593A (ja)
WO (1) WO2021038951A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP2008186918A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
JP2011138845A (ja) 2009-12-27 2011-07-14 Kyocer Slc Technologies Corp 配線基板
JP2013225544A (ja) * 2012-04-19 2013-10-31 Canon Inc プリント回路板
JP2015088642A (ja) * 2013-10-31 2015-05-07 Ｎｇｋエレクトロデバイス株式会社 差動伝送線路と多層回路基板と光モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218480A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
CN101271879A (zh) * 2006-09-29 2008-09-24 三洋电机株式会社 元件搭载用基板及半导体模块
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
CN106602193B (zh) * 2012-06-19 2020-01-17 株式会社村田制作所 层叠型多芯电缆
WO2015200171A1 (en) * 2014-06-23 2015-12-30 Blue Danube Systems, Inc. Coupling of signals on multi-layer substrates
CN107529271B (zh) * 2014-07-17 2019-05-31 威盛电子股份有限公司 线路布局结构、线路板及电子总成
WO2016163436A1 (ja) * 2015-04-09 2016-10-13 株式会社村田製作所 複合伝送線路および電子機器
CN210579414U (zh) * 2016-08-02 2020-05-19 株式会社村田制作所 多层基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP2008186918A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
JP2011138845A (ja) 2009-12-27 2011-07-14 Kyocer Slc Technologies Corp 配線基板
JP2013225544A (ja) * 2012-04-19 2013-10-31 Canon Inc プリント回路板
JP2015088642A (ja) * 2013-10-31 2015-05-07 Ｎｇｋエレクトロデバイス株式会社 差動伝送線路と多層回路基板と光モジュール

Also Published As

Publication number Publication date
EP4020542A1 (en) 2022-06-29
EP4020542A4 (en) 2023-09-13
JP2021034536A (ja) 2021-03-01
CN112703593A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
US10737342B2 (en) Cable connector assembly and improved cable
US9462676B2 (en) Multi-layer circuit member with reference circuit
US9084353B2 (en) Structured circuit board and method
CN103813627B (zh) 多层电路基板
TWI596995B (zh) 印刷電路板
TWI510143B (zh) High frequency circuit module
US6323116B1 (en) Differential pair geometry for integrated circuit chip packages
US20150229016A1 (en) Multi-layer transmission lines
EP2785155B1 (en) Circuit board and electronic device
EP2640169A2 (en) Multilayered wiring substrate and electronic apparatus
US9565750B2 (en) Wiring board for mounting a semiconductor element
WO2021038951A1 (ja) 配線基板
JP4605930B2 (ja) 高周波半導体素子収納用パッケージ
TWI674819B (zh) Ｕｓｂ ｃ電路板
JP7409493B2 (ja) 信号伝送線路及び信号伝送線路の製造方法
WO2023204099A1 (ja) 多層基板
US10827603B2 (en) Printed circuit substrate
US20220077556A1 (en) Transmission line and electronic device
JP2010182576A (ja) シールド付きフラットケーブル
JP2023184147A (ja) ケーブル組立構造体及びコネクタ
CN116487954A (zh) 连接器线缆
JP2006032270A (ja) 電気コネクタ
JPH0249454A (ja) 電子部品用パッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20857916

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020857916

Country of ref document: EP

Effective date: 20220323