TWI798910B - 製作電容的方法 - Google Patents
製作電容的方法 Download PDFInfo
- Publication number
- TWI798910B TWI798910B TW110140798A TW110140798A TWI798910B TW I798910 B TWI798910 B TW I798910B TW 110140798 A TW110140798 A TW 110140798A TW 110140798 A TW110140798 A TW 110140798A TW I798910 B TWI798910 B TW I798910B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal layer
- capacitor
- stack structure
- manufacturing
- Prior art date
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一種製作電容的方法包含製作第一堆疊結構在緩衝層上,第一堆疊結構包含依序堆疊之電容層,電容層包含依序堆疊之第一金屬層、介電層、第二金屬層以及間隔層;移除緩衝層,以露出第一堆疊結構之表面;以及將帶有第二堆疊結構之基材疊合於第一堆疊結構之表面上,致使第二堆疊結構與第一堆疊結構接合。
Description
本揭露是有關於一種製作電容的方法。
現今電容製造工業所採用的圓柱狀電容結構效能與其圓柱狀結構的縱橫比息息相關。為了製作具有預期效能的電容,產業界對於電容製造誤差的要求逐漸嚴格,使得製造難度也相對地上升。舉例來說,高縱橫比的圓柱狀電容結構有較佳的電荷儲存效果。然而,製造高縱橫比的電容過程中,製程往往難以準確地控制蝕刻比例,以導致因為蝕刻誤差致使電容結構短路的結果。
因此,如何提出一種可解決上述問題的製作電容的方法,是目前業界亟欲投入研發資源解決的問題之一。
有鑑於此,本揭露之一目的在於提出一種可有效解決上述問題的製作電容的方法。
本揭露是有關於一種製作電容的方法包含:製作第一堆疊結構在緩衝層上,第一堆疊結構包含依序堆疊之電容層,電容層包含依序堆疊之第一金屬層、介電層、第二金屬層以及間隔層;移除緩衝層,以露出第一堆疊結構之表面;以及將帶有第二堆疊結構之基材疊合於第一堆疊結構之表面上,致使第二堆疊結構與第一堆疊結構接合。
在目前一些實施方式中,製作第一堆疊結構在緩衝層上的步驟包含:沉積第一金屬層;蝕刻第一金屬層以形成開口;沉積介電層並且填滿開口;沉積第二金屬層在介電層上;以及沉積間隔層在第二金屬層上。
在目前一些實施方式中,開口將第一金屬層分隔為導電區域,並且導電區域彼此絕緣。
在目前一些實施方式中,製作第一堆疊結構在緩衝層上的步驟包含:沉積第一金屬層;沉積介電層在第一金屬層上;沉積第二金屬層在介電層上;沉積間隔層在第二金屬層上;蝕刻間隔層、第二金屬層、介電層以及第一金屬層,以形成開口;以及以電容材料填充開口。
在目前一些實施方式中,以電容材料填充開口的步驟包含:以電容材料完全覆蓋間隔層的上表面。
在目前一些實施方式中,開口將第一金屬層以及第二金屬層各分隔為導電區域,並且導電區域彼此絕緣。
在目前一些實施方式中,第二堆疊結構藉由電連接單元被形成,電連接單元的每一者包含金屬層、導電接點以及絕緣層。
在目前一些實施方式中,導電接點形成於基材上,金屬層被形成於導電接點上,並且絕緣層側向地包覆金屬層以及導電接點。
在目前一些實施方式中,第一堆疊結構之表面暴露出導電區域,且將帶有第二堆疊結構之基材疊合於第一堆疊結構之表面上的步驟係使得第一堆疊結構的導電區域分別電連接第二堆疊結構的金屬層,其中金屬層對應導電區域的位置排列。
在目前一些實施方式中,移除緩衝層的步驟包含:使用化學機械拋光製程移除緩衝層。
綜上所述,於本揭露的製作電容的方法中,藉由本揭露所提供的方法改良的簡單電容結構,可以改善目前現有電容的製造難度,並且電容結構的簡化能更好的確保電容之間的電性絕緣,以減少因結構導通造成的效能下降。在另一方面,簡單電容結構結合有系統地重複堆疊生長層狀材料製程,可以同時製作大量的電容結構,降低了每個電容的製造時間以提升了生產效率。
以下揭露內容提供用於實施所提供標的之不同特徵的許多不同實施例或實例。以下描述部件及佈置之特定實例以簡化本揭露。當然,此些僅為實例,且並不意欲為限制性的。舉例而言,在如下描述中第一特徵在第二特徵之上或在第二特徵上形成可包括其中第一特徵與第二特徵形成為直接接觸之實施例,且亦可包括其中額外特徵可在第一特徵與第二特徵之間形成而使得第一特徵與第二特徵可不直接接觸的實施例。另外,本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡化及清楚目的,且其自身並不表示所論述之各種實施例及/或配置之間的關係。
另外,為了描述簡單,可在本文中使用諸如「在……下面」、「在……下方」、「下部」、「在……上方」、「上部」及其類似術語之空間相對術語,以描述如諸圖中所示的一個元件或特徵與另一(另外)元件或特徵的關係。除了諸圖中所描繪之定向以外,此些空間相對術語意欲涵蓋元件在使用中或操作中之不同定向。裝置可以其他方式定向(旋轉90度或以其他定向),且可同樣相應地解釋本文中所使用之空間相對描述詞。
本文中使用的「大約」、「約」、「近似」或者「實質上」一般表示落在給定值或範圍的百分之二十之中,或在百分之十之中,或在百分之五之中。本文中所給予的數字量值為近似值,表示使用的術語如「大約」、「約」、「近似」或者「實質上」在未明確說明時可以被推斷。
第1圖為根據本揭露之一些實施例的製作電容的方法M1之流程圖。請參照第1圖,一種製作電容的方法M1包含製作第一堆疊結構在緩衝層上,第一堆疊結構包含依序堆疊之電容層,電容層包含依序堆疊之第一金屬層、介電層、第二金屬層以及間隔層 (步驟S100);移除緩衝層,以露出第一堆疊結構之表面(步驟S200);以及將帶有第二堆疊結構之基材疊合於第一堆疊結構之表面上,致使第二堆疊結構與第一堆疊結構接合(步驟S300)。本揭露所提供的製作電容的方法M1可以改善目前現有電容的製造難度。另一方面,因為方法M1可以同時製作多個電容結構,因此也降低了每個電容的製造時間提升了生產效率。
請配合參照第2H圖,於步驟S100中,緩衝層110上堆疊生長多個電容層120,每個電容層120包含第一金屬層122、介電層124、第二金屬層126以及間隔層128。方法M1中提供兩種不同的實施例,以說明多個電容層120的製作流程,其具體製造過程如下文所描述,但本揭露並不以此為限。
在一些實施例中,步驟S100包含:沉積第一金屬層 (步驟S111);蝕刻第一金屬層以形成開口 (步驟S112);沉積介電層並且填滿開口 (步驟S113);沉積第二金屬層在介電層上(步驟S114);以及沉積間隔層在第二金屬層上(步驟S115)。第2A圖至第2J圖為根據本揭露之一些實施例的製作電容的方法M1的步驟之示意圖。請參照第2A圖以及第2B圖,在步驟S111中,第一金屬層122可以藉由,諸如化學氣相沉積、物理氣相沉積或包含其組合的合適製程,被形成在緩衝層110上。緩衝層110的材料並無限定,並且於後續製程中緩衝層110將被移除。參照第2C圖,阻擋層130接著被形成在第一金屬層122上,並且阻擋層130被圖案化,以部分地遮蓋第一金屬層122的上表面。具體來說,阻擋層130可以為光阻材料,並且可以透過光微影蝕刻製程以達到對阻擋層130的圖案化,但本揭露並不以此為限。被圖案化後的阻擋層130具有多個開口123。
參照第2D圖,在步驟S112中,第一金屬層122將阻擋層130作為遮罩被蝕刻。具體來說,蝕刻製程可以包含,諸如濕式蝕刻、乾式蝕刻、或其組合。被蝕刻後的第一金屬層122具有多個開口123。在一些實施例中,開口123將第一金屬層122分隔為導電區域,並且導電區域彼此絕緣。阻擋層130接著被移除,以在圖案化後的第一金屬層122上形成介電層124。請參照第2E圖,在步驟S113中,介電層124被沉積在第一金屬層122上並且填充開口123。介電層124可以藉由,諸如化學氣相沉積、物理氣相沉積或包含其組合的合適製程,被形成在第一金屬層122上。具體來說,介電層124完全覆蓋第一金屬層122的表面並且填滿位於第一金屬層122的多個開口123,但本揭露並不以此為限。在另一些實施例中,介電層124也可部分地覆蓋第一金屬層122表面,介電層124的分布方式可以依照電容結構需求調整。請參照第2F圖,在步驟S114中,第二金屬層126被形成在介電層124上方。第二金屬層126的製作方法M1可以類似或相同於第一金屬層122,但本揭露並不以此為限。具體來說,第二金屬層126將完全覆蓋介電層124。在第2F圖中所繪示的第二金屬層126為完整的一個層。在一些實施例中,間隔層128也可使用類似或相同於第一金屬層122的方式形成多個導電區域,但本揭露並不以此為限。藉由介電層124將第一金屬層122與第二金屬層126電性地隔開,以在第一金屬層122以及第二金屬層126之間提供電荷儲存的功能。當第二介電層124被形成後,一組平行板電容結構已經被形成在緩衝層110上。
參照第2G圖,在步驟S115中,間隔層128被沉積在第二金屬層126上。間隔層128可以藉由,諸如化學氣相沉積、物理氣相沉積或包含其組合的合適製程,被形成在第二金屬層126上。具體來說,間隔層128包含絕緣材料,並且用於電性隔絕第二金屬層126,以確保由第一金屬層122以及第二金屬層126所形成的電容之間所儲存的電荷不流失。單層電容層120已經被完整製作在緩衝層110上。並且單層電容層120依序由鄰近緩衝層110的一側包含第一金屬層122、介電層124、第二金屬層126以及間隔層128。要特別注意的是,第一金屬層122、介電層124、第二金屬層126以及間隔層128的厚度皆可以被調適以製作預定的電容結構。參照第2H圖,電容層120可以依照前述步驟S111至步驟S115的方式被沿著特定方向(例如,方向X)堆疊生長在緩衝層110上方,直到達到預定的電容層120數目。
參照第2I圖,在步驟S200中,緩衝層110被移除。在一些實施例中,移除緩衝層110的步驟包含:使用化學機械拋光製程移除緩衝層110,但本揭露並不以此為限。具體來說,緩衝層110的表面被翻轉至面對拋光機械以進行拋光製程。當第一金屬層122以及部分的介電層124被完全暴露後,化學機械拋光製程被完成,並且獲得如第2J圖所示的第一堆疊結構100。
第3A圖至第3K圖為根據本揭露之另一些實施例的製作電容的方法M1的步驟之示意圖。在一些實施例中,製作第一堆疊結構在緩衝層上的步驟包含:沉積第一金屬層(步驟S121);沉積介電層在第一金屬層上(步驟S122);沉積第二金屬層在介電層上(步驟S123);沉積間隔層在第二金屬層上(步驟S124);蝕刻間隔層、第二金屬層、介電層以及第一金屬層,以形成開口(步驟S125);以及以電容材料填充開口 (步驟S126)。請參照第3A圖至第3E圖,在步驟S121至步驟S124中,第一金屬層222、介電層224、第二金屬層226以及間隔層228被依序沉積在緩衝層110上,並且介電層224完全覆蓋第一金屬層222的上表面,以將第一金屬層222以及第二金屬層226電性地分開。第一金屬層222、介電層224、第二金屬層226以及間隔層228可以藉由與製作第一堆疊結構100的第一金屬層122、介電層124、第二金屬層126以及間隔層128的類似或相似製程被形成,然而其他合適的製程也可以被使用。其中,不同於製作第一堆疊結構100的第一金屬層122,第一金屬層222未先被蝕刻。
請參照第3E圖,單層電容層220已經被完整製作在緩衝層110上。並且單層電容層220依序由鄰近緩衝層110的一側包含第一金屬層222、介電層224、第二金屬層226以及間隔層228。要特別注意的是,第一金屬層222、介電層224、第二金屬層226以及間隔層228的厚度皆可以被調適以製作預定的電容結構。請參照第3F圖,電容層220可以依照前述步驟S121至步驟S124的方式被沿著特定方向(例如,方向X)堆疊生長在緩衝層110上方,直到達到預定的電容層220數目。
請參照第3G圖,阻擋層230接著被形成在遠離緩衝層110的電容層220中的間隔層228上,並且阻擋層230被圖案化,以部分地遮蓋間隔層228的上表面。具體來說,阻擋層230可以為光阻材料,並且可以透過光微影蝕刻製程以達到對阻擋層230的圖案化,但本揭露並不以此為限。被圖案化後的阻擋層230具有多個開口223。請參照第3H圖,在步驟S125中,多個電容層220將阻擋層230作為遮罩被蝕刻。具體來說,蝕刻製程可以包含,諸如濕式蝕刻、乾式蝕刻、或其組合。被蝕刻後的多個電容層220具有多個開口223。在一些實施例中,開口223將第一金屬層222以及第二金屬層226各分隔為導電區域,並且導電區域彼此絕緣。具體來說,每個導電區域所包含的第一金屬層222、介電層224以及第二金屬層226個別形成一個獨立電容,可以用於儲存電荷。阻擋層230接著被移除,以在圖案化後的多個電容層220上填充電容材料240。請參照第3I圖,在步驟S126中,使用電容材料240填充開口223。電容材料240用以電性隔絕每個導電區域,以防止多個導電區域的電荷相互流通,進而影響導電區域的電荷儲存效果。在一些實施例中,步驟S126包含:以電容材料240完全覆蓋間隔層228的上表面。具體來說,電容材料240完全填充開口223並且覆蓋間隔層228的上表面可以更好的確保導電區域之間的電性絕緣,以減少因結構導通造成的電容元件效能下降。
參照第3J圖,在步驟S200中,緩衝層110被移除。其移除方式可以使用類似或相同於第一堆疊結構100所述的化學機械拋光製程,但本揭露並不以此為限。當第一金屬層222以及部分的電容材料240完全被暴露後,化學機械拋光製程被完成,並且獲得如第3K圖所示的第一堆疊結構200。
第4A圖為根據本揭露之一些實施例的電容元件的示意圖。第4B圖為根據本揭露之另一些實施例的電容元件的示意圖。請參照第4A圖以及第4B圖,在步驟S300中,藉由將第二堆疊結構300之基材310疊合於第一堆疊結構100、200上,使第二堆疊結構300與第一堆疊結構100、200接合。在一些實施例中,第二堆疊結構300藉由電連接單元320被形成,電連接單元320的每一者包含金屬層322、導電接點324以及絕緣層326。具體來說,基材310可以為半導體材料,但本揭露並不以此為限。基材310沿著平面(例如,方向X以及方向Y所組成的平面)排列多個電連接單元320。在一些實施例中,導電接點324形成於基材310上,金屬層322被形成於導電接點324上,並且絕緣層326側向地包覆金屬層322以及導電接點324。具體來說,電連接單元320中的導電接點324以及絕緣層326與基材310接觸,金屬層322與導電接點324以及絕緣層326接觸。每個金屬層322與其對應的導電接點324形成的導電通道,每個導電通道之間被絕緣層326所隔開以達到電性絕緣。
參照第4A圖以及第4B圖,在步驟S300中,第二堆疊結構300之基材310沿著方向Z疊合於第一堆疊結構100、200上。在一些實施例中,第一堆疊結構100、200之表面暴露出導電區域,且將帶有第二堆疊結構300之基材310疊合於第一堆疊結構100、200之表面上的步驟係使得第一堆疊結構100、200的導電區域分別電連接第二堆疊結構300的金屬層322,其中金屬層322對應導電區域的位置排列。具體來說,第二堆疊結構300與第一堆疊結構100、200疊合後,第一堆疊結構100、200中的第一金屬層122、222以及第二金屬層126、226對應地與金屬層322連接。通過金屬層322與導電接點324形成的導電通道,可以將第一金屬層122、222以及第二金屬層126、226個別獨立地電連接至基材310,以達成對個別結構施加不同電性控制的效果。
以上對於本揭露之具體實施方式之詳述,可以明顯地看出,於本揭露的製作電容的方法中,藉由本揭露所提供的方法改良的簡單電容結構,可以改善目前現有電容的製造難度,並且電容結構的簡化能更好的確保電容之間的電性絕緣,以減少因結構導通造成的效能下降。在另一方面,簡單電容結構結合有系統地重複堆疊生長層狀材料製製程,可以同時製作大量的電容結構,降低了每個電容的製造時間提升了生產效率。
前文概述了若干實施例之特徵,使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解,他們可容易地使用本揭露作為設計或修改用於實現相同目的及/或達成本文中所介紹之實施例之相同優勢的其他製程及結構的基礎。熟習此項技術者亦應認識到,此些等效構造不脫離本揭露之精神及範疇,且他們可在不脫離本揭露之精神及範疇的情況下於本文作出各種改變、代替及替換。
100:第一堆疊結構
110:緩衝層
120,220:電容層
122,222:第一金屬層
123,223:開口
124,224:介電層
126,226:第二金屬層
128,228:間隔層
130,230:阻擋層
200:第一堆疊結構
240:電容材料
300:第二堆疊結構
310:基材
320:電連接單元
322:金屬層
324:導電接點
326:絕緣層
M1:方法
S100,S111,S112,S113,S114,S115,S121,S122,S123,S124,S125,S126,S200,S300:步驟
X,Y,Z:方向
當結合隨附諸圖閱讀時,得以自以下詳細描述最佳地理解本揭露之態樣。應注意,根據行業上之標準實務,各種特徵未按比例繪製。事實上,為了論述清楚,可任意地增大或減小各種特徵之尺寸。
第1圖為根據本揭露之一些實施例的製作電容的方法之流程圖。
第2A圖至第2J圖為根據本揭露之一些實施例的製作電容的方法的步驟之示意圖。
第3A圖至第3K圖為根據本揭露之另一些實施例的製作電容的方法的步驟之示意圖。
第4A圖為根據本揭露之一些實施例的電容元件的示意圖。
第4B圖為根據本揭露之另一些實施例的電容元件的示意圖。
M1:方法
S100,S200,S300:步驟
Claims (10)
- 一種製作電容的方法,包含: 製作一第一堆疊結構在一緩衝層上,該第一堆疊結構包含依序堆疊之複數個電容層,每一該些電容層包含依序堆疊之一第一金屬層、一介電層、一第二金屬層以及一間隔層; 移除該緩衝層,以露出該第一堆疊結構之一表面;以及 將帶有一第二堆疊結構之一基材疊合於該第一堆疊結構之該表面上,致使該第二堆疊結構與該第一堆疊結構接合。
- 如請求項1所述之製作電容的方法,其中該製作該第一堆疊結構在該緩衝層上的步驟包含: 沉積該第一金屬層; 蝕刻該第一金屬層以形成複數個開口; 沉積該介電層並且填滿該些開口; 沉積該第二金屬層在該介電層上;以及 沉積該間隔層在該第二金屬層上。
- 如請求項2所述之製作電容的方法,其中該些開口將該第一金屬層分隔為複數個導電區域,並且該些導電區域彼此絕緣。
- 如請求項1所述之製作電容的方法,其中該製作該第一堆疊結構在該緩衝層上的步驟包含: 沉積該第一金屬層; 沉積該介電層在該第一金屬層上; 沉積該第二金屬層在該介電層上; 沉積該間隔層在該第二金屬層上; 蝕刻該間隔層、該第二金屬層、該介電層以及該第一金屬層,以形成複數個開口;以及 以一電容材料填充該些開口。
- 如請求項4所述之製作電容的方法,其中該以該電容材料填充該些開口的步驟包含: 以該電容材料完全覆蓋該些間隔層的至少一上表面。
- 如請求項4所述之製作電容的方法,其中該些開口將該第一金屬層以及該第二金屬層各分隔為複數個導電區域,並且該些導電區域彼此絕緣。
- 如請求項1所述之製作電容的方法,其中該第二堆疊結構藉由複數個電連接單元被形成,該些電連接單元的每一者包含一金屬層、一導電接點以及一絕緣層。
- 如請求項7所述之製作電容的方法,其中該導電接點形成於該基材上,該金屬層被形成於該導電接點上,並且該絕緣層側向地包覆該金屬層以及該導電接點。
- 如請求項7所述之製作電容的方法,其中該第一堆疊結構之該表面暴露出複數個導電區域,且該將帶有該第二堆疊結構之該基材疊合於該第一堆疊結構之該表面上的步驟係使得該第一堆疊結構的該些導電區域分別電連接該第二堆疊結構的該些金屬層,其中該些金屬層對應該些導電區域的位置排列。
- 如請求項1所述之製作電容的方法,其中該移除該緩衝層的步驟包含: 使用一化學機械拋光製程移除該緩衝層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110140798A TWI798910B (zh) | 2021-11-02 | 2021-11-02 | 製作電容的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110140798A TWI798910B (zh) | 2021-11-02 | 2021-11-02 | 製作電容的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI798910B true TWI798910B (zh) | 2023-04-11 |
TW202320350A TW202320350A (zh) | 2023-05-16 |
Family
ID=86948629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110140798A TWI798910B (zh) | 2021-11-02 | 2021-11-02 | 製作電容的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI798910B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070152295A1 (en) * | 2005-12-29 | 2007-07-05 | Der-Chyang Yeh | Metal-insulator-metal capacitor structure having low voltage dependence |
TW200943339A (en) * | 2008-02-22 | 2009-10-16 | Ind Tech Res Inst | Capacitive modules |
-
2021
- 2021-11-02 TW TW110140798A patent/TWI798910B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070152295A1 (en) * | 2005-12-29 | 2007-07-05 | Der-Chyang Yeh | Metal-insulator-metal capacitor structure having low voltage dependence |
TW200943339A (en) * | 2008-02-22 | 2009-10-16 | Ind Tech Res Inst | Capacitive modules |
Also Published As
Publication number | Publication date |
---|---|
TW202320350A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20210143895A (ko) | 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 | |
US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
JPH0818017A (ja) | 半導体素子のキャパシター製造方法 | |
KR20030072145A (ko) | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 | |
JP6888985B2 (ja) | 積層型ミニチュアライズ薄膜電池及びその製造方法 | |
TWI798910B (zh) | 製作電容的方法 | |
US6384444B2 (en) | Semiconductor device including capacitive element of an analog circuit | |
CN110752207B (zh) | 一种背面电容结构及制作方法 | |
CN111630663B (zh) | 电容器及其制作方法 | |
TW202107529A (zh) | 金屬-絕緣層-金屬結構 | |
KR100759215B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
JPH06216318A (ja) | 半導体メモリセルのキャパシタ電極製造方法 | |
CN111785681B (zh) | 存储器件及其制造方法 | |
CN111326511A (zh) | 存储器件及其制造方法 | |
US7566614B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
US7332761B2 (en) | Method for fabricating capacitor of semiconductor device | |
KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100641536B1 (ko) | 높은 정전용량을 갖는 금속-절연체-금속 커패시터의 제조방법 | |
CN112466842A (zh) | 一种多功能tsv结构及其制备方法 | |
KR100644525B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터의 제조 방법 | |
CN117500365B (zh) | 电容器的制备方法 | |
TWI833573B (zh) | 製造半導體元件的方法 | |
TWI794010B (zh) | 製造半導體元件的方法 | |
CN115995448A (zh) | 一种反熔丝单元结构及其制备方法 | |
KR960011662B1 (ko) | 스택캐패시터 제조방법 |