CN104795354A - 一种芯片的集成方法 - Google Patents

一种芯片的集成方法 Download PDF

Info

Publication number
CN104795354A
CN104795354A CN201410023146.8A CN201410023146A CN104795354A CN 104795354 A CN104795354 A CN 104795354A CN 201410023146 A CN201410023146 A CN 201410023146A CN 104795354 A CN104795354 A CN 104795354A
Authority
CN
China
Prior art keywords
semiconductor substrate
chip
integrated approach
back side
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410023146.8A
Other languages
English (en)
Inventor
李新
戚德奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410023146.8A priority Critical patent/CN104795354A/zh
Publication of CN104795354A publication Critical patent/CN104795354A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种芯片的集成方法，包括以下步骤：S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。本发明将有源器件和无源器件集成到一片芯片的正背面并通过TSV互连，使制作的芯片面积减小，厚度降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。

Description

一种芯片的集成方法
技术领域
本发明属于半导体制造领域，涉及一种芯片的集成方法。
背景技术
目前超大规模集成电路（VLSI）正向“更快、更小、更轻、更便宜”的发展方向不断发展，芯片面积随着工艺发展不断减小，但是对于多数无源器件的面积（电容，电感等）很难随着工艺节点的减小而减小。
在传统的CMOS工艺中一般常规使用的金属-绝缘体-金属（MIM）电容的密度一般约为～1fF/μm2，通常需要使用较大的芯片面积才能达到设计所要求的电容大小，这样不利于器件的小型化。另外，作为电感的器件也通常需要较大的芯片面积。
采用硅通孔（TSV）技术的3D集成方法能提高器件的数据交换速度、减少功耗以及提高输入/输出端密度等方面的性能。存储器件的制造商采用同系列芯片的TSV集成技术来生产芯片堆叠型的动态随机存储器件（DRAM），可提高单位电路板面积/体积上的器件存储容量。这种方法能减少存储器芯片和处理器芯片间信号传输的延迟并能增加带宽。对不同系列芯片进行集成的主要应用是移动设备中的图像传感器和通信芯片。采用TSV技术也可以提高器件的良率，因为大尺寸芯片可以分割为几个功能模块的芯片（小尺寸芯片具有更高的器件良率），再将它们进行相互堆叠的垂直集成，或者将它们在同一插入中介层上进行彼此相邻的平面集成。
许多方法都可以实现硅通孔TSV集成工艺。最为简单的一种方法是采用一个硅中介层，在该中介层上先刻蚀出通孔并用金属（通常是用金属铜）进行填充。这种中介层也可以具有镶嵌工艺形成的多层互连结构，用来对彼此相邻放置的芯片形成电互连。采用中介层的方法使得终端产品设计者能迅速地把两个芯片集成在一起，而无需在单个芯片上制作TSV。迄今为止，TSV的发展主要集中在了中通孔(via-middle)方式和后通孔(via-last)这两种方式上，这两种方式都是在有源芯片上制作形成TSV。在中通孔方案中，它是在金半接触/晶体管形成以后，但是在后端工序（BEOL）之前，在晶圆上刻蚀制作出TSV。在后通孔方案中，它是在后端工艺（BEOL）之后，再在减薄晶圆的背面刻蚀制作出TSV。
目前通常采用IPD技术(集成无源器件)将大面积无源器件集成到单独的芯片上，然后采用封装的方式将无源器件与CMOS器件集成到一起，这种方式可以大大减小芯片的面积，一定程度上促进了芯片的小型化发展。但是这种方式将芯片将堆叠在一起，反而会增加芯片的厚度。不利于器件的小型化。
因此提供一种芯片的集成方法，以减小芯片面积、降低芯片厚度、满足芯片的小型化需求实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片的集成方法，用于解决现有技术中将大面积无源器件集成到单独的芯片上，然后采用封装的方式将无源器件与CMOS器件集成到一起导致芯片厚度增加，面积较大，不利于器件小型化的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片的集成方法，所述芯片的集成方法至少包括以下步骤：
S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；
S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；
S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；
S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；
S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。
可选地，于所述步骤S5中，在所述半导体衬底背面形成无源器件之前首先在所述半导体衬底背面形成一绝缘层，所述绝缘层未覆盖所述TSV导电柱，然后再在所述绝缘层上形成所述无源器件。
可选地，所述绝缘层的材料为聚酰亚胺。
可选地，于所述步骤S5中在所述半导体衬底背面形成无源器件后，继续在所述半导体衬底背面形成背面金属互连层。
可选地，形成所述背面金属互连层后，接着在所述背面金属互连层上形成钝化层。
可选地，于所述步骤S4中减薄半导体衬底背面及所述步骤S5中在所述半导体衬底背面形成无源器件时，所述半导体衬底正面固定于一负载基板上。
可选地，所述无源器件包括电容、电感及电阻中的一种或多种。
可选地，所述有源器件包括晶体三极管、场效应管及晶闸管中的一种或多种。
可选地，所述TSV导电柱的材料包括Cu。
可选地，所述TSV导电柱与所述半导体衬底之间依次形成有扩散阻挡层及介质层。
如上所述，本发明的芯片的集成方法，具有以下有益效果：本发明在CMOS工艺的基础上，采用背面工艺直接将大面积无源器件集成到芯片背面，并采用TSV技术将芯片正面的有源器件与芯片背面的无源器件互连。本发明的芯片的集成方法将有源器件和无源器件集成到一片芯片上，并通过TSV导电柱进行互连，不仅可以实现芯片面积的大大降低，同时使制作的芯片相对于堆叠集成芯片厚度显著降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。
附图说明
图1显示为本发明的芯片的集成方法的工艺流程图。
图2显示为本发明的芯片的集成方法中在半导体衬底正面制作有源器件的示意图。
图3显示为本发明的芯片的集成方法中在半导体衬底正面制作TSV导电柱的示意图。
图4显示为本发明的芯片的集成方法中在半导体衬底正面制作正面金属互连层的示意图。
图5显示为本发明的芯片的集成方法中将半导体衬底背面减薄的示意图。
图6显示为本发明的芯片的集成方法中在半导体衬底背面形成绝缘层的示意图。
图7显示为本发明的芯片的集成方法中在绝缘层上形成无源器件的示意图。
图8显示为本发明的芯片的集成方法中在半导体衬底背面形成背面金属互连层及钝化层的示意图。
图9显示为本发明的芯片的集成方法中将半导体衬底翻转并去除负载基板后的示意图。
图10显示为利用本发明的芯片的集成方法形成的一种芯片的结构示意图。
元件标号说明
S1～S5 步骤
1      半导体衬底
2      有源器件
3      TSV导电柱
4      正面金属互连层
5      负载基板
6      绝缘层
7      无源器件
8      背面金属互连层
9      钝化层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种芯片的集成方法，请参阅图1，显示为本发明的芯片的集成方法的工艺流程图，如图所示，该方法至少包括以下步骤：
步骤S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；
步骤S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；
步骤S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；
步骤S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；
步骤S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。
首先请参阅图2，执行步骤S1：提供一半导体衬底1，在所述半导体衬底1正面制作有源器件2。
具体的，所述半导体衬底1为硅、锗、SOI等常规半导体衬底，采用常规的CMOS前段工艺如氧化、扩散、光刻、场区注入、栅极制作、源漏极制作、硅化物形成等在所述半导体衬底1正面制作有源器件2，所述有源器件2包括晶体三极管、场效应管及晶闸管中的一种或多种，可根据功能需要进行不同的设计。该工艺为本领域的公知常识，具体制作过程此处不再赘述。
接着请参阅图3，执行步骤S2：接着在所述半导体衬底1正面制作若干深入所述半导体衬底1中的TSV导电柱3，所述TSV导电柱3未穿透所述半导体衬底1。
具体的，所述TSV导电柱3的材料包括Cu，所述TSV导电柱3与所述半导体衬底1之间依次形成有扩散阻挡层及介质层。其具体制作方法为：先在所述半导体衬底1正面刻蚀出若干TSV盲孔，接着在刻蚀完成的孔壁上沉积用于绝缘的介质层，然后在介质层表面沉积扩散阻挡层，再在扩散阻挡层上沉积Cu种子层最后用电镀法将Cu填充进TSV孔并退火，形成所述TSV导电柱3。
然后请参阅图4，执行步骤S3：采用金属互连工艺在所述半导体衬底1正面形成正面金属互连层4。
所述正面金属互连层4可包括多层金属互连，通过淀积金属层并图形化、淀积层间介质层、制作通孔、淀积另一层金属层并图形化等常规CMOS后段工艺制成，所述正面金属互连层4用于连接所述有源器件中的各元件。
再请参阅图5，执行步骤S4：将所述半导体衬底1背面减薄直至露出所述TSV导电柱3。
具体的，通过化学机械抛光等减薄工艺将所述半导体衬底1背面减薄，使所述TSV导电柱3另一端露出，其中所述TSV导电柱3端部略微高出减薄后的半导体衬底表面。
最后请参阅图6至图7，执行步骤S5：在所述半导体衬底1背面形成无源器件7，所述无源器件7通过所述TSV导电柱3及所述正面金属互连层4与所述有源器件2连接。
具体的，首先在所述半导体衬底背面形成一绝缘层6，所述绝缘层6未覆盖所述TSV导电柱3，然后再在所述绝缘层6上形成所述无源器件2。所述绝缘层6的材料优选为聚酰亚胺（ZKPI polymide），采用低温在所述半导体衬底背面覆盖聚酰亚胺绝缘层，具有有更好的平坦化性能，并对Si、Al、介电材料等具有良好的粘附性能。所述无源器件7包括电容、电感及电阻中的一种或多种。
以所述无源器件7为MIM电容为例，首先在所述绝缘层上沉积第一层金属，然后在所述第一层金属上覆盖电容介质层，再在所述电容介质层上覆盖第二层金属，形成金属-介质层-金属结构，然后对该结构进行图形化，形成MIM电容。
请参阅图8，在所述半导体衬底1背面形成无源器件7后，还可以继续在所述半导体衬底背面形成背面金属互连层8，并接着在所述背面金属互连层8上形成钝化层9。所述钝化层9的作用是形成表面保护层，进行绝缘。
具体的，以上述MIM电容的制作过程为例，接着对所述第一层金属图形化，形成下层金属互连层，后续还包括沉积层间介质层、形成层间通孔、形成第三层金属并图形化等步骤以完成所述正面金属互连层8的制作。此处仅为实例，根据不同的互连要求，该过程包括的步骤、工艺参数等也不同，此处不应过分限制本发明的保护范围。
在以上减薄半导体衬底背面及在所述半导体衬底背面形成无源器件时，所述半导体衬底1正面固定于一负载基板5上，以保护所述半导体衬底1正面的有源器件及正面金属互连层。
请参阅图9，显示为完成背面器件制作后将所述半导体衬底翻转过来并去除附在基板后的示意图。所述半导体衬底1正面的有源器件2通过所述TSV导电柱3及所述正面金属互连层4与所述半导体衬底1背面的无源器件7连接。所述无源器件7集成在所述半导体衬底背面，相对于有源器件与无源器件集成到同一面的方式，本发明的芯片的集成方法不仅可以实现芯片面积的大大降低，同时还可以使得无源器件的面积限制放宽，可以将无源器件制作得更大，以获得更优异的性能如更大电容、更高感值等。相对于将无源器件集成到单独芯片上并采用封装的方式将无源器件与CMOS器件集成到一起的方式及通过TSV转接板将上下芯片堆叠封装的方式，本发明的有源器件与无源器件分别集成在同一片半导体衬底的正面及背面，TSV导电柱也形成于该半导体衬底中，将正面的有源器件与无源器件进行互连，使得芯片厚度显著减小。由于芯片堆叠方式中，每一片芯片均是基于一种衬底制作，而每一衬底如硅圆片均具有第一厚度，使得堆叠后整体芯片厚度增加，本发明的芯片集成方法中，有源器件与无源器件分别集成在同一片半导体衬底的正面及背面，芯片厚度减小可达60%以上，满足芯片更加小型化的需求。
为了更清楚的了解本发明的芯片集成方法，请参阅图10，显示为利用本发明的芯片的集成方法形成的一种芯片的结构示意图，其中正面的有源器件2包括STI、栅极等，正面金属互连层4包括几层金属互连，背面的无源器件7为一个MIM电容，背面金属互连层8亦包括两层金属互连，TSV导电柱3将正背面的器件进行互连。需要指出的是，此处仅为实例，根据不同的功能需求，所述有源器件及无源器件的种类可进行调整，此为本领域的公知常识，不应过分限制本发明的保护范围。
综上所述，本发明的芯片的集成方法在CMOS工艺的基础上，采用背面工艺直接将大面积无源器件集成到芯片背面，并采用TSV技术将芯片正面的有源器件与芯片背面的无源器件互连。本发明的芯片的集成方法将有源器件和无源器件集成到一片芯片上，并通过TSV导电柱进行互连，不仅可以实现芯片面积的大大降低，同时使制作的芯片相对于堆叠集成芯片厚度显著降低，厚度减小可达到60%以上，满足芯片更加小型化的需求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片的集成方法，其特征在于，所述芯片的集成方法至少包括以下步骤：
S1：提供一半导体衬底，在所述半导体衬底正面制作有源器件；
S2：接着在所述半导体衬底正面制作若干深入所述半导体衬底中的TSV导电柱，所述TSV导电柱未穿透所述半导体衬底；
S3：采用金属互连工艺在所述半导体衬底正面形成正面金属互连层；
S4：将所述半导体衬底背面减薄直至露出所述TSV导电柱；
S5：在所述半导体衬底背面形成无源器件，所述无源器件通过所述TSV导电柱及所述正面金属互连层与所述有源器件连接。
2.根据权利要求1所述的芯片的集成方法，其特征在于：于所述步骤S5中在所述半导体衬底背面形成无源器件之前首先在所述半导体衬底背面形成一绝缘层，所述绝缘层未覆盖所述TSV导电柱，然后再在所述绝缘层上形成所述无源器件。
3.根据权利要求2所述的芯片的集成方法，其特征在于：所述绝缘层的材料为聚酰亚胺。
4.根据权利要求1所述的芯片的集成方法，其特征在于：于所述步骤S5中在所述半导体衬底背面形成无源器件后，继续在所述半导体衬底背面形成背面金属互连层。
5.根据权利要求4所述的芯片的集成方法，其特征在于：形成所述背面金属互连层后，接着在所述背面金属互连层上形成钝化层。
6.根据权利要求1所述的芯片的集成方法，其特征在于：于所述步骤S4中减薄半导体衬底背面及所述步骤S5中在所述半导体衬底背面形成无源器件时，所述半导体衬底正面固定于一负载基板上。
7.根据权利要求1所述的芯片的集成方法，其特征在于：所述无源器件包括电容、电感及电阻中的一种或多种。
8.根据权利要求1所述的芯片的集成方法，其特征在于：所述有源器件包括晶体三极管、场效应管及晶闸管中的一种或多种。
9.根据权利要求1所述的芯片的集成方法，其特征在于：所述TSV导电柱的材料包括Cu。
10.根据权利要求1所述的芯片的集成方法，其特征在于：所述TSV导电柱与所述半导体衬底之间依次形成有扩散阻挡层及介质层。
CN201410023146.8A 2014-01-17 2014-01-17 一种芯片的集成方法 Pending CN104795354A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410023146.8A CN104795354A (zh) 2014-01-17 2014-01-17 一种芯片的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410023146.8A CN104795354A (zh) 2014-01-17 2014-01-17 一种芯片的集成方法

Publications (1)

Publication Number Publication Date
CN104795354A true CN104795354A (zh) 2015-07-22

Family

ID=53560067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410023146.8A Pending CN104795354A (zh) 2014-01-17 2014-01-17 一种芯片的集成方法

Country Status (1)

Country Link
CN (1) CN104795354A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346149A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于背面查找表的处理器
CN107644839A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
CN109786261A (zh) * 2018-12-29 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种集成被动元件的封装方法及结构
CN110265397A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
US10679941B2 (en) 2017-08-31 2020-06-09 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
CN111508828A (zh) * 2020-03-26 2020-08-07 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2022061817A1 (zh) * 2020-09-27 2022-03-31 深圳市大疆创新科技有限公司 芯片及制备方法、接收芯片、测距装置、可移动平台
CN117690925A (zh) * 2024-02-01 2024-03-12 浙江大学 GaN基器件的单片集成结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380028B1 (en) * 1999-04-08 2002-04-30 Hyundai Electronics Industries Co., Ltd. Semiconductor device and a method of manufacturing thereof
CN1823413A (zh) * 2003-08-15 2006-08-23 飞思卡尔半导体公司 具有相对边电触点的半导体器件及其制造方法
CN102487046A (zh) * 2010-12-06 2012-06-06 中国科学院微电子研究所 一种适用于芯片内光互连系统的硅基光电异质集成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380028B1 (en) * 1999-04-08 2002-04-30 Hyundai Electronics Industries Co., Ltd. Semiconductor device and a method of manufacturing thereof
CN1823413A (zh) * 2003-08-15 2006-08-23 飞思卡尔半导体公司 具有相对边电触点的半导体器件及其制造方法
CN102487046A (zh) * 2010-12-06 2012-06-06 中国科学院微电子研究所 一种适用于芯片内光互连系统的硅基光电异质集成方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346149B (zh) * 2016-05-04 2020-10-27 杭州海存信息技术有限公司 基于背面查找表的处理器
CN107346149A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于背面查找表的处理器
CN107644839A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
CN107644839B (zh) * 2017-08-31 2018-10-02 长江存储科技有限责任公司 用于三维存储器的晶圆三维集成引线工艺及其结构
US11791265B2 (en) 2017-08-31 2023-10-17 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10679941B2 (en) 2017-08-31 2020-06-09 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US11276642B2 (en) 2017-08-31 2022-03-15 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10796993B2 (en) 2017-08-31 2020-10-06 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
CN109786261A (zh) * 2018-12-29 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种集成被动元件的封装方法及结构
CN110265397A (zh) * 2019-06-28 2019-09-20 芯盟科技有限公司 存储器结构及其形成方法
CN111508828A (zh) * 2020-03-26 2020-08-07 长江存储科技有限责任公司 3d存储器件及其制造方法
WO2022061817A1 (zh) * 2020-09-27 2022-03-31 深圳市大疆创新科技有限公司 芯片及制备方法、接收芯片、测距装置、可移动平台
CN117690925A (zh) * 2024-02-01 2024-03-12 浙江大学 GaN基器件的单片集成结构及其制备方法
CN117690925B (zh) * 2024-02-01 2024-05-14 浙江大学 GaN基器件的单片集成结构及其制备方法

Similar Documents

Publication Publication Date Title
CN104795354A (zh) 一种芯片的集成方法
JP6310217B2 (ja) Ｔｓｖ構造を備える集積回路素子及びその製造方法
US9691684B2 (en) Integrated circuit device including through-silicon via structure and decoupling capacitor and method of manufacturing the same
CN101410969B (zh) 具有高q晶片背面电容器的半导体集成电路器件
JP4222929B2 (ja) チップ・キャリア
CN102820280B (zh) 用于集成电路的非分层式金属层
JP6548377B2 (ja) 集積回路素子及びその製造方法
US8884440B2 (en) Integrated circuit device including through-silicon via structure having offset interface
US9437491B2 (en) Method of forming chip with through silicon via electrode
US8921198B2 (en) Method and structure for forming a deep trench capacitor
KR20140108935A (ko) 반도체 소자 및 그 제조방법
CN107251215A (zh) 堆叠器件
CN102104009B (zh) 一种三维硅基电容器的制作方法
CN105514093A (zh) 基于硅通孔技术的半导体电容器及其制造方法、封装结构
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN104766806A (zh) 晶圆三维集成的方法
TWI571988B (zh) 具有矽貫穿電極的晶片以及其形成方法
CN104517959A (zh) 半导体结构及其形成方法
CN116114396A (zh) 前道工艺互连结构以及相关联的系统和方法
TW201222783A (en) System with logic and embedded MIM capacitor
CN104766828A (zh) 晶圆三维集成的方法
KR20120045402A (ko) 반도체 집적회로 및 그의 제조 방법
CN106449372A (zh) 一种mim电容器结构的制造方法
CN118039562A (zh) 多层堆叠晶片接合结构及其制作方法
KR20140038195A (ko) Ｔｓｖ구조 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150722