JPS5912013B2 - ハンドウタイシユウセキカイロ - Google Patents
ハンドウタイシユウセキカイロInfo
- Publication number
- JPS5912013B2 JPS5912013B2 JP14546475A JP14546475A JPS5912013B2 JP S5912013 B2 JPS5912013 B2 JP S5912013B2 JP 14546475 A JP14546475 A JP 14546475A JP 14546475 A JP14546475 A JP 14546475A JP S5912013 B2 JPS5912013 B2 JP S5912013B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- external wiring
- silicon film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、多結晶シリコンを用いて外部配線金属と接続
する半導体集積回路に関する。
する半導体集積回路に関する。
半導体集積回路は、次第に大容量化、大規模集積化され
、それに伴ないパターンの微細化が行なわれてきたが、
外部配線に接続するためのパターン、いわゆるコンタク
ト、パターンは写真食刻法に使用されるホトレジスト膜
の精度限界により微細化に限度があつた。
、それに伴ないパターンの微細化が行なわれてきたが、
外部配線に接続するためのパターン、いわゆるコンタク
ト、パターンは写真食刻法に使用されるホトレジスト膜
の精度限界により微細化に限度があつた。
このためコンタクトパターンの大きさが集積度の上限を
決定する大きな要因となつていた。従来、外部配線金属
を接続する方法の一つとして、リンガラス等のフィール
ド絶縁膜の上に多結晶シリコン膜を設け、更にその上に
二酸化シリコン等の絶縁膜を設け、該絶縁膜を開口しア
ルミニウム等の配線金属でおおうことにより多結晶シリ
コンと外部配線とを接続する方法が用いられている。
決定する大きな要因となつていた。従来、外部配線金属
を接続する方法の一つとして、リンガラス等のフィール
ド絶縁膜の上に多結晶シリコン膜を設け、更にその上に
二酸化シリコン等の絶縁膜を設け、該絶縁膜を開口しア
ルミニウム等の配線金属でおおうことにより多結晶シリ
コンと外部配線とを接続する方法が用いられている。
この方法では、コンタクト穴が多結晶シリコン膜より大
きいときコンタクト穴形成のためのエッチング液により
多結晶シリコンの存在しないイールド絶縁膜が侵され半
導体装置の信頼性を低下させる問題か起るので、多結晶
シリコン膜はコンタクト穴よりも数ミクロン大きいこと
が必要である。従つて、このパターンを多数使用して構
成される半導体装置もまた大きくならざると得ない１０
欠点があつた。本発明は上記欠点を除き、多結晶シリコ
ンを用いて外部配線金属との接続を改良し、集積度を向
上させた半導体集積回路を提供するものである。
きいときコンタクト穴形成のためのエッチング液により
多結晶シリコンの存在しないイールド絶縁膜が侵され半
導体装置の信頼性を低下させる問題か起るので、多結晶
シリコン膜はコンタクト穴よりも数ミクロン大きいこと
が必要である。従つて、このパターンを多数使用して構
成される半導体装置もまた大きくならざると得ない１０
欠点があつた。本発明は上記欠点を除き、多結晶シリコ
ンを用いて外部配線金属との接続を改良し、集積度を向
上させた半導体集積回路を提供するものである。
本発明の半導体集積回路は、腐食速度の遅い絶１５縁膜
の上に多結晶シリコン膜を設け、該多結晶シリコン膜の
端部近傍以外を腐食速度の速い絶縁膜で覆い、前記多結
晶シリコン膜の露出上面と露出側面とに外部配線金属を
接続せしめたことを特徴とする。２０本発明によれば、
腐食速度の遅い絶縁膜を用いているのでコンタクトパタ
ーン開口時に多結晶シリコン膜下の絶縁膜が侵されるこ
とはほとんどない。
の上に多結晶シリコン膜を設け、該多結晶シリコン膜の
端部近傍以外を腐食速度の速い絶縁膜で覆い、前記多結
晶シリコン膜の露出上面と露出側面とに外部配線金属を
接続せしめたことを特徴とする。２０本発明によれば、
腐食速度の遅い絶縁膜を用いているのでコンタクトパタ
ーン開口時に多結晶シリコン膜下の絶縁膜が侵されるこ
とはほとんどない。
従つて従来のようにコンタクトパターンの寸法より大き
い多結晶シリコン膜を形成する必要が２５ない。また、
外部配線金属は多結晶シリコンの上面のみならず側面と
も接続するから接続面積が広くなる。このような利点に
より、コンタクトパターンの寸法を従来よりもずつと小
さくでき集積度を向上できる効果が大きい。３０次にこ
の発明を図面を用いて詳細に説明する。
い多結晶シリコン膜を形成する必要が２５ない。また、
外部配線金属は多結晶シリコンの上面のみならず側面と
も接続するから接続面積が広くなる。このような利点に
より、コンタクトパターンの寸法を従来よりもずつと小
さくでき集積度を向上できる効果が大きい。３０次にこ
の発明を図面を用いて詳細に説明する。
第１図は従来の半導体集積回路の外部配線取付部近傍の
平面図、第２図は第１図のＡ−Ａ’断面図である。半導
体基板１の上にフィールド絶縁膜としてリ３５ンガラス
膜２が設けられ、その上に多結晶シリコン膜３が設けら
れ、外部配線金属４と接続する部分以外の多結晶シリコ
ン膜は二酸化シリコン等の絶縁膜５で覆われている。
平面図、第２図は第１図のＡ−Ａ’断面図である。半導
体基板１の上にフィールド絶縁膜としてリ３５ンガラス
膜２が設けられ、その上に多結晶シリコン膜３が設けら
れ、外部配線金属４と接続する部分以外の多結晶シリコ
ン膜は二酸化シリコン等の絶縁膜５で覆われている。
このような構造においては、多結晶シリコン膜一がコン
タクトパターンより小さければコンタクトパターン形成
のためのエツチング時に丁地の絶縁膜２もエツチングさ
れて半導体素子を損傷する欠点がある。
タクトパターンより小さければコンタクトパターン形成
のためのエツチング時に丁地の絶縁膜２もエツチングさ
れて半導体素子を損傷する欠点がある。
第３図は本発明にかかる半導体集積回路の一実施例を示
す平面図、第４図は第３図のＢ−Ｂ’断面図である。
す平面図、第４図は第３図のＢ−Ｂ’断面図である。
半導体基板１１の上にリンガラス層１２を設け，その上
に腐食速度の遅い絶縁膜、例えば窒化シリコン膜１３を
設け、その上に多結晶シリコン膜１４を設け、該多結晶
シリコン膜１４の端部近傍を除く表面を二酸化シリコン
膜１５で覆い、該多結晶シリコン膜１４の露出部分及び
その近傍に外部配線金属１６を設ける。
に腐食速度の遅い絶縁膜、例えば窒化シリコン膜１３を
設け、その上に多結晶シリコン膜１４を設け、該多結晶
シリコン膜１４の端部近傍を除く表面を二酸化シリコン
膜１５で覆い、該多結晶シリコン膜１４の露出部分及び
その近傍に外部配線金属１６を設ける。
上記構造にすれば、二酸化シリコン膜１５を選択エツチ
ングして多結晶シリコン膜１４の端部を露出する工程に
おいて、弗酸−弗化アンモニウム’一水系の二酸化シリ
コンエツチング液は窒化シリコンをほとんど侵さないか
らリンガラス層１２は窒化シリコン膜１３の保護により
全く侵されなく半導体装置を損傷しない。
ングして多結晶シリコン膜１４の端部を露出する工程に
おいて、弗酸−弗化アンモニウム’一水系の二酸化シリ
コンエツチング液は窒化シリコンをほとんど侵さないか
らリンガラス層１２は窒化シリコン膜１３の保護により
全く侵されなく半導体装置を損傷しない。
また、多結晶シリコン膜１４の端部の上面及び側面にお
いて外部配線金属と接触しているので従来のように大き
なコンタクトパターン穴を必要とせず、コンタクトパタ
ーン穴を小さくでき従つて集積度を上げることができる
。多結晶シリコン膜の端部形状は任意に選ぶことができ
る。
いて外部配線金属と接触しているので従来のように大き
なコンタクトパターン穴を必要とせず、コンタクトパタ
ーン穴を小さくでき従つて集積度を上げることができる
。多結晶シリコン膜の端部形状は任意に選ぶことができ
る。
一方、たとえばこの実施例における二酸化シリコンのエ
ツチング液はアルミニウムに対して数＋Ａ／分程度のエ
ツチレートをもつているので、アルミニウム膜を用いる
ことはあまり適当ではない。本願発明はもつとも好まし
い配線およびそこへのコンタクト構造を得ようとするも
のであるから、多結晶シリコン膜を用いる。すなわち多
結晶シリコン膜は上記二酸化シリコンのエツチング液に
対して、そのエツチレートはほとんどｏであるからであ
る。不要な二酸化シリコンを完全に除去するためには十
分長時間のエツチングを行わなければならないが、この
場合はアルミニウムの配線は上記理由から不適当であり
、本発明のように多結晶シリコンを用いる必要がある。
第５図は本発明にかかる半導体集積回路の他の実施例の
断面図である。
ツチング液はアルミニウムに対して数＋Ａ／分程度のエ
ツチレートをもつているので、アルミニウム膜を用いる
ことはあまり適当ではない。本願発明はもつとも好まし
い配線およびそこへのコンタクト構造を得ようとするも
のであるから、多結晶シリコン膜を用いる。すなわち多
結晶シリコン膜は上記二酸化シリコンのエツチング液に
対して、そのエツチレートはほとんどｏであるからであ
る。不要な二酸化シリコンを完全に除去するためには十
分長時間のエツチングを行わなければならないが、この
場合はアルミニウムの配線は上記理由から不適当であり
、本発明のように多結晶シリコンを用いる必要がある。
第５図は本発明にかかる半導体集積回路の他の実施例の
断面図である。
第５図において、２１は半導体基板、２２はリンガラス
層、２３は窒化シリコン膜、２４は多結晶シリコン膜、
２５は二酸化シリコン膜、２６は外部配線金属であつて
、多結晶シリコン膜２４の端部は刃状に傾斜していて、
傾斜面において外部配線金属と接触している。
層、２３は窒化シリコン膜、２４は多結晶シリコン膜、
２５は二酸化シリコン膜、２６は外部配線金属であつて
、多結晶シリコン膜２４の端部は刃状に傾斜していて、
傾斜面において外部配線金属と接触している。
以上詳細に説明したように本発明によれば、コンタクト
パターン寸法を従来より小さくできるため集積度を向上
できる、腐食速度の遅い絶縁膜てフイールド絶縁膜を保
護しているので信頼性を向上できる、多結晶シリコン膜
端耶で外部配線金属と確実に接続されるなど当該分野に
おける効果は著しい。
パターン寸法を従来より小さくできるため集積度を向上
できる、腐食速度の遅い絶縁膜てフイールド絶縁膜を保
護しているので信頼性を向上できる、多結晶シリコン膜
端耶で外部配線金属と確実に接続されるなど当該分野に
おける効果は著しい。
第１図は従来の半導体集積回路の外部配線取付部近傍の
平面図、第２図は第１図のＡ−Ａ’断面図、第３図は本
発明にかかる半導体集積回路の一実施例を示す平面図、
第４図は第３図のＢ−Ｂ’断面図、第５図は本発明にか
かる半導体集積回路の他の実施例の断面図である。 １・・・・・・半導体基板、２・・・・・・リンガラス
層、３・・・・・・多結晶シリコン膜、４・・・・・・
二酸化シリコン膜一５・・・・・・外部配線金属、１１
・・・・・・半導体基板、１２・・・・・・リンガラス
層、１３・・・・・・窒化シリコン膜、ＩＡ−・−・・
・多結晶シリコン膜、１５・・・・・・二酸化シリコン
膜、１６・・・・・・外部配線金属、２１・・・・・・
半導体基板、２２・・・・・・リンガラス層、２３・・
・・・・窒化シリコン膜、２４・・・一・・多結晶シリ
コン膜、２５・・・・・・二酸化シリコン膜、− ２６
・・・・・・外部配線金属。
平面図、第２図は第１図のＡ−Ａ’断面図、第３図は本
発明にかかる半導体集積回路の一実施例を示す平面図、
第４図は第３図のＢ−Ｂ’断面図、第５図は本発明にか
かる半導体集積回路の他の実施例の断面図である。 １・・・・・・半導体基板、２・・・・・・リンガラス
層、３・・・・・・多結晶シリコン膜、４・・・・・・
二酸化シリコン膜一５・・・・・・外部配線金属、１１
・・・・・・半導体基板、１２・・・・・・リンガラス
層、１３・・・・・・窒化シリコン膜、ＩＡ−・−・・
・多結晶シリコン膜、１５・・・・・・二酸化シリコン
膜、１６・・・・・・外部配線金属、２１・・・・・・
半導体基板、２２・・・・・・リンガラス層、２３・・
・・・・窒化シリコン膜、２４・・・一・・多結晶シリ
コン膜、２５・・・・・・二酸化シリコン膜、− ２６
・・・・・・外部配線金属。
Claims (1)
- １ 多結晶シリコンを用いて外部配線金属との接続を行
なう半導体集積回路において、腐食速度の遅い絶縁膜の
上に多結晶シリコン膜を設け、該多結晶シリコン膜の端
部近傍以外を腐食速度の速い絶縁膜で覆い、前記多結晶
シリコン膜の露出上面と露出側面とに外部配線金属を接
続せしめたことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14546475A JPS5912013B2 (ja) | 1975-12-05 | 1975-12-05 | ハンドウタイシユウセキカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14546475A JPS5912013B2 (ja) | 1975-12-05 | 1975-12-05 | ハンドウタイシユウセキカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5268388A JPS5268388A (en) | 1977-06-07 |
| JPS5912013B2 true JPS5912013B2 (ja) | 1984-03-19 |
Family
ID=15385832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14546475A Expired JPS5912013B2 (ja) | 1975-12-05 | 1975-12-05 | ハンドウタイシユウセキカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912013B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153751A (en) * | 1980-04-28 | 1981-11-27 | Nec Corp | Semiconductor device |
| EP0296707A1 (en) * | 1987-06-12 | 1988-12-28 | Hewlett-Packard Company | Incorporation of dielectric layers in a semiconductor |
| JPH0750739B2 (ja) * | 1989-01-19 | 1995-05-31 | 三洋電機株式会社 | 半導体集積回路の多層配線構造 |
-
1975
- 1975-12-05 JP JP14546475A patent/JPS5912013B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5268388A (en) | 1977-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005949B1 (ko) | 반도체 디바이스 제조공정 | |
| US5321211A (en) | Integrated circuit via structure | |
| JP2005093486A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3077316B2 (ja) | 集積回路装置 | |
| JPH0135495B2 (ja) | ||
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JP3453163B2 (ja) | 集積回路においてコンタクト構成体を製造する方法 | |
| US3904454A (en) | Method for fabricating minute openings in insulating layers during the formation of integrated circuits | |
| JPS5912013B2 (ja) | ハンドウタイシユウセキカイロ | |
| JPS6343892B2 (ja) | ||
| JPS6156608B2 (ja) | ||
| JPWO2003015183A1 (ja) | 薄膜構造体の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| TWI240342B (en) | Aluminum cap for reducing scratch and wire-bond bridging of bond pads | |
| KR100365701B1 (ko) | 티엠에이에이취용액에 의한 매스의 언더컷팅을 보상하기 위한반도체 가속도센서의 제조방법 | |
| JPS6351657A (ja) | 金属パタ−ンの形成方法 | |
| JP2761334B2 (ja) | 半導体装置の製法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPH0115145B2 (ja) | ||
| JPH0220139B2 (ja) | ||
| JPH07176500A (ja) | エッチング方法 | |
| JPS59105339A (ja) | 半導体装置の製造方法 | |
| JPH07245286A (ja) | 半導体素子の製造方法 | |
| JPS6015950A (ja) | 半導体集積回路装置 | |
| JPS6178140A (ja) | 半導体装置の製造方法 |