JP2000031392A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000031392A JP2000031392A JP11133850A JP13385099A JP2000031392A JP 2000031392 A JP2000031392 A JP 2000031392A JP 11133850 A JP11133850 A JP 11133850A JP 13385099 A JP13385099 A JP 13385099A JP 2000031392 A JP2000031392 A JP 2000031392A
- Authority
- JP
- Japan
- Prior art keywords
- film
- capacitor
- semiconductor device
- protective film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 230000001681 protective effect Effects 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 28
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 25
- 239000011574 phosphorus Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- OOMSNAKIPQWBDX-UHFFFAOYSA-N [Si]=O.[P] Chemical compound [Si]=O.[P] OOMSNAKIPQWBDX-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 hydrogen compound Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体膜および高誘電体膜を容量絶縁膜と
する容量素子のリーク電流の増加を防止し、絶縁耐圧の
低下を防止する。 【解決手段】 シリコン基板1の層間絶縁膜2の上に下
電極7と強誘電体膜または高誘電率を有する誘電体膜な
どの容量絶縁膜8と上電極9とからなる容量素子10が
形成されており、容量素子10を覆って第1の保護膜1
1が形成されており、半導体集積回路または容量素子1
0に接続される金属配線13a,13bが形成されてお
り、かつ容量素子10を覆ってりんを添加した酸化珪素
膜15とりんを添加しない酸化珪素膜16とが積層して
形成されている。
する容量素子のリーク電流の増加を防止し、絶縁耐圧の
低下を防止する。 【解決手段】 シリコン基板1の層間絶縁膜2の上に下
電極7と強誘電体膜または高誘電率を有する誘電体膜な
どの容量絶縁膜8と上電極9とからなる容量素子10が
形成されており、容量素子10を覆って第1の保護膜1
1が形成されており、半導体集積回路または容量素子1
0に接続される金属配線13a,13bが形成されてお
り、かつ容量素子10を覆ってりんを添加した酸化珪素
膜15とりんを添加しない酸化珪素膜16とが積層して
形成されている。
Description
【0001】
【発明の属する技術分野】本発明は、高誘電率を有する
誘電体膜または強誘電体膜を容量絶縁膜とする容量素子
を内蔵する半導体装置の製造方法に関する。
誘電体膜または強誘電体膜を容量絶縁膜とする容量素子
を内蔵する半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、民生用電子機器の高度化に伴い電
子機器から発生される電磁波雑音である不要輻射が大き
な問題になっており、この不要輻射低減対策として高誘
電率を有する誘電体膜(以下高誘電体膜という)を容量
絶縁膜とする大容量の容量素子を半導体集積回路に内蔵
する技術が注目を浴びている。また、従来にない低動作
電圧、高速書き込みおよび高速読み出し可能な不揮発性
RAMの実用化を目指し、自発分極特性を有する強誘電
体膜を容量絶縁膜とする容量素子を半導体集積回路上に
形成するための技術開発が盛んに行われている。
子機器から発生される電磁波雑音である不要輻射が大き
な問題になっており、この不要輻射低減対策として高誘
電率を有する誘電体膜(以下高誘電体膜という)を容量
絶縁膜とする大容量の容量素子を半導体集積回路に内蔵
する技術が注目を浴びている。また、従来にない低動作
電圧、高速書き込みおよび高速読み出し可能な不揮発性
RAMの実用化を目指し、自発分極特性を有する強誘電
体膜を容量絶縁膜とする容量素子を半導体集積回路上に
形成するための技術開発が盛んに行われている。
【0003】以下従来の半導体装置についてその製造方
法とともに、図面を参照しながら説明する。
法とともに、図面を参照しながら説明する。
【0004】図6(a)〜(c)は従来の半導体装置の
製造工程における工程断面図である。まず図6(a)に
示すように、シリコン基板1の上に分離酸化膜2、高濃
度領域3、ゲート絶縁膜4、ゲート電極5、層間絶縁膜
6を形成する。この層間絶縁膜6の上に下電極7、容量
絶縁膜8および上電極9からなる容量素子10を形成す
る。一般に容量絶縁膜8の熱処理は、容量絶縁膜8を形
成した直後またはパターンを形成した後に行われる。な
お容量絶縁膜8は強誘電体膜または高誘電体膜からな
り、下電極7および上電極9は容量絶縁膜8に接する側
から順に白金膜、チタン膜で構成される。次に図6
(b)に示すように、全面に酸化珪素膜などの第1の保
護膜11を形成した後、半導体集積回路の高濃度領域3
に通じるコンタクトホール12a、容量素子10の下電
極7および上電極9にそれぞれ通じるコンタクトホール
12bを形成する。次に図6(c)に示すように、金属
配線13a,13bを形成した後、第2の保護膜14を
形成する。第2の保護膜14としては、シリコン基板
1、容量素子10および金属配線13a,13bへの水
分の浸入を防止するためにプラズマCVD法により形成
された耐湿性の高い窒化珪素膜または窒化酸化珪素膜が
用いられる。
製造工程における工程断面図である。まず図6(a)に
示すように、シリコン基板1の上に分離酸化膜2、高濃
度領域3、ゲート絶縁膜4、ゲート電極5、層間絶縁膜
6を形成する。この層間絶縁膜6の上に下電極7、容量
絶縁膜8および上電極9からなる容量素子10を形成す
る。一般に容量絶縁膜8の熱処理は、容量絶縁膜8を形
成した直後またはパターンを形成した後に行われる。な
お容量絶縁膜8は強誘電体膜または高誘電体膜からな
り、下電極7および上電極9は容量絶縁膜8に接する側
から順に白金膜、チタン膜で構成される。次に図6
(b)に示すように、全面に酸化珪素膜などの第1の保
護膜11を形成した後、半導体集積回路の高濃度領域3
に通じるコンタクトホール12a、容量素子10の下電
極7および上電極9にそれぞれ通じるコンタクトホール
12bを形成する。次に図6(c)に示すように、金属
配線13a,13bを形成した後、第2の保護膜14を
形成する。第2の保護膜14としては、シリコン基板
1、容量素子10および金属配線13a,13bへの水
分の浸入を防止するためにプラズマCVD法により形成
された耐湿性の高い窒化珪素膜または窒化酸化珪素膜が
用いられる。
【0005】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、プラズマCVD法により窒化珪素膜または
窒化酸化珪素膜を形成する際に発生する活性な水素原
子、ラジカルまたはイオン等により酸化物である容量絶
縁膜を構成する強誘電体膜または高誘電体膜が還元さ
れ、それらの電気抵抗が急激に低下するために、容量素
子のリーク電流が増加し、さらには絶縁耐圧が低下する
という課題を有していた。
の構成では、プラズマCVD法により窒化珪素膜または
窒化酸化珪素膜を形成する際に発生する活性な水素原
子、ラジカルまたはイオン等により酸化物である容量絶
縁膜を構成する強誘電体膜または高誘電体膜が還元さ
れ、それらの電気抵抗が急激に低下するために、容量素
子のリーク電流が増加し、さらには絶縁耐圧が低下する
という課題を有していた。
【0006】本発明は上記従来の課題を解決するもの
で、強誘電体膜および高誘電体膜を容量絶縁膜とする容
量素子のリーク電流の増加を防止し、絶縁耐圧の低下を
防止できる半導体装置およびその製造方法を提供するこ
とを目的とする。
で、強誘電体膜および高誘電体膜を容量絶縁膜とする容
量素子のリーク電流の増加を防止し、絶縁耐圧の低下を
防止できる半導体装置およびその製造方法を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に本発明の請求項1記載の半導体装置は、半導体集積回
路が形成された支持基板の絶縁膜上に空き領域が設けら
れた保護膜を有し、前記保護膜の空き領域に強誘電体膜
または高誘電体膜を有する容量素子が設けられ、前記容
量素子上に前記保護膜と異なる容量素子用の保護膜が設
けられた構成を有している。また、本発明の請求項2記
載の半導体装置は、請求項1記載の半導体装置におい
て、前記容量素子用の保護膜が少なくともりんを添加し
た酸化珪素膜である構成を有している。
に本発明の請求項1記載の半導体装置は、半導体集積回
路が形成された支持基板の絶縁膜上に空き領域が設けら
れた保護膜を有し、前記保護膜の空き領域に強誘電体膜
または高誘電体膜を有する容量素子が設けられ、前記容
量素子上に前記保護膜と異なる容量素子用の保護膜が設
けられた構成を有している。また、本発明の請求項2記
載の半導体装置は、請求項1記載の半導体装置におい
て、前記容量素子用の保護膜が少なくともりんを添加し
た酸化珪素膜である構成を有している。
【0008】また、本発明の請求項3記載の半導体装置
は、半導体集積回路が形成された支持基板の絶縁膜上に
強誘電体膜または高誘電率を有する容量素子が設けら
れ、前記容量素子上に設けられた第1の保護膜を介して
窒化チタン膜を有する金属配線が前記容量素子を覆うよ
うに設けられている構成を有している。さらに本発明の
請求項5記載の半導体装置は、請求項3または請求項4
記載の半導体装置において、前記金属配線上に窒化珪素
膜または窒化酸化珪素膜である第2の保護膜が設けられ
ている構成を有している。
は、半導体集積回路が形成された支持基板の絶縁膜上に
強誘電体膜または高誘電率を有する容量素子が設けら
れ、前記容量素子上に設けられた第1の保護膜を介して
窒化チタン膜を有する金属配線が前記容量素子を覆うよ
うに設けられている構成を有している。さらに本発明の
請求項5記載の半導体装置は、請求項3または請求項4
記載の半導体装置において、前記金属配線上に窒化珪素
膜または窒化酸化珪素膜である第2の保護膜が設けられ
ている構成を有している。
【0009】また、本発明の請求項6記載の半導体装置
の製造方法は、半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極と強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜と上電極とからなる容
量素子を形成する工程と、前記容量素子の上に第1の保
護膜を形成する工程と、前記第1の保護膜に形成された
コンタクトホールを通じて上電極、下電極にそれぞれ接
続する窒化チタン膜を有する金属配線を前記容量素子を
覆うように形成する工程と、前記金属配線上に第2の保
護膜を形成する工程を有するものである。さらに本発明
の請求項7記載の半導体装置の製造方法は、請求項6記
載の半導体装置の製造方法において、第2の保護膜をプ
ラズマCVD法で形成することを特徴とするものであ
る。
の製造方法は、半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極と強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜と上電極とからなる容
量素子を形成する工程と、前記容量素子の上に第1の保
護膜を形成する工程と、前記第1の保護膜に形成された
コンタクトホールを通じて上電極、下電極にそれぞれ接
続する窒化チタン膜を有する金属配線を前記容量素子を
覆うように形成する工程と、前記金属配線上に第2の保
護膜を形成する工程を有するものである。さらに本発明
の請求項7記載の半導体装置の製造方法は、請求項6記
載の半導体装置の製造方法において、第2の保護膜をプ
ラズマCVD法で形成することを特徴とするものであ
る。
【0010】この構成によって、容量素子の耐水性およ
び耐湿性を損なうことなくリーク電流の低減および絶縁
耐圧の向上が実現できる。また容量素子の上にはりんを
添加した酸化珪素膜が形成されているため、容量素子に
ストレスがかからず、高信頼性が実現できる。
び耐湿性を損なうことなくリーク電流の低減および絶縁
耐圧の向上が実現できる。また容量素子の上にはりんを
添加した酸化珪素膜が形成されているため、容量素子に
ストレスがかからず、高信頼性が実現できる。
【0011】
【発明の実施の形態】以下本発明の一実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【0012】図1は本発明の第1の実施の形態における
半導体装置の要部断面図である。図1において図6
(a)〜(c)に示す従来例と同一箇所には同一符号を
付して、説明を省略する。なお、15はりんを添加した
酸化珪素膜、16はりんを添加しない酸化珪素膜であ
る。図1に示す第1の実施の形態が従来の半導体装置と
異なる点は、第1の実施の形態では層間絶縁膜6の上に
形成された容量素子10の上には酸化珪素膜11が形成
されており、金属配線13a,13bが形成された上か
らりんを添加した酸化珪素膜15とりんを添加しない酸
化珪素膜16とを積層して形成している。りんを添加し
た酸化珪素膜15で容量素子10にかかるストレスを緩
和するとともに不純物の侵入を防止し、りんを添加しな
い酸化珪素膜16で耐湿性および耐水性を確保してい
る。
半導体装置の要部断面図である。図1において図6
(a)〜(c)に示す従来例と同一箇所には同一符号を
付して、説明を省略する。なお、15はりんを添加した
酸化珪素膜、16はりんを添加しない酸化珪素膜であ
る。図1に示す第1の実施の形態が従来の半導体装置と
異なる点は、第1の実施の形態では層間絶縁膜6の上に
形成された容量素子10の上には酸化珪素膜11が形成
されており、金属配線13a,13bが形成された上か
らりんを添加した酸化珪素膜15とりんを添加しない酸
化珪素膜16とを積層して形成している。りんを添加し
た酸化珪素膜15で容量素子10にかかるストレスを緩
和するとともに不純物の侵入を防止し、りんを添加しな
い酸化珪素膜16で耐湿性および耐水性を確保してい
る。
【0013】次に本発明の第2の実施の形態について、
図2を参照しながら説明する。
図2を参照しながら説明する。
【0014】図2は本発明の第2の実施の形態における
半導体装置の要部断面図である。図2において、図6
(a)〜(c)に示す従来例と同一箇所には同一符号を
付して、説明を省略する。第2の実施の形態が第1の実
施の形態と異なる点は、第2の実施の形態においては、
容量素子10以外の領域には窒化珪素膜または窒化酸化
珪素膜などの第2の保護膜14が形成されている。この
ような構成とすることにより、容量素子10を形成後に
容量絶縁膜8を熱処理しても、容量絶縁膜8を構成する
強誘電体膜または高誘電体膜から発生する水素または水
素化合物により半導体集積回路の部分が劣化することを
防止できる。また最終的には、第1の実施の形態と同様
に、容量素子10の上はりんを添加した酸化珪素膜15
とりんを添加しない酸化珪素膜16とを積層して形成し
ており、したがってりんを添加した酸化珪素膜15で容
量素子10にかかるストレスを緩和するとともに不純物
の侵入を防止し、りんを添加しない酸化珪素膜16で耐
湿性および耐水性を確保できる。
半導体装置の要部断面図である。図2において、図6
(a)〜(c)に示す従来例と同一箇所には同一符号を
付して、説明を省略する。第2の実施の形態が第1の実
施の形態と異なる点は、第2の実施の形態においては、
容量素子10以外の領域には窒化珪素膜または窒化酸化
珪素膜などの第2の保護膜14が形成されている。この
ような構成とすることにより、容量素子10を形成後に
容量絶縁膜8を熱処理しても、容量絶縁膜8を構成する
強誘電体膜または高誘電体膜から発生する水素または水
素化合物により半導体集積回路の部分が劣化することを
防止できる。また最終的には、第1の実施の形態と同様
に、容量素子10の上はりんを添加した酸化珪素膜15
とりんを添加しない酸化珪素膜16とを積層して形成し
ており、したがってりんを添加した酸化珪素膜15で容
量素子10にかかるストレスを緩和するとともに不純物
の侵入を防止し、りんを添加しない酸化珪素膜16で耐
湿性および耐水性を確保できる。
【0015】次に本発明の第3の実施の形態について、
図3を参照しながら説明する。
図3を参照しながら説明する。
【0016】図3は本発明の第3の実施の形態における
半導体装置の要部断面図である。図3において、図6
(a)〜(c)に示す従来例と同一箇所には同一符号を
付して、説明を省略する。なお、17はチタン膜の上に
白金膜を積層した下電極、18は窒化チタン膜である。
第3の実施の形態が従来と異なる点は、金属配線13a
と半導体集積回路との接続部および金属配線13bと容
量素子10の接続部にチタン膜17と窒化チタン膜18
を介在させており、かつ容量素子10の上部をチタン膜
17、窒化チタン膜18および金属配線13bで覆った
点にある。窒化チタン膜18は水素を通さない緻密な膜
であり、このような構成にすることにより第2の保護膜
14として窒化珪素膜または窒化酸化珪素膜をプラズマ
CVD法で形成しても、プラズマ中の水素原子、ラジカ
ルまたはイオンにより容量絶縁膜8が還元されることを
防止できる。
半導体装置の要部断面図である。図3において、図6
(a)〜(c)に示す従来例と同一箇所には同一符号を
付して、説明を省略する。なお、17はチタン膜の上に
白金膜を積層した下電極、18は窒化チタン膜である。
第3の実施の形態が従来と異なる点は、金属配線13a
と半導体集積回路との接続部および金属配線13bと容
量素子10の接続部にチタン膜17と窒化チタン膜18
を介在させており、かつ容量素子10の上部をチタン膜
17、窒化チタン膜18および金属配線13bで覆った
点にある。窒化チタン膜18は水素を通さない緻密な膜
であり、このような構成にすることにより第2の保護膜
14として窒化珪素膜または窒化酸化珪素膜をプラズマ
CVD法で形成しても、プラズマ中の水素原子、ラジカ
ルまたはイオンにより容量絶縁膜8が還元されることを
防止できる。
【0017】なお図3においては、容量素子10の上部
をチタン膜17、窒化チタン膜18および金属配線13
bの3層膜で覆った例について説明したが、窒化チタン
膜18のみで覆ってもよいし、窒化チタン膜18とチタ
ン膜17の積層膜で覆ってもよい。
をチタン膜17、窒化チタン膜18および金属配線13
bの3層膜で覆った例について説明したが、窒化チタン
膜18のみで覆ってもよいし、窒化チタン膜18とチタ
ン膜17の積層膜で覆ってもよい。
【0018】次に本発明の一実施の形態における半導体
装置の製造方法について、図面を参照しながら説明す
る。
装置の製造方法について、図面を参照しながら説明す
る。
【0019】図4は本発明の一実施の形態における半導
体装置の製造方法を示す工程断面図である。図4は図1
に示す第1の実施の形態における半導体装置の製造方法
を示しており、同一箇所には同一符号を付して、説明を
省略する。
体装置の製造方法を示す工程断面図である。図4は図1
に示す第1の実施の形態における半導体装置の製造方法
を示しており、同一箇所には同一符号を付して、説明を
省略する。
【0020】まず図4(a)に示すように、シリコン基
板1の上に分離酸化膜2、高濃度領域3、ゲート絶縁膜
4、ゲート電極5、層間絶縁膜6を形成する。この層間
絶縁膜6の上に下電極7、容量絶縁膜8および上電極9
からなる容量素子10を形成する。なお容量絶縁膜8は
強誘電体膜または高誘電体膜からなり、下電極7および
上電極9は白金膜のみまたは容量絶縁膜8側から順に白
金膜、チタン膜を積層した膜で構成される。次に、全面
に酸化珪素膜などの第1の保護膜11を形成した後、半
導体集積回路の高濃度領域3に通じるコンタクトホール
12a、容量素子10の下電極7および上電極9にそれ
ぞれ通じるコンタクトホール12bを形成する。次に図
4(b)に示すように、金属配線13a,13bを形成
する。次に図4(c)に示すように、全面にりんを添加
した酸化珪素膜15およびりんを添加しない酸化珪素膜
16の積層膜を形成する。最後に集積回路のワイヤボン
ディング用の電極パッド(図示せず)の上の積層膜に開
口を形成する。
板1の上に分離酸化膜2、高濃度領域3、ゲート絶縁膜
4、ゲート電極5、層間絶縁膜6を形成する。この層間
絶縁膜6の上に下電極7、容量絶縁膜8および上電極9
からなる容量素子10を形成する。なお容量絶縁膜8は
強誘電体膜または高誘電体膜からなり、下電極7および
上電極9は白金膜のみまたは容量絶縁膜8側から順に白
金膜、チタン膜を積層した膜で構成される。次に、全面
に酸化珪素膜などの第1の保護膜11を形成した後、半
導体集積回路の高濃度領域3に通じるコンタクトホール
12a、容量素子10の下電極7および上電極9にそれ
ぞれ通じるコンタクトホール12bを形成する。次に図
4(b)に示すように、金属配線13a,13bを形成
する。次に図4(c)に示すように、全面にりんを添加
した酸化珪素膜15およびりんを添加しない酸化珪素膜
16の積層膜を形成する。最後に集積回路のワイヤボン
ディング用の電極パッド(図示せず)の上の積層膜に開
口を形成する。
【0021】次に本発明の他の実施の形態における半導
体装置の製造方法について、図面を参照しながら説明す
る。図5は本発明の他の実施の形態における半導体装置
の製造方法を示す工程断面図で、図4に示す実施の形態
と異なる点のみ示した。すなわち、図4(c)の工程
で、りんを添加した酸化珪素膜15およびりんを添加し
ない酸化珪素膜16の積層膜の代わりに、窒化珪素膜ま
たは窒化酸化珪素膜からなる第2の保護膜14を形成す
る。次に図5(a)に示すように、容量素子10の上の
第2の保護膜14を除去して開口17を形成する。この
時点で、容量素子10を熱処理することにより、リーク
電流が低減し、絶縁耐圧が向上する。次に図5(b)に
示すように、全面にりんを添加した酸化珪素膜15およ
びりんを添加しない酸化珪素膜16の積層膜を形成す
る。最後に集積回路のワイヤボンディング用の電極パッ
ド(図示せず)の上の積層膜に開口を形成する。
体装置の製造方法について、図面を参照しながら説明す
る。図5は本発明の他の実施の形態における半導体装置
の製造方法を示す工程断面図で、図4に示す実施の形態
と異なる点のみ示した。すなわち、図4(c)の工程
で、りんを添加した酸化珪素膜15およびりんを添加し
ない酸化珪素膜16の積層膜の代わりに、窒化珪素膜ま
たは窒化酸化珪素膜からなる第2の保護膜14を形成す
る。次に図5(a)に示すように、容量素子10の上の
第2の保護膜14を除去して開口17を形成する。この
時点で、容量素子10を熱処理することにより、リーク
電流が低減し、絶縁耐圧が向上する。次に図5(b)に
示すように、全面にりんを添加した酸化珪素膜15およ
びりんを添加しない酸化珪素膜16の積層膜を形成す
る。最後に集積回路のワイヤボンディング用の電極パッ
ド(図示せず)の上の積層膜に開口を形成する。
【0022】
【発明の効果】以上のように本発明は、容量素子を覆っ
てりんを添加した酸化珪素膜とりんを添加しない酸化珪
素膜とを積層するか、またはチタン膜と窒化チタン膜で
容量素子の上部を覆う構成とすることにより、強誘電体
膜および高誘電体膜を容量絶縁膜とする容量素子のリー
ク電流の増加を防止し、絶縁耐圧の低下を防止できる優
れた半導体装置およびその製造方法を実現できるもので
ある。
てりんを添加した酸化珪素膜とりんを添加しない酸化珪
素膜とを積層するか、またはチタン膜と窒化チタン膜で
容量素子の上部を覆う構成とすることにより、強誘電体
膜および高誘電体膜を容量絶縁膜とする容量素子のリー
ク電流の増加を防止し、絶縁耐圧の低下を防止できる優
れた半導体装置およびその製造方法を実現できるもので
ある。
【図1】本発明の第1の実施の形態における半導体装置
の要部断面図
の要部断面図
【図2】本発明の第2の実施の形態における半導体装置
の要部断面図
の要部断面図
【図3】本発明の第3の実施の形態における半導体装置
の要部断面図
の要部断面図
【図4】(a)〜(c)は本発明の一実施の形態におけ
る半導体装置の製造方法を示す工程断面図
る半導体装置の製造方法を示す工程断面図
【図5】(a),(b)は本発明の他の実施の形態にお
ける半導体装置の製造方法を示す工程断面図
ける半導体装置の製造方法を示す工程断面図
【図6】(a)〜(c)は従来の半導体装置の構造およ
び製造方法を説明する工程断面図
び製造方法を説明する工程断面図
1 シリコン基板(支持基板) 2 層間絶縁膜(絶縁膜) 7 下電極 8 容量絶縁膜 9 上電極 10 容量素子 11 第1の保護膜 13a,13b 金属配線 15 りんを添加した酸化珪素膜 16 りんを添加しない酸化珪素膜
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/108 21/8242 21/8247 29/788 29/792 (72)発明者 有田 浩二 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 上本 康裕 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 藤井 英治 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 大槻 達男 大阪府高槻市幸町1番1号 松下電子工業 株式会社内
Claims (9)
- 【請求項1】 半導体集積回路が形成された支持基板の
絶縁膜上に空き領域が設けられた保護膜を有し、前記保
護膜の空き領域に強誘電体膜または高誘電体膜を有する
容量素子が設けられ、前記容量素子上に前記保護膜と異
なる容量素子用の保護膜が設けられた半導体装置。 - 【請求項2】 前記容量素子用の保護膜が少なくともり
んを添加した酸化珪素膜である請求項1記載の半導体装
置。 - 【請求項3】 半導体集積回路が形成された支持基板の
絶縁膜上に強誘電体膜または高誘電率を有する容量素子
が設けられ、前記容量素子上に設けられた第1の保護膜
を介して窒化チタン膜を有する金属配線が前記容量素子
を覆うように設けられている半導体装置。 - 【請求項4】 前記金属配線がチタン膜および窒化チタ
ン膜を有する積層膜からなることを特徴とする請求項3
記載の半導体装置。 - 【請求項5】 前記金属配線上に窒化珪素膜または窒化
酸化珪素膜である第2の保護膜が設けられている請求項
3または請求項4記載の半導体装置。 - 【請求項6】 半導体集積回路が作り込まれた支持基板
の絶縁膜の上に、下電極と強誘電体膜または高誘電率を
有する誘電体膜などの容量絶縁膜と上電極とからなる容
量素子を形成する工程と、前記容量素子の上に第1の保
護膜を形成する工程と、前記第1の保護膜に形成された
コンタクトホールを通じて上電極、下電極にそれぞれ接
続する窒化チタン膜を有する金属配線を前記容量素子を
覆うように形成する工程と、前記金属配線上に第2の保
護膜を形成する工程を有する半導体装置の製造方法。 - 【請求項7】 第2の保護膜をプラズマCVD法で形成
することを特徴とする請求項6記載の半導体装置の製造
方法。 - 【請求項8】 第2の保護膜が窒化珪素膜または窒化酸
化珪素膜であることを特徴とする請求項6または請求項
7記載の半導体装置の製造方法。 - 【請求項9】 第2の保護膜が少なくともりんを添加し
た酸化珪素膜であることを特徴とする請求項6記載の半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11133850A JP3072293B2 (ja) | 1999-05-14 | 1999-05-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11133850A JP3072293B2 (ja) | 1999-05-14 | 1999-05-14 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5194618A Division JP2960287B2 (ja) | 1993-08-05 | 1993-08-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000031392A true JP2000031392A (ja) | 2000-01-28 |
JP3072293B2 JP3072293B2 (ja) | 2000-07-31 |
Family
ID=15114502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11133850A Expired - Fee Related JP3072293B2 (ja) | 1999-05-14 | 1999-05-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3072293B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997032B2 (en) | 2013-04-09 | 2018-06-12 | Immersion Corporation | Offline haptic conversion system |
-
1999
- 1999-05-14 JP JP11133850A patent/JP3072293B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997032B2 (en) | 2013-04-09 | 2018-06-12 | Immersion Corporation | Offline haptic conversion system |
Also Published As
Publication number | Publication date |
---|---|
JP3072293B2 (ja) | 2000-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100339327B1 (ko) | 반도체장치및그제조방법 | |
JP2875733B2 (ja) | 半導体装置の製造方法 | |
TW386289B (en) | Capacitance element and manufacturing thereof | |
KR19980087544A (ko) | 금속-절연체-금속 커패시터를 갖는 반도체장치 및 그 제조방법 | |
KR100568385B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP3246274B2 (ja) | 半導体装置 | |
JP5098422B2 (ja) | 薄膜電子部品 | |
JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
JP2960287B2 (ja) | 半導体装置およびその製造方法 | |
JP3157734B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
JP2912816B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3072293B2 (ja) | 半導体装置およびその製造方法 | |
JP3276351B2 (ja) | 半導体装置の製造方法 | |
JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
JPH1084085A (ja) | 半導体装置およびその製造方法 | |
JP2845727B2 (ja) | 半導体装置の製造方法 | |
JP2907767B2 (ja) | 半導体装置の製造方法 | |
JPH11126876A (ja) | 半導体装置およびその製造方法 | |
KR20000074908A (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
JP3232001B2 (ja) | 半導体装置およびその製造方法 | |
JPH07263637A (ja) | 半導体装置およびその製造方法 | |
JP2002252336A (ja) | 半導体装置およびその製造方法 | |
JPH11261027A (ja) | 半導体装置およびその製造方法 | |
JPH1154702A (ja) | 容量素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |