JPH07263637A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07263637A JPH07263637A JP6055552A JP5555294A JPH07263637A JP H07263637 A JPH07263637 A JP H07263637A JP 6055552 A JP6055552 A JP 6055552A JP 5555294 A JP5555294 A JP 5555294A JP H07263637 A JPH07263637 A JP H07263637A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- capacitive element
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 半導体装置に内蔵された誘電体膜を容量絶縁
膜とする容量素子の漏洩電流の増大および絶縁耐圧の低
下を防止し、絶縁破壊による故障の発生を防止する。 【構成】 半導体集積回路装置が形成されたシリコン基
板１の第１の絶縁膜６上に、下電極７、強誘電体膜また
は高誘電率の誘電体膜からなる容量絶縁膜８および上電
極９からなる容量素子１０と、この容量素子１０を被覆
する第２の絶縁膜１６と、第２の絶縁膜１６に設けたコ
ンタクトホール１２ａ，１２ｂを介して半導体集積回路
部、および容量素子に電気的に接続される電極配線１３
ａ，１３ｂと、電極配線１３ａ，１３ｂを覆う保護膜１
４とを備え、第２の絶縁膜１６の水分含有量を第２の絶
縁膜１６の１ｃｍ3当たりに換算して０.５ｇを超えない
値とした。
膜とする容量素子の漏洩電流の増大および絶縁耐圧の低
下を防止し、絶縁破壊による故障の発生を防止する。 【構成】 半導体集積回路装置が形成されたシリコン基
板１の第１の絶縁膜６上に、下電極７、強誘電体膜また
は高誘電率の誘電体膜からなる容量絶縁膜８および上電
極９からなる容量素子１０と、この容量素子１０を被覆
する第２の絶縁膜１６と、第２の絶縁膜１６に設けたコ
ンタクトホール１２ａ，１２ｂを介して半導体集積回路
部、および容量素子に電気的に接続される電極配線１３
ａ，１３ｂと、電極配線１３ａ，１３ｂを覆う保護膜１
４とを備え、第２の絶縁膜１６の水分含有量を第２の絶
縁膜１６の１ｃｍ3当たりに換算して０.５ｇを超えない
値とした。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電体膜、または高
誘電率の誘電体膜を容量絶縁膜とする容量素子を内蔵し
た半導体装置およびその製造方法に関する。
誘電率の誘電体膜を容量絶縁膜とする容量素子を内蔵し
た半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、民生用電子機器の高密度化にとも
ない電子機器から発生される電磁波雑音である不要輻射
が大きな問題になっており、この不要輻射低減対策とし
て、強誘電体膜、または高誘電率を有する誘電体膜（以
下、これらを総称して誘電体膜という）を容量絶縁膜と
する大容量の容量素子を、半導体集積回路装置内に内蔵
する技術が注目を浴びている。
ない電子機器から発生される電磁波雑音である不要輻射
が大きな問題になっており、この不要輻射低減対策とし
て、強誘電体膜、または高誘電率を有する誘電体膜（以
下、これらを総称して誘電体膜という）を容量絶縁膜と
する大容量の容量素子を、半導体集積回路装置内に内蔵
する技術が注目を浴びている。
【０００３】また、従来にない低動作電圧、高速書込み
および高速読出し可能な不揮発性ＲＡＭの実用化を目指
し、自発分極特性を有する強誘電体膜を容量絶縁膜とす
る容量素子を半導体集積回路装置上に形成するための技
術開発が盛んに行われている。
および高速読出し可能な不揮発性ＲＡＭの実用化を目指
し、自発分極特性を有する強誘電体膜を容量絶縁膜とす
る容量素子を半導体集積回路装置上に形成するための技
術開発が盛んに行われている。
【０００４】以下に容量素子を内蔵した従来の半導体装
置について、図５の要部断面図を参照しながら説明す
る。
置について、図５の要部断面図を参照しながら説明す
る。
【０００５】図５に示すように、シリコン基板１の上に
分離酸化膜２が形成されており、分離酸化膜２に囲まれ
た領域に拡散層３、ゲート絶縁膜４およびゲート電極５
からなるトランジスタが形成されている。これらのトラ
ンジスタを覆って第１の絶縁膜６が形成されており、そ
の第１の絶縁膜６の上に下電極７、誘電体膜からなる容
量絶縁膜８および上電極９からなる容量素子１０が形成
されている。これらの容量素子１０を覆ってりんを添加
したシリコン酸化膜（以下ＰＳＧ膜と記す）などの第２
の絶縁膜１５が形成されている。第１の絶縁膜６および
第２の絶縁膜１５には、トランジスタの拡散層３のそれ
ぞれに達するコンタクトホール１２ａと、容量素子１０
の下電極７および上電極９のそれぞれに達するコンタク
トホール１２ｂとが形成されている。これらのコンタク
トホール１２ａ，１２ｂを介して電極配線１３ａ，１３
ｂが形成されている。さらに、これらの素子を覆ってシ
リコン基板１の上に保護膜１４が形成されている。
分離酸化膜２が形成されており、分離酸化膜２に囲まれ
た領域に拡散層３、ゲート絶縁膜４およびゲート電極５
からなるトランジスタが形成されている。これらのトラ
ンジスタを覆って第１の絶縁膜６が形成されており、そ
の第１の絶縁膜６の上に下電極７、誘電体膜からなる容
量絶縁膜８および上電極９からなる容量素子１０が形成
されている。これらの容量素子１０を覆ってりんを添加
したシリコン酸化膜（以下ＰＳＧ膜と記す）などの第２
の絶縁膜１５が形成されている。第１の絶縁膜６および
第２の絶縁膜１５には、トランジスタの拡散層３のそれ
ぞれに達するコンタクトホール１２ａと、容量素子１０
の下電極７および上電極９のそれぞれに達するコンタク
トホール１２ｂとが形成されている。これらのコンタク
トホール１２ａ，１２ｂを介して電極配線１３ａ，１３
ｂが形成されている。さらに、これらの素子を覆ってシ
リコン基板１の上に保護膜１４が形成されている。
【０００６】次に容量素子を内蔵した従来の半導体装置
の製造方法について、図５の要部断面図とともに図６の
フローチャートを参照しながら説明する。
の製造方法について、図５の要部断面図とともに図６の
フローチャートを参照しながら説明する。
【０００７】まず、図６（ａ）の工程で、シリコン基板
１の上に分離酸化膜２、拡散層３、ゲート絶縁膜４、お
よびゲート電極５を形成し、さらにその上に図６（ｂ）
の工程で第１の絶縁膜６を形成する。次に図６（ｃ）の
工程で、第１の絶縁膜６の上に下電極７、容量絶縁膜８
および上電極９からなる容量素子１０を形成する。一般
に容量絶縁膜８の熱処理は、容量絶縁膜８を形成した直
後または容量素子のパターンを形成した後に行われる。
なお、容量絶縁膜８は誘電体膜からなり、下電極７およ
び上電極９は容量絶縁膜８に接する側から順に白金膜、
チタン膜で構成される。次に図６（ｄ）の工程で、ＣＶ
Ｄ法などによりＰＳＧなどの第２の絶縁膜１５を全面に
形成する。次に図６（ｅ）の工程で、トランジスタの拡
散層３のそれぞれに通じるコンタクトホール１２ａと、
容量素子１０の下電極７および上電極９のそれぞれに達
するコンタクトホール１２ｂとを形成する。次に図６
（ｆ）の工程で、コンタクトホール１２ａ，１２ｂを介
して拡散層３に接続される電極配線１３ａおよび容量素
子１０に接続される電極配線１３ｂを形成する。次に図
６（ｇ）の工程で、保護膜１４を形成する。保護膜１４
としては、シリコン基板１、容量素子１０および電極配
線１３ａ，１３ｂへの水の浸入を防止するためにプラズ
マＣＶＤ法により形成された耐湿性の高い窒化珪素膜ま
たは窒化酸化珪素膜が用いられる。
１の上に分離酸化膜２、拡散層３、ゲート絶縁膜４、お
よびゲート電極５を形成し、さらにその上に図６（ｂ）
の工程で第１の絶縁膜６を形成する。次に図６（ｃ）の
工程で、第１の絶縁膜６の上に下電極７、容量絶縁膜８
および上電極９からなる容量素子１０を形成する。一般
に容量絶縁膜８の熱処理は、容量絶縁膜８を形成した直
後または容量素子のパターンを形成した後に行われる。
なお、容量絶縁膜８は誘電体膜からなり、下電極７およ
び上電極９は容量絶縁膜８に接する側から順に白金膜、
チタン膜で構成される。次に図６（ｄ）の工程で、ＣＶ
Ｄ法などによりＰＳＧなどの第２の絶縁膜１５を全面に
形成する。次に図６（ｅ）の工程で、トランジスタの拡
散層３のそれぞれに通じるコンタクトホール１２ａと、
容量素子１０の下電極７および上電極９のそれぞれに達
するコンタクトホール１２ｂとを形成する。次に図６
（ｆ）の工程で、コンタクトホール１２ａ，１２ｂを介
して拡散層３に接続される電極配線１３ａおよび容量素
子１０に接続される電極配線１３ｂを形成する。次に図
６（ｇ）の工程で、保護膜１４を形成する。保護膜１４
としては、シリコン基板１、容量素子１０および電極配
線１３ａ，１３ｂへの水の浸入を防止するためにプラズ
マＣＶＤ法により形成された耐湿性の高い窒化珪素膜ま
たは窒化酸化珪素膜が用いられる。
【０００８】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、第２の絶縁膜１５としてＰＳＧ膜をＣＶ
Ｄ法で形成する際に発生する水分をＰＳＧ膜が吸収し、
この水分が容量絶縁膜８を構成する誘電体膜へ拡散して
電気抵抗を低下させ、容量素子１０の漏洩電流の増大や
絶縁耐圧の低下を招き、絶縁破壊をひき起こすという課
題を有していた。
来の構成では、第２の絶縁膜１５としてＰＳＧ膜をＣＶ
Ｄ法で形成する際に発生する水分をＰＳＧ膜が吸収し、
この水分が容量絶縁膜８を構成する誘電体膜へ拡散して
電気抵抗を低下させ、容量素子１０の漏洩電流の増大や
絶縁耐圧の低下を招き、絶縁破壊をひき起こすという課
題を有していた。
【０００９】本発明は上記の従来の課題を解決するもの
で、誘電体膜を容量絶縁膜とする容量素子の漏洩電流の
増大および絶縁耐圧の低下を防止し、絶縁破壊による故
障の生じにくい半導体装置およびその製造方法を提供す
ることを目的とする。
で、誘電体膜を容量絶縁膜とする容量素子の漏洩電流の
増大および絶縁耐圧の低下を防止し、絶縁破壊による故
障の生じにくい半導体装置およびその製造方法を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、半導体集積回路が形成された
支持基板の上の第１の絶縁膜上に誘電体膜を容量絶縁膜
とする容量素子が形成されており、これらを覆って形成
された第２の絶縁膜の水分の含有量が第２の絶縁膜１ｃ
ｍ3当たりに換算して０.５ｇを超えない構成とした。
に本発明の半導体装置は、半導体集積回路が形成された
支持基板の上の第１の絶縁膜上に誘電体膜を容量絶縁膜
とする容量素子が形成されており、これらを覆って形成
された第２の絶縁膜の水分の含有量が第２の絶縁膜１ｃ
ｍ3当たりに換算して０.５ｇを超えない構成とした。
【００１１】
【作用】このような構成によって、誘電体膜からなる容
量絶縁膜に拡散する水分量が一定値以下に抑えられるた
め、容量絶縁膜の絶縁耐圧の低下が防止され、信頼性お
よび寿命が向上する。
量絶縁膜に拡散する水分量が一定値以下に抑えられるた
め、容量絶縁膜の絶縁耐圧の低下が防止され、信頼性お
よび寿命が向上する。
【００１２】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１３】図１は本発明の一実施例における容量素子
を内蔵した半導体装置の要部断面図である。なお、図５
に示す容量素子を内蔵した従来の半導体装置の要部断面
図と同一箇所には同一符号を付して説明を省略し、異な
る点について説明する。
を内蔵した半導体装置の要部断面図である。なお、図５
に示す容量素子を内蔵した従来の半導体装置の要部断面
図と同一箇所には同一符号を付して説明を省略し、異な
る点について説明する。
【００１４】本実施例の半導体装置が図５に示す従来の
半導体装置と異なる点は、図１に示す容量素子１０を覆
って形成されたＰＳＧ膜などの第２の絶縁膜１６の水分
含有量にある。従来の半導体装置では、図５に示す第２
の絶縁膜１５の水分含有量がまったく制御されていず、
その水分含有量が第２の絶縁膜１ｃｍ3当たりに換算し
て０.９ｇ以上であったものが、本実施例の半導体装置
では第２の絶縁膜１ｃｍ3当たりに換算して０.５ｇを超
えない範囲に制御したものである。
半導体装置と異なる点は、図１に示す容量素子１０を覆
って形成されたＰＳＧ膜などの第２の絶縁膜１６の水分
含有量にある。従来の半導体装置では、図５に示す第２
の絶縁膜１５の水分含有量がまったく制御されていず、
その水分含有量が第２の絶縁膜１ｃｍ3当たりに換算し
て０.９ｇ以上であったものが、本実施例の半導体装置
では第２の絶縁膜１ｃｍ3当たりに換算して０.５ｇを超
えない範囲に制御したものである。
【００１５】次に本発明の一実施例における容量素子を
内蔵した半導体装置の製造方法について、図６に示す従
来の半導体装置の製造方法と異なる点について、図２と
ともに図１を参照しながら説明する。
内蔵した半導体装置の製造方法について、図６に示す従
来の半導体装置の製造方法と異なる点について、図２と
ともに図１を参照しながら説明する。
【００１６】図２は本発明の一実施例における容量素子
を内蔵した半導体装置の製造工程のフローチャートであ
る。図６に示す従来の半導体装置のフローチャートと異
なる点は、図２（ｄ）以降の工程にある。すなわち、図
２（ａ）〜図２（ｃ）の工程で、シリコン基板１に拡散
層３、ゲート絶縁膜４、ゲート電極５からなるトランジ
スタが形成され、そのトランジスタを覆う第１の絶縁膜
６の上に下電極７、容量絶縁膜８、上電極９からなる容
量素子１０が形成される。次に図２（ｄ）の工程で、Ｃ
ＶＤ法などにより、ＰＳＧ膜などの第２の絶縁膜１６を
全面に形成する。次に図２（ｅ）の工程で、第２の絶縁
膜１６を窒素雰囲気中で熱処理することにより第２の絶
縁膜１６中に含有される水分を除去する。
を内蔵した半導体装置の製造工程のフローチャートであ
る。図６に示す従来の半導体装置のフローチャートと異
なる点は、図２（ｄ）以降の工程にある。すなわち、図
２（ａ）〜図２（ｃ）の工程で、シリコン基板１に拡散
層３、ゲート絶縁膜４、ゲート電極５からなるトランジ
スタが形成され、そのトランジスタを覆う第１の絶縁膜
６の上に下電極７、容量絶縁膜８、上電極９からなる容
量素子１０が形成される。次に図２（ｄ）の工程で、Ｃ
ＶＤ法などにより、ＰＳＧ膜などの第２の絶縁膜１６を
全面に形成する。次に図２（ｅ）の工程で、第２の絶縁
膜１６を窒素雰囲気中で熱処理することにより第２の絶
縁膜１６中に含有される水分を除去する。
【００１７】次に、図２（ｆ）に示すように、トランジ
スタの拡散層３に通じるコンタクトホール１２ａ、容量
素子１０の下電極７および上電極９にそれぞれ達するコ
ンタクトホール１２ｂを形成する。次に図２（ｇ）の工
程で、コンタクトホール１２ａ，１２ｂを介して拡散層
３に接続される電極配線１３ａ、および容量素子１０に
接続される電極配線１３ｂを形成する。次に図２（ｈ）
の工程で、保護膜１４を形成する。保護膜１４として
は、シリコン基板１、容量素子１０および電極配線１３
ａ，１３ｂへの水の浸入を防止するために、プラズマＣ
ＶＤ法により形成された耐湿性の高い窒化珪素膜または
窒化酸化珪素膜が適している。
スタの拡散層３に通じるコンタクトホール１２ａ、容量
素子１０の下電極７および上電極９にそれぞれ達するコ
ンタクトホール１２ｂを形成する。次に図２（ｇ）の工
程で、コンタクトホール１２ａ，１２ｂを介して拡散層
３に接続される電極配線１３ａ、および容量素子１０に
接続される電極配線１３ｂを形成する。次に図２（ｈ）
の工程で、保護膜１４を形成する。保護膜１４として
は、シリコン基板１、容量素子１０および電極配線１３
ａ，１３ｂへの水の浸入を防止するために、プラズマＣ
ＶＤ法により形成された耐湿性の高い窒化珪素膜または
窒化酸化珪素膜が適している。
【００１８】なお、本実施例の構成および製造方法にお
いて、第２の絶縁膜１６としてＰＳＧ膜をＣＶＤ法によ
って成膜し、その後熱処理工程によってＰＳＧ膜から水
分を除去する例について説明したが、本発明はこれに限
られるものではなく、たとえば、高温度減圧状態下でシ
リコン酸化膜を形成し、熱処理を省略してもよい。
いて、第２の絶縁膜１６としてＰＳＧ膜をＣＶＤ法によ
って成膜し、その後熱処理工程によってＰＳＧ膜から水
分を除去する例について説明したが、本発明はこれに限
られるものではなく、たとえば、高温度減圧状態下でシ
リコン酸化膜を形成し、熱処理を省略してもよい。
【００１９】また、本実施例では図２（ｅ）の熱処理工
程を窒素ガス中で行った例について説明したが、ヘリウ
ムまたはアルゴンなどの不活性ガス中、もしくは真空中
で行ってもよい。
程を窒素ガス中で行った例について説明したが、ヘリウ
ムまたはアルゴンなどの不活性ガス中、もしくは真空中
で行ってもよい。
【００２０】次に、ＣＶＤ法により形成したＰＳＧ膜の
水分吸着量を測定した結果について、図３を参照しなが
ら説明する。
水分吸着量を測定した結果について、図３を参照しなが
ら説明する。
【００２１】図３の横軸は温度を、縦軸はその温度で放
出される水分量をそれぞれ示しており、これらの関係が
水分の吸着の強さに対応している。図３に示すように、
ＰＳＧ膜に吸着した水分が離脱するピーク温度は、第１
のピークが３００℃〜３５０℃、第２のピークが４５０
℃〜５３０℃にある。このうち、第２のピークに相当す
る水分は充分強い吸着力でＰＳＧに吸着しているため、
通常の使用における信頼性にはほとんど影響しないと考
えられる。それに対して、第１のピークは低温側にまで
裾野を引いており、比較的使用温度に近い条件で吸着水
が放出される危険性が高い。
出される水分量をそれぞれ示しており、これらの関係が
水分の吸着の強さに対応している。図３に示すように、
ＰＳＧ膜に吸着した水分が離脱するピーク温度は、第１
のピークが３００℃〜３５０℃、第２のピークが４５０
℃〜５３０℃にある。このうち、第２のピークに相当す
る水分は充分強い吸着力でＰＳＧに吸着しているため、
通常の使用における信頼性にはほとんど影響しないと考
えられる。それに対して、第１のピークは低温側にまで
裾野を引いており、比較的使用温度に近い条件で吸着水
が放出される危険性が高い。
【００２２】なお、発明者らは、ＣＶＤ法により成膜し
た直後に図３における第１のピークに相当する吸着水を
放出させるためには、熱処理温度として３５０℃以上が
望ましいことを見出した。さらに絶縁膜１６として、６
重量％以下のりんを含有するシリコン酸化膜を熱処理し
たものは、容量素子１０にかかるストレスを緩和する上
でも好ましいことがわかった。
た直後に図３における第１のピークに相当する吸着水を
放出させるためには、熱処理温度として３５０℃以上が
望ましいことを見出した。さらに絶縁膜１６として、６
重量％以下のりんを含有するシリコン酸化膜を熱処理し
たものは、容量素子１０にかかるストレスを緩和する上
でも好ましいことがわかった。
【００２３】本実施例によって製造される容量素子１０
の信頼性について検討した結果を図４に示す。ここで、
容量絶縁膜８にはチタン酸バリウム・ストロンチウム薄
膜を用いた。横軸は容量素子１０に印加した電界の逆
数、縦軸は漏洩電流が一定値に達するまでの時間を表し
ている。直線（ａ）は従来法により製造された容量素子
１０に電圧を印加しながら漏洩電流を観察した結果であ
り、第２の絶縁膜１６として用いているＰＳＧ膜の含有
水分量は０.９３ｇ／ｃｍ3であった。直線（ｂ）は本実
施例により製造された容量素子１０の結果であり、第２
の絶縁膜１６であるＰＳＧ膜の水分の含有量は０.４５
ｇ／ｃｍ3である。これらの比較より、第２の絶縁膜１
６の水分含有量が少ない本実施例による容量素子１０が
はるかに優れていることが実証された。
の信頼性について検討した結果を図４に示す。ここで、
容量絶縁膜８にはチタン酸バリウム・ストロンチウム薄
膜を用いた。横軸は容量素子１０に印加した電界の逆
数、縦軸は漏洩電流が一定値に達するまでの時間を表し
ている。直線（ａ）は従来法により製造された容量素子
１０に電圧を印加しながら漏洩電流を観察した結果であ
り、第２の絶縁膜１６として用いているＰＳＧ膜の含有
水分量は０.９３ｇ／ｃｍ3であった。直線（ｂ）は本実
施例により製造された容量素子１０の結果であり、第２
の絶縁膜１６であるＰＳＧ膜の水分の含有量は０.４５
ｇ／ｃｍ3である。これらの比較より、第２の絶縁膜１
６の水分含有量が少ない本実施例による容量素子１０が
はるかに優れていることが実証された。
【００２４】なお、本実施例では図２に示すように、第
２の絶縁膜１６を形成し、熱処理を行った後にコンタク
トホール１２ａ，１２ｂを形成する例について説明した
が、熱処理の順序を変更し、第２の絶縁膜１６を形成
し、コンタクトホール１２ｂを形成した後に熱処理を行
ってもよい。この場合には、コンタクトホール１２ｂが
通気孔となって、すでに容量素子１０に吸着された水分
が抜けやすい。
２の絶縁膜１６を形成し、熱処理を行った後にコンタク
トホール１２ａ，１２ｂを形成する例について説明した
が、熱処理の順序を変更し、第２の絶縁膜１６を形成
し、コンタクトホール１２ｂを形成した後に熱処理を行
ってもよい。この場合には、コンタクトホール１２ｂが
通気孔となって、すでに容量素子１０に吸着された水分
が抜けやすい。
【００２５】また、本実施例では図２（ｅ）に示す熱処
理工程を１回行った例について説明したが、熱処理工程
を複数回実施することも効果的である。たとえば、第２
の絶縁膜１６を形成した後に１回目の熱処理を行い、さ
らにコンタクトホール１２ａ，１２ｂを形成した後に２
回目の熱処理を行ってもよい。この場合、１回目と２回
目の熱処理工程で熱処理条件を変更してもよい。
理工程を１回行った例について説明したが、熱処理工程
を複数回実施することも効果的である。たとえば、第２
の絶縁膜１６を形成した後に１回目の熱処理を行い、さ
らにコンタクトホール１２ａ，１２ｂを形成した後に２
回目の熱処理を行ってもよい。この場合、１回目と２回
目の熱処理工程で熱処理条件を変更してもよい。
【００２６】
【発明の効果】本発明は、半導体集積回路が形成された
支持基板の絶縁膜上に形成された強誘電体膜または高誘
電率を有する誘電体膜からなる容量絶縁膜を有する容量
素子を覆って水分の含有量が１ｃｍ3当たりに換算して
０.５ｇを超えない絶縁膜を形成した構成により、誘電
体膜を容量絶縁膜とする容量素子の漏洩電流の増大およ
び絶縁耐圧の低下を防止し、絶縁破壊による故障の生じ
にくい優れた半導体装置およびその製造方法を実現でき
るものである。
支持基板の絶縁膜上に形成された強誘電体膜または高誘
電率を有する誘電体膜からなる容量絶縁膜を有する容量
素子を覆って水分の含有量が１ｃｍ3当たりに換算して
０.５ｇを超えない絶縁膜を形成した構成により、誘電
体膜を容量絶縁膜とする容量素子の漏洩電流の増大およ
び絶縁耐圧の低下を防止し、絶縁破壊による故障の生じ
にくい優れた半導体装置およびその製造方法を実現でき
るものである。
【図１】本発明の一実施例における容量素子を内蔵した
半導体装置の要部断面図
半導体装置の要部断面図
【図２】本発明の一実施例における容量素子を内蔵した
半導体装置の製造工程のフローチャート
半導体装置の製造工程のフローチャート
【図３】りんを含有するシリコン酸化膜からの水の昇温
脱離量を示す図
脱離量を示す図
【図４】りんを含有するシリコン酸化膜に関する信頼性
試験結果を示す図
試験結果を示す図
【図５】従来の容量素子を内蔵した半導体装置の要部断
面図
面図
【図６】従来の容量素子を内蔵した半導体装置の製造工
程のフローチャート
程のフローチャート
１ シリコン基板 ２ 分離酸化膜 ３ 拡散層 ４ ゲート絶縁膜 ５ ゲート電極 ６ 第１の絶縁膜 ７ 下電極 ８ 容量絶縁膜 ９ 上電極 １０ 容量素子 １２ａ，１２ｂ コンタクトホール １３ａ，１３ｂ 電極配線 １４ 保護膜 １６ 第２の絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 那須 徹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 松田 明浩 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (3)
- 【請求項１】 半導体集積回路が形成された支持基板の
第１の絶縁膜上に下電極、強誘電体膜または高誘電率を
有する誘電体膜からなる容量絶縁膜、および上電極から
なる容量素子と、前記容量素子を被覆する第２の絶縁膜
と、前記第２の絶縁膜に設けたコンタクトホールを介し
て半導体集積回路部、および前記容量素子に電気的に接
続された電極配線と、前記電極配線を覆う保護膜とを備
え、前記第２の絶縁膜の水分含有量が前記第２の絶縁膜
１ｃｍ3当たりに換算して０.５ｇを超えないことを特徴
とする半導体装置。 - 【請求項２】 半導体集積回路が形成された半導体基板
上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜
の上の所定の領域に下電極、強誘電体膜または高誘電率
を有する誘電体膜からなる容量絶縁膜、および上電極か
らなる容量素子を形成する工程と、前記容量素子を覆っ
て第２の絶縁膜を形成する工程と、前記第２の絶縁膜を
熱処理する工程と、前記第１の絶縁膜および前記第２の
絶縁膜を通って半導体集積回路部、または前記容量素子
の前記上電極あるいは前記下電極に達するコンタクトホ
ールを形成する工程と、前記コンタクトホールを介して
半導体集積回路部または前記容量素子に電気的に接続さ
れる配線を形成する工程と、前記電極配線を覆って第３
の絶縁膜を形成する工程とを備えた半導体装置の製造方
法。 - 【請求項３】 第２の絶縁膜の熱処理温度が３５０℃以
上である請求項２記載の半導体装置の製造方法。
Priority Applications (23)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06055552A JP3110605B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置およびその製造方法 |
| EP96110011A EP0738013B1 (en) | 1993-08-05 | 1994-08-03 | Manufacturing method of semiconductor device having a high dielectric constant capacitor |
| DE69434606T DE69434606T8 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
| DE69433244T DE69433244T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
| EP96110018A EP0736905B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor and manufacturing method thereof |
| EP96110012A EP0738009B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor |
| EP94112106A EP0642167A3 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device with capacitor and manufacturing process. |
| DE69432643T DE69432643T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator |
| DE69433245T DE69433245T2 (de) | 1993-08-05 | 1994-08-03 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante |
| EP96110010A EP0739037B1 (en) | 1993-08-05 | 1994-08-03 | Semiconductor device having capacitor and manufacturing method thereof |
| EP96110013A EP0738014B1 (en) | 1993-08-05 | 1994-08-03 | Manufacturing method of semiconductor device having high dielectric constant capacitor |
| DE69426208T DE69426208T2 (de) | 1993-08-05 | 1994-08-03 | Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren |
| KR1019940019245A KR0157099B1 (ko) | 1993-08-05 | 1994-08-04 | 용량소자를 구비한 반도체장치의 제조방법 |
| US08/284,984 US5624864A (en) | 1993-08-05 | 1994-08-04 | Semiconductor device having capacitor and manufacturing method thereof |
| CN94109461A CN1038210C (zh) | 1993-08-05 | 1994-08-05 | 一种半导体装置制造方法 |
| US08/844,108 US5780351A (en) | 1993-08-05 | 1997-04-28 | Semiconductor device having capacitor and manufacturing method thereof |
| CN97121332A CN1107345C (zh) | 1993-08-05 | 1997-10-27 | 具有电容元件的半导体器件的制造方法 |
| KR1019980005772A KR0157210B1 (ko) | 1993-08-05 | 1998-02-24 | 용량소자를 구비한 반도체장치의 제조방법 |
| US09/071,534 US6169304B1 (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having a passivation layer which minimizes diffusion of hydrogen into a dielectric layer |
| US09/071,121 US6107657A (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having capacitor and manufacturing method thereof |
| US09/071,795 US6333528B1 (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having a capacitor exhibiting improved moisture resistance |
| US09/071,122 US6015987A (en) | 1993-08-05 | 1998-05-04 | Semiconductor device having capacitor exhibiting improved mositure resistance and manufacturing method thereof |
| US09/589,520 US6294438B1 (en) | 1993-08-05 | 2000-06-08 | Semiconductor device having capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06055552A JP3110605B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263637A true JPH07263637A (ja) | 1995-10-13 |
| JP3110605B2 JP3110605B2 (ja) | 2000-11-20 |
Family
ID=13001873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06055552A Expired - Fee Related JP3110605B2 (ja) | 1993-08-05 | 1994-03-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110605B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040531A1 (fr) * | 1996-04-19 | 1997-10-30 | Matsushita Electronics Corporation | Dispositif pour semi-conducteur |
| US5960252A (en) * | 1996-05-14 | 1999-09-28 | Nec Corporation | Method for manufacturing a semiconductor memory device having a ferroelectric capacitor |
| US6344363B1 (en) | 1998-02-18 | 2002-02-05 | Fujitsu Limited | Method of making ferroelectric film with protective cover film against hydrogen and moisture |
| US6455882B1 (en) | 1999-06-29 | 2002-09-24 | Nec Corporation | Semiconductor device having a hydrogen barrier layer |
| US6872617B2 (en) | 2002-08-28 | 2005-03-29 | Fujitsu Limited | Semiconductor device manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11305803A (ja) | 1998-04-24 | 1999-11-05 | Hitachi Ltd | 制御装置 |
-
1994
- 1994-03-25 JP JP06055552A patent/JP3110605B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040531A1 (fr) * | 1996-04-19 | 1997-10-30 | Matsushita Electronics Corporation | Dispositif pour semi-conducteur |
| US6163043A (en) * | 1996-04-19 | 2000-12-19 | Matsushita Electronics Corp. | Semiconductor device |
| US6420743B1 (en) | 1996-04-19 | 2002-07-16 | Matsushita Electronics, Corp. | Semiconductor device |
| US5960252A (en) * | 1996-05-14 | 1999-09-28 | Nec Corporation | Method for manufacturing a semiconductor memory device having a ferroelectric capacitor |
| US6344363B1 (en) | 1998-02-18 | 2002-02-05 | Fujitsu Limited | Method of making ferroelectric film with protective cover film against hydrogen and moisture |
| US6455882B1 (en) | 1999-06-29 | 2002-09-24 | Nec Corporation | Semiconductor device having a hydrogen barrier layer |
| US6872617B2 (en) | 2002-08-28 | 2005-03-29 | Fujitsu Limited | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3110605B2 (ja) | 2000-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0739037B1 (en) | Semiconductor device having capacitor and manufacturing method thereof | |
| JP3252835B2 (ja) | 半導体装置およびその製造方法 | |
| US6174822B1 (en) | Semiconductor device and method for fabricating the same | |
| US5644158A (en) | Semiconductor memory device reducing hydrogen content | |
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| JPH09331031A (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| JP2846310B1 (ja) | 半導体装置及びその製造方法 | |
| JP3110605B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0837282A (ja) | 容量素子、半導体装置およびその製造方法 | |
| JP2912816B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0750394A (ja) | 半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| JP2960287B2 (ja) | 半導体装置およびその製造方法 | |
| JP3232001B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09172150A (ja) | 半導体装置の製造方法 | |
| JPH1140761A (ja) | 半導体装置及びその製造方法 | |
| KR0157210B1 (ko) | 용량소자를 구비한 반도체장치의 제조방법 | |
| JPH06140568A (ja) | 半導体装置およびその製造方法 | |
| JPH06120072A (ja) | 容量素子 | |
| KR19980014185A (ko) | 커패시터 형성방법 | |
| JP2003318173A (ja) | 半導体装置の製造方法 | |
| JPH01283862A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |