JPH06140568A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06140568A JPH06140568A JP4291066A JP29106692A JPH06140568A JP H06140568 A JPH06140568 A JP H06140568A JP 4291066 A JP4291066 A JP 4291066A JP 29106692 A JP29106692 A JP 29106692A JP H06140568 A JPH06140568 A JP H06140568A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- titanium
- film
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 下電極、容量絶縁膜となる高誘電体薄膜およ
び上電極からなる容量素子を内蔵する半導体装置におい
て、上電極を覆って形成された絶縁膜がその界面で剥離
することを防止する。 【構成】 半導体素子または集積回路が形成された支持
基板１の上に下電極となる第１の白金薄膜３、容量絶縁
膜となる高誘電体薄膜４および上電極となる第２の白金
電極５からなる容量素子が形成されており、第２の白金
電極５の上にチタン薄膜６が形成されており、この容量
素子の上に酸化シリコン膜７が形成されており、酸化シ
リコン膜７に形成されたコンタクトホール８を通じて容
量素子の各電極とアルミ配線９とが接続されている。
び上電極からなる容量素子を内蔵する半導体装置におい
て、上電極を覆って形成された絶縁膜がその界面で剥離
することを防止する。 【構成】 半導体素子または集積回路が形成された支持
基板１の上に下電極となる第１の白金薄膜３、容量絶縁
膜となる高誘電体薄膜４および上電極となる第２の白金
電極５からなる容量素子が形成されており、第２の白金
電極５の上にチタン薄膜６が形成されており、この容量
素子の上に酸化シリコン膜７が形成されており、酸化シ
リコン膜７に形成されたコンタクトホール８を通じて容
量素子の各電極とアルミ配線９とが接続されている。
Description
【０００１】
【産業上の利用分野】本発明は、高誘電率を有する誘電
体薄膜（以下高誘電体薄膜という）を容量絶縁膜とする
大容量の容量素子を内蔵する半導体装置およびその製造
方法に関する。
体薄膜（以下高誘電体薄膜という）を容量絶縁膜とする
大容量の容量素子を内蔵する半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】近年、高誘電体薄膜は自発分極や高誘電
率といった特徴を持つために、不揮発性ＲＡＭ（Random
Access Memory）や高集積ＤＲＡＭ（Dynamic Random A
ccessMemory）上での容量絶縁膜としての応用を目指し
て活発な研究が行われている。一般に使用される高誘電
体薄膜は金属酸化物の焼結体よりなり、反応性に富む酸
素を多く含んでいる。このような高誘電体薄膜を用いて
容量素子を構成する場合、上電極および下電極として酸
化反応に対して安定な白金薄膜が不可欠である。
率といった特徴を持つために、不揮発性ＲＡＭ（Random
Access Memory）や高集積ＤＲＡＭ（Dynamic Random A
ccessMemory）上での容量絶縁膜としての応用を目指し
て活発な研究が行われている。一般に使用される高誘電
体薄膜は金属酸化物の焼結体よりなり、反応性に富む酸
素を多く含んでいる。このような高誘電体薄膜を用いて
容量素子を構成する場合、上電極および下電極として酸
化反応に対して安定な白金薄膜が不可欠である。
【０００３】以下に従来の半導体装置について説明す
る。図５は従来の半導体装置の要部断面図である。図５
において、１は支持基板、２は膜厚１０〜１００ｎｍの
第１のチタン薄膜、３は膜厚１００〜３００ｎｍの第１
の白金薄膜、４は膜厚１００〜３００ｎｍの高誘電体薄
膜、５は膜厚１００〜３００ｎｍの第２の白金薄膜、７
は層間絶縁膜である酸化シリコン膜、８はコンタクトホ
ール、９はアルミ配線である。
る。図５は従来の半導体装置の要部断面図である。図５
において、１は支持基板、２は膜厚１０〜１００ｎｍの
第１のチタン薄膜、３は膜厚１００〜３００ｎｍの第１
の白金薄膜、４は膜厚１００〜３００ｎｍの高誘電体薄
膜、５は膜厚１００〜３００ｎｍの第２の白金薄膜、７
は層間絶縁膜である酸化シリコン膜、８はコンタクトホ
ール、９はアルミ配線である。
【０００４】以上のように、従来の半導体装置は、半導
体素子または集積回路が形成された支持基板１の上に第
１の白金薄膜３を上電極、高誘電体薄膜４を容量絶縁
膜、第２の白金薄膜５を下電極とした容量素子が構成さ
れている。
体素子または集積回路が形成された支持基板１の上に第
１の白金薄膜３を上電極、高誘電体薄膜４を容量絶縁
膜、第２の白金薄膜５を下電極とした容量素子が構成さ
れている。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、一般に白金薄膜と酸化シリコン膜の密着性
が悪いため、容量素子の面積の大部分を占める上電極を
構成する白金薄膜と層間絶縁膜である酸化シリコン膜の
間で剥離が生じやすいという課題を有していた。
の構成では、一般に白金薄膜と酸化シリコン膜の密着性
が悪いため、容量素子の面積の大部分を占める上電極を
構成する白金薄膜と層間絶縁膜である酸化シリコン膜の
間で剥離が生じやすいという課題を有していた。
【０００６】本発明は上記の従来の課題を解決するもの
で、白金薄膜と酸化シリコン膜との密着性を向上させた
容量素子を有する半導体装置およびその製造方法を提供
することを目的とする。
で、白金薄膜と酸化シリコン膜との密着性を向上させた
容量素子を有する半導体装置およびその製造方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、支持基板の上に下電極、容量
絶縁膜となる高誘電体薄膜および上電極からなる容量素
子が形成されており、上電極の上にチタン薄膜を介して
絶縁膜が形成された構成を有している。
に本発明の半導体装置は、支持基板の上に下電極、容量
絶縁膜となる高誘電体薄膜および上電極からなる容量素
子が形成されており、上電極の上にチタン薄膜を介して
絶縁膜が形成された構成を有している。
【０００８】
【作用】この構成によって、上電極である白金薄膜とそ
の上に形成された絶縁膜とが両者に対して密着性のよい
チタン薄膜を介して接することになるので絶縁膜の剥離
を防止することができ、信頼性を向上させることができ
る。
の上に形成された絶縁膜とが両者に対して密着性のよい
チタン薄膜を介して接することになるので絶縁膜の剥離
を防止することができ、信頼性を向上させることができ
る。
【０００９】
【実施例】以下本発明の一実施例における半導体装置に
ついて、図面を参照しながら説明する。図１は本発明の
第１の実施例における半導体装置の要部断面図である。
図１において、図５に示す従来例と同一箇所には同一符
号を付して説明を省略する。なお本実施例が図５に示す
従来例と異なる点は、上電極である第２の白金薄膜５と
層間絶縁膜である酸化シリコン膜７との間にチタン薄膜
６が形成されていることである。このように第２の白金
薄膜５と酸化シリコン膜７とが両者に対して密着性のよ
いチタン薄膜６を介して接することにより、酸化シリコ
ン膜７の剥離を防止することができる。
ついて、図面を参照しながら説明する。図１は本発明の
第１の実施例における半導体装置の要部断面図である。
図１において、図５に示す従来例と同一箇所には同一符
号を付して説明を省略する。なお本実施例が図５に示す
従来例と異なる点は、上電極である第２の白金薄膜５と
層間絶縁膜である酸化シリコン膜７との間にチタン薄膜
６が形成されていることである。このように第２の白金
薄膜５と酸化シリコン膜７とが両者に対して密着性のよ
いチタン薄膜６を介して接することにより、酸化シリコ
ン膜７の剥離を防止することができる。
【００１０】なお本実施例ではチタン薄膜６を用いた
が、チタンを主成分とする金属薄膜またはチタンを主成
分とする金属酸化膜を用いても同様の効果が得られる。
また本実施例の酸化シリコン膜７にはりんやボロン等の
添加物が含有されていても問題はない。また本実施例の
支持基板１に集積回路が作り込まれている場合、酸化シ
リコン膜７を容量素子を保護する領域にのみ残し、その
他の領域では除去しておくことにより、アルミ配線９と
集積回路とを接続するためのコンタクトホールを容易に
形成することができる。なお支持基板１に集積回路が形
成されている場合には、当然支持基板１は半導体基板で
あり、第１のチタン薄膜２の下には層間絶縁膜が形成さ
れている。
が、チタンを主成分とする金属薄膜またはチタンを主成
分とする金属酸化膜を用いても同様の効果が得られる。
また本実施例の酸化シリコン膜７にはりんやボロン等の
添加物が含有されていても問題はない。また本実施例の
支持基板１に集積回路が作り込まれている場合、酸化シ
リコン膜７を容量素子を保護する領域にのみ残し、その
他の領域では除去しておくことにより、アルミ配線９と
集積回路とを接続するためのコンタクトホールを容易に
形成することができる。なお支持基板１に集積回路が形
成されている場合には、当然支持基板１は半導体基板で
あり、第１のチタン薄膜２の下には層間絶縁膜が形成さ
れている。
【００１１】次に本発明の第１の実施例の半導体装置を
形成するための製造方法について、図面を参照しながら
説明する。
形成するための製造方法について、図面を参照しながら
説明する。
【００１２】図２（ａ）〜（ｄ）は本発明の第１の実施
例における半導体装置の製造方法の工程断面図である。
まず図２（ａ）に示すように、集積回路が作り込まれた
支持基板１の上にスパッタ法により第１のチタン薄膜２
と第１の白金薄膜３を順次形成する。次にゾルゲル法に
より高誘電体薄膜４の構成元素を含有する溶液を回転塗
布した後、窒素雰囲気中２００〜４００℃で１〜５分加
熱して乾燥し、次に酸素雰囲気中６５０〜７５０℃の高
温で約１時間焼成して高誘電体薄膜４を形成する。さら
にスパッタ法により第２の白金薄膜５と第２のチタン薄
膜６を順次形成する。 次に図２（ｂ）に示すように、
第２のチタン薄膜６、第２の白金薄膜５および高誘電体
薄膜４の不要部をイオンミリング法を用いて除去する。
次に図２（ｃ）に示すように、第２のチタン薄膜６、第
２の白金薄膜５および高誘電体薄膜４より大きく面積を
とって、第１の白金薄膜３および第１のチタン薄膜２の
不要部をイオンミリング法を用いて除去する。次に図２
（ｄ）に示すように、常圧ＣＶＤ（Chemical Vapor Dep
osition）法で酸化シリコン膜７を形成する。なお図２
（ｄ）以降の工程を省略しているが、さらにコンタクト
ホール８を形成し、アルミ配線９を形成して図１に示す
半導体装置になる。
例における半導体装置の製造方法の工程断面図である。
まず図２（ａ）に示すように、集積回路が作り込まれた
支持基板１の上にスパッタ法により第１のチタン薄膜２
と第１の白金薄膜３を順次形成する。次にゾルゲル法に
より高誘電体薄膜４の構成元素を含有する溶液を回転塗
布した後、窒素雰囲気中２００〜４００℃で１〜５分加
熱して乾燥し、次に酸素雰囲気中６５０〜７５０℃の高
温で約１時間焼成して高誘電体薄膜４を形成する。さら
にスパッタ法により第２の白金薄膜５と第２のチタン薄
膜６を順次形成する。 次に図２（ｂ）に示すように、
第２のチタン薄膜６、第２の白金薄膜５および高誘電体
薄膜４の不要部をイオンミリング法を用いて除去する。
次に図２（ｃ）に示すように、第２のチタン薄膜６、第
２の白金薄膜５および高誘電体薄膜４より大きく面積を
とって、第１の白金薄膜３および第１のチタン薄膜２の
不要部をイオンミリング法を用いて除去する。次に図２
（ｄ）に示すように、常圧ＣＶＤ（Chemical Vapor Dep
osition）法で酸化シリコン膜７を形成する。なお図２
（ｄ）以降の工程を省略しているが、さらにコンタクト
ホール８を形成し、アルミ配線９を形成して図１に示す
半導体装置になる。
【００１３】なお図２に示す製造工程において、第１の
チタン薄膜２、第１の白金薄膜３、第２の白金薄膜５お
よび第２のチタン薄膜６をスパッタ法で形成した例につ
いて説明したが、ＥＢ蒸着法で形成してもよい。
チタン薄膜２、第１の白金薄膜３、第２の白金薄膜５お
よび第２のチタン薄膜６をスパッタ法で形成した例につ
いて説明したが、ＥＢ蒸着法で形成してもよい。
【００１４】次に本発明の第２の実施例について、図面
を参照しながら説明する。図３は本発明の第２の実施例
における半導体装置の要部断面図である。図３におい
て、図５に示す従来例と同一箇所には同一符号を付して
説明を省略する。なお本実施例が図５に示す従来例と異
なる点は、従来例の酸化シリコン膜７が酸化チタン膜１
０および酸化シリコン膜７の２層になっていることであ
る。このように第１の白金薄膜３および第２の白金薄膜
５が密着性のよい酸化チタン膜１０を介して酸化シリコ
ン膜７と接することにより、酸化シリコン膜７の剥離を
防止することができる。
を参照しながら説明する。図３は本発明の第２の実施例
における半導体装置の要部断面図である。図３におい
て、図５に示す従来例と同一箇所には同一符号を付して
説明を省略する。なお本実施例が図５に示す従来例と異
なる点は、従来例の酸化シリコン膜７が酸化チタン膜１
０および酸化シリコン膜７の２層になっていることであ
る。このように第１の白金薄膜３および第２の白金薄膜
５が密着性のよい酸化チタン膜１０を介して酸化シリコ
ン膜７と接することにより、酸化シリコン膜７の剥離を
防止することができる。
【００１５】次に本発明の第２の実施例の半導体装置を
形成するための製造方法について、図面を参照しながら
説明する。図４（ａ）〜（ｄ）は本発明の第２の実施例
における半導体装置の製造方法の工程断面図である。ま
ず図４（ａ）に示すように、集積回路が作り込まれた支
持基板１の上にスパッタ法により第１のチタン薄膜２と
第１の白金薄膜３を順次形成する。次にゾルゲル法によ
り高誘電体薄膜４の構成元素を含有する溶液を回転塗布
した後、窒素雰囲気中２００〜４００℃で１〜５分加熱
して乾燥し、酸素雰囲気中６５０〜７５０℃の高温で約
１時間焼成して高誘電体薄膜４を形成する。さらにスパ
ッタ法により第２の白金薄膜５を形成する。次に図４
（ｂ）に示すように、第１のチタン薄膜６、第２の白金
薄膜５および高誘電体薄膜４の不要部をイオンミリング
法を用いて除去する。次に図４（ｃ）に示すように、第
２の白金薄膜５および高誘電体薄膜４より大きく面積を
とって、第１の白金薄膜３および第１のチタン薄膜２の
不要部をイオンミリング法を用いて除去し、これらの上
に第２のチタン薄膜１０ａをスパッタ法で形成する。次
に図２（ｄ）に示すように、酸素雰囲気中６５０〜７５
０℃の高温で約３０分酸化して第２のチタン薄膜１０ａ
を酸化チタン膜１０に変換し、その上に常圧ＣＶＤ法で
酸化シリコン膜７を形成する。図２（ｄ）以降の工程を
省略しているが、さらにコンタクトホール８を形成し、
アルミ配線９を形成して図３に示す半導体装置になる。
形成するための製造方法について、図面を参照しながら
説明する。図４（ａ）〜（ｄ）は本発明の第２の実施例
における半導体装置の製造方法の工程断面図である。ま
ず図４（ａ）に示すように、集積回路が作り込まれた支
持基板１の上にスパッタ法により第１のチタン薄膜２と
第１の白金薄膜３を順次形成する。次にゾルゲル法によ
り高誘電体薄膜４の構成元素を含有する溶液を回転塗布
した後、窒素雰囲気中２００〜４００℃で１〜５分加熱
して乾燥し、酸素雰囲気中６５０〜７５０℃の高温で約
１時間焼成して高誘電体薄膜４を形成する。さらにスパ
ッタ法により第２の白金薄膜５を形成する。次に図４
（ｂ）に示すように、第１のチタン薄膜６、第２の白金
薄膜５および高誘電体薄膜４の不要部をイオンミリング
法を用いて除去する。次に図４（ｃ）に示すように、第
２の白金薄膜５および高誘電体薄膜４より大きく面積を
とって、第１の白金薄膜３および第１のチタン薄膜２の
不要部をイオンミリング法を用いて除去し、これらの上
に第２のチタン薄膜１０ａをスパッタ法で形成する。次
に図２（ｄ）に示すように、酸素雰囲気中６５０〜７５
０℃の高温で約３０分酸化して第２のチタン薄膜１０ａ
を酸化チタン膜１０に変換し、その上に常圧ＣＶＤ法で
酸化シリコン膜７を形成する。図２（ｄ）以降の工程を
省略しているが、さらにコンタクトホール８を形成し、
アルミ配線９を形成して図３に示す半導体装置になる。
【００１６】なお本実施例では酸化チタン膜１０はスパ
ッタ法で第２のチタン薄膜１０ａを形成した後に熱酸化
して形成したが、ＥＢ蒸着により第２のチタン薄膜１０
ａを形成した後に熱酸化して酸化チタン膜１０を形成す
るかまたはＣＶＤ法により酸化チタン膜１０を直接形成
してもよい。
ッタ法で第２のチタン薄膜１０ａを形成した後に熱酸化
して形成したが、ＥＢ蒸着により第２のチタン薄膜１０
ａを形成した後に熱酸化して酸化チタン膜１０を形成す
るかまたはＣＶＤ法により酸化チタン膜１０を直接形成
してもよい。
【００１７】
【発明の効果】以上のように本発明は、白金と絶縁膜の
両方に対して密着性がよいチタンの性質を利用し、白金
薄膜からなる上電極の上にチタン薄膜を介して絶縁膜を
形成することにより白金薄膜と絶縁膜との界面における
剥離を防止する信頼性の高い半導体装置およびその製造
方法を実現できるものである。
両方に対して密着性がよいチタンの性質を利用し、白金
薄膜からなる上電極の上にチタン薄膜を介して絶縁膜を
形成することにより白金薄膜と絶縁膜との界面における
剥離を防止する信頼性の高い半導体装置およびその製造
方法を実現できるものである。
【図１】本発明の第１の実施例における半導体装置の要
部断面図
部断面図
【図２】（ａ）〜（ｄ）は本発明の第１の実施例におけ
る半導体装置の製造方法の工程断面図
る半導体装置の製造方法の工程断面図
【図３】本発明の第２の実施例における半導体装置の要
部断面図
部断面図
【図４】（ａ）〜（ｄ）は本発明の第２の実施例におけ
る半導体装置の製造方法の工程断面図
る半導体装置の製造方法の工程断面図
【図５】従来の実施例における半導体装置の要部断面図
１ 支持基板 ３ 第１の白金薄膜（下電極） ４ 高誘電体薄膜 ５ 第２の白金薄膜（上電極） ６ 第２のチタン薄膜（チタン薄膜） ７ 酸化シリコン膜（絶縁膜） ８ コンタクトホール ９ アルミ配線（金属配線）
フロントページの続き (72)発明者 嶋田 恭博 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 松田 明浩 大阪府門真市大字門真1006番地 松下電子 工業株式会社内
Claims (4)
- 【請求項１】 半導体素子または集積回路が形成された
支持基板の上に下電極、容量絶縁膜となる高誘電体薄膜
および上電極からなる容量素子が形成されており、前記
上電極の上にチタン薄膜が形成されており、前記容量素
子の上に絶縁膜が形成されており、前記絶縁膜に形成さ
れたコンタクトホールを通じて前記上電極および前記下
電極それぞれに金属配線が接続されている半導体装置。 - 【請求項２】 チタン薄膜の代わりに、チタンを主成分
とする金属薄膜またはチタンを主成分とする金属酸化膜
を用いた請求項１記載の半導体装置。 - 【請求項３】 半導体素子または集積回路が形成された
支持基板の上に第１の金属薄膜および高誘電体薄膜を形
成する工程と、前記高誘電体薄膜を酸化性雰囲気中で加
熱処理する工程と、加熱処理された高誘電体薄膜の上に
第２の金属薄膜とチタン薄膜を順次形成する工程と、前
記チタン薄膜、前記第２の金属薄膜および前記高誘電体
薄膜の容量素子となる部分を選択的に残して他の部分を
除去し上電極および容量絶縁膜を形成する工程と、前記
第１の金属薄膜を選択的に残して他の部分を除去し下電
極を形成する工程と、全面に絶縁膜を形成する工程とを
有する半導体装置の製造方法。 - 【請求項４】 チタン薄膜の代わりに、チタンを主成分
とする金属薄膜またはチタンを主成分とする金属酸化膜
を用いた請求項３記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29106692A JP2912776B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体装置およびその製造方法 |
| DE69317940T DE69317940T2 (de) | 1992-06-12 | 1993-06-14 | Halbleiterbauelement mit Kondensator |
| EP97106056A EP0789395B1 (en) | 1992-06-12 | 1993-06-14 | Manufacturing method for semiconductor device having capacitor |
| EP93304609A EP0574275B1 (en) | 1992-06-12 | 1993-06-14 | Semiconductor device having capacitor |
| DE69333864T DE69333864T2 (de) | 1992-06-12 | 1993-06-14 | Herstellungsverfahren für Halbleiterbauelement mit Kondensator |
| US08/778,953 US5717233A (en) | 1992-06-12 | 1997-01-06 | Semiconductor device having capacitior and manufacturing method thereof |
| US08/947,712 US6126752A (en) | 1992-06-12 | 1997-10-09 | Semiconductor device having capacitor and manufacturing apparatus thereof |
| US08/950,920 US6080617A (en) | 1992-06-12 | 1997-10-15 | Semiconductor device having capacitor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29106692A JP2912776B2 (ja) | 1992-10-29 | 1992-10-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06140568A true JPH06140568A (ja) | 1994-05-20 |
| JP2912776B2 JP2912776B2 (ja) | 1999-06-28 |
Family
ID=17763983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29106692A Expired - Fee Related JP2912776B2 (ja) | 1992-06-12 | 1992-10-29 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912776B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304875B1 (ko) * | 1998-06-26 | 2001-09-24 | 구자홍 | 강유전체 커패시터 제조방법 |
| JP2010232282A (ja) * | 2009-03-26 | 2010-10-14 | Tdk Corp | 薄膜コンデンサ |
| US8324509B2 (en) | 2009-08-21 | 2012-12-04 | Tdk Corporation | Electronic component and manufacturing method thereof |
| US8351185B2 (en) | 2009-08-21 | 2013-01-08 | Tdk Corporation | Electronic component and manufacturing method thereof |
-
1992
- 1992-10-29 JP JP29106692A patent/JP2912776B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304875B1 (ko) * | 1998-06-26 | 2001-09-24 | 구자홍 | 강유전체 커패시터 제조방법 |
| JP2010232282A (ja) * | 2009-03-26 | 2010-10-14 | Tdk Corp | 薄膜コンデンサ |
| US8324509B2 (en) | 2009-08-21 | 2012-12-04 | Tdk Corporation | Electronic component and manufacturing method thereof |
| US8351185B2 (en) | 2009-08-21 | 2013-01-08 | Tdk Corporation | Electronic component and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2912776B2 (ja) | 1999-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2617457B2 (ja) | 半導体装置およびその製造方法 | |
| KR100194912B1 (ko) | 반도체 장치의 제조방법 | |
| JP2001015698A (ja) | 半導体装置およびその製造方法 | |
| JPS6349907B2 (ja) | ||
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US5861332A (en) | Method for fabricating capacitors of semiconductor devices | |
| US6171941B1 (en) | Method for fabricating capacitor of semiconductor memory device using titanium aluminum nitride as diffusion-inhibiting layer | |
| JPH0837282A (ja) | 容量素子、半導体装置およびその製造方法 | |
| JPH06140568A (ja) | 半導体装置およびその製造方法 | |
| JPH1174486A (ja) | 半導体装置及びその製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11186525A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP3376611B2 (ja) | 半導体装置の製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JP2002252336A (ja) | 半導体装置およびその製造方法 | |
| JP3303788B2 (ja) | 半導体集積回路の電極構造の製造方法 | |
| US20020094587A1 (en) | Method for forming capacitor having lower electrode formed by iridium/platinum layer | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| JP2002164506A (ja) | 半導体装置及びその製造方法 | |
| JPH09172150A (ja) | 半導体装置の製造方法 | |
| JPH09129849A (ja) | 半導体素子のキャパシター及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |