JP2930102B2 - 半導体装置用配線構造及びその製造方法 - Google Patents
半導体装置用配線構造及びその製造方法Info
- Publication number
- JP2930102B2 JP2930102B2 JP9017972A JP1797297A JP2930102B2 JP 2930102 B2 JP2930102 B2 JP 2930102B2 JP 9017972 A JP9017972 A JP 9017972A JP 1797297 A JP1797297 A JP 1797297A JP 2930102 B2 JP2930102 B2 JP 2930102B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- tin
- semiconductor device
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に使用
される配線構造及びその製造方法に関する。
される配線構造及びその製造方法に関する。
【０００２】
【従来の技術】一般に、この種の半導体装置において
は、ＤＲＡＭのようなメモリセル等の素子を高集積化、
微細化することが要求されており、素子間の配線も微細
化している。このような配線の微細化に伴い、例えば、
ゲート電極及びワード線として、ポリシリコンシリサイ
ド（ポリサイド）を使用し、ビット線として、タングス
テンシリサイドを使用したＤＲＡＭ等が提案されてい
る。この場合、メモリセルを構成するＭＯＳトランジス
タのソース、又は、ドレイン領域をビット線と電気的に
接続するコンタクトとして、ポリサイドが使用され、且
つ、容量素子を接続するためのコンタクトとしても、ポ
リサイドが用いられることが多い。
は、ＤＲＡＭのようなメモリセル等の素子を高集積化、
微細化することが要求されており、素子間の配線も微細
化している。このような配線の微細化に伴い、例えば、
ゲート電極及びワード線として、ポリシリコンシリサイ
ド（ポリサイド）を使用し、ビット線として、タングス
テンシリサイドを使用したＤＲＡＭ等が提案されてい
る。この場合、メモリセルを構成するＭＯＳトランジス
タのソース、又は、ドレイン領域をビット線と電気的に
接続するコンタクトとして、ポリサイドが使用され、且
つ、容量素子を接続するためのコンタクトとしても、ポ
リサイドが用いられることが多い。
【０００３】更に、メモリセルの高集積化及び微細化が
進むと、これらタングステンシリサイド及びポリサイド
における抵抗による動作速度の低下等が問題となり、よ
り低抵抗で、高温でも安定な導体材料が要求されてい
る。
進むと、これらタングステンシリサイド及びポリサイド
における抵抗による動作速度の低下等が問題となり、よ
り低抵抗で、高温でも安定な導体材料が要求されてい
る。
【０００４】これら、タングステンシリサイド、ポリサ
イドに代わる材料として、特開昭５７−１５５７７５号
公報（以下、引用例１と呼ぶ）では、高融点金属の化合
物によって形成された導電性物質として、ＴｉＮが上げ
られており、更に、このＴｉＮによってＭＩＳＦＥＴの
ゲート電極、或いは、配線を形成することが開示されて
いる。
イドに代わる材料として、特開昭５７−１５５７７５号
公報（以下、引用例１と呼ぶ）では、高融点金属の化合
物によって形成された導電性物質として、ＴｉＮが上げ
られており、更に、このＴｉＮによってＭＩＳＦＥＴの
ゲート電極、或いは、配線を形成することが開示されて
いる。
【０００５】また、特開昭５９−３９０４９号公報（以
下、引用例２と呼ぶ）には、半導体集積回路の配線材料
として、チタン（Ｔｉ）、ジルコン（Ｚｒ）、及び、バ
ナジウム（Ｖ）等の遷移金属の窒化物、硼化物、炭化物
等を使用することが記載されている。更に、遷移金属の
窒化物等は、半導体層上に直接形成された場合、半導体
層との間で、極めて高いコンタクト抵抗を示すため、引
用例２は、半導体層と電気的に接続する部分に、単体遷
移金属層を介在させ、これによって、コンタクト抵抗を
低下させることを開示している。
下、引用例２と呼ぶ）には、半導体集積回路の配線材料
として、チタン（Ｔｉ）、ジルコン（Ｚｒ）、及び、バ
ナジウム（Ｖ）等の遷移金属の窒化物、硼化物、炭化物
等を使用することが記載されている。更に、遷移金属の
窒化物等は、半導体層上に直接形成された場合、半導体
層との間で、極めて高いコンタクト抵抗を示すため、引
用例２は、半導体層と電気的に接続する部分に、単体遷
移金属層を介在させ、これによって、コンタクト抵抗を
低下させることを開示している。
【０００６】更に、Ｔｈｉｎ Ｆｉｌｍｓ，６０（１９
７９）の第２３７〜２４７頁（以下、引用例３と呼ぶ）
には、チタンとプラチナとの間の拡散防止層、即ち、拡
散バリアとして、ＴｉＮ層が有効であることが開示され
ている。また、引用例３には、ＴｉＮの抵抗率は窒素の
含有量に応じて変化し、チタン中に、窒素が含まれる
と、０から３５ａｔ％の範囲内では、抵抗率が上昇し、
３５ａｔ％では、抵抗率が約１００μΩｃｍに達するこ
とが記載されている。また、引用例３では、窒素の量が
３５ａｔ％を越えると、抵抗率が約４０μΩｃｍまで急
激に、不連続的に低下することも開示している。
７９）の第２３７〜２４７頁（以下、引用例３と呼ぶ）
には、チタンとプラチナとの間の拡散防止層、即ち、拡
散バリアとして、ＴｉＮ層が有効であることが開示され
ている。また、引用例３には、ＴｉＮの抵抗率は窒素の
含有量に応じて変化し、チタン中に、窒素が含まれる
と、０から３５ａｔ％の範囲内では、抵抗率が上昇し、
３５ａｔ％では、抵抗率が約１００μΩｃｍに達するこ
とが記載されている。また、引用例３では、窒素の量が
３５ａｔ％を越えると、抵抗率が約４０μΩｃｍまで急
激に、不連続的に低下することも開示している。
【０００７】
【発明が解決しようとする課題】引用例１は、ＴｉＮの
ような高融点金属の単層だけによって構成された配線を
開示しているが、引用例３に記載されているように、Ｔ
ｉＮの熱処理における不安定性について、何等、指摘し
ていない。
ような高融点金属の単層だけによって構成された配線を
開示しているが、引用例３に記載されているように、Ｔ
ｉＮの熱処理における不安定性について、何等、指摘し
ていない。
【０００８】また、引用例２は、半導体層とのコンタク
ト抵抗を低下させるために、半導体層と、遷移金属の窒
化物層との間に、単体遷移金属層を介在させることを指
摘している。しかしながら、引用例２では、遷移金属の
窒化物に比較して、単体遷移金属の抵抗率が高いことに
ついて、何等、考慮されていない。更に、遷移金属の窒
化物の例として、ＴｉＮだけが上げられているだけであ
り、ＴｉＮの熱処理の際における不安定性について、指
摘されていない。
ト抵抗を低下させるために、半導体層と、遷移金属の窒
化物層との間に、単体遷移金属層を介在させることを指
摘している。しかしながら、引用例２では、遷移金属の
窒化物に比較して、単体遷移金属の抵抗率が高いことに
ついて、何等、考慮されていない。更に、遷移金属の窒
化物の例として、ＴｉＮだけが上げられているだけであ
り、ＴｉＮの熱処理の際における不安定性について、指
摘されていない。
【０００９】次に、引用例３では、チタン層とプラチナ
層との間の拡散バリアとして、ＴｉＮ層を使用すること
が示されており、且つ、ＴｉとＮとの割合がＴｉＮ層の
抵抗率に影響を及ぼすことが記載されているが、引用例
３は、半導体装置の配線材料として、ＴｉＮ層を使用す
ることについて、全く指摘していないし、また、抵抗率
の急激に変化した状態の熱的安定性についても示唆して
いない。
層との間の拡散バリアとして、ＴｉＮ層を使用すること
が示されており、且つ、ＴｉとＮとの割合がＴｉＮ層の
抵抗率に影響を及ぼすことが記載されているが、引用例
３は、半導体装置の配線材料として、ＴｉＮ層を使用す
ることについて、全く指摘していないし、また、抵抗率
の急激に変化した状態の熱的安定性についても示唆して
いない。
【００１０】本発明の目的は、熱処理に対して安定で、
且つ、ＴｉＮ単体よりも低い抵抗率を有する半導体装置
用配線構造を提供することである。
且つ、ＴｉＮ単体よりも低い抵抗率を有する半導体装置
用配線構造を提供することである。
【００１１】本発明の他の目的は、絶縁膜に対する密着
性の良い半導体装置用配線構造を提供することである。
性の良い半導体装置用配線構造を提供することである。
【００１２】本発明の更に他の目的は、配線としても十
分使用できる程度に、熱処理に対して安定で、且つ、Ｔ
ｉＮ単体よりも低い抵抗率を有する配線構造を製造する
方法を提供することである。
分使用できる程度に、熱処理に対して安定で、且つ、Ｔ
ｉＮ単体よりも低い抵抗率を有する配線構造を製造する
方法を提供することである。
【００１３】
【課題を解決するための手段】本発明では、絶縁膜と、
該絶縁膜上に配置された配線とを備えた半導体装置用配
線構造において、前記配線は、配線用導体としてＴｉ2
Ｎ層を含む窒化チタン層によって形成されている半導体
装置用配線構造が得られる。この場合、好ましくは、前
記配線は、前記絶縁膜と接する部分に、ＴｉＮ層を有す
るとと共に、拡散によって形成されたＴｉ2 Ｎ層を備え
ている。このように、本発明は、Ｔｉ2Ｎ層は熱処理に
対しても安定した状態を保ち、半導体装置、特に、ＤＲ
ＡＭ等のメモリ用の配線として、利用できると言う知見
に基づいている。
該絶縁膜上に配置された配線とを備えた半導体装置用配
線構造において、前記配線は、配線用導体としてＴｉ2
Ｎ層を含む窒化チタン層によって形成されている半導体
装置用配線構造が得られる。この場合、好ましくは、前
記配線は、前記絶縁膜と接する部分に、ＴｉＮ層を有す
るとと共に、拡散によって形成されたＴｉ2 Ｎ層を備え
ている。このように、本発明は、Ｔｉ2Ｎ層は熱処理に
対しても安定した状態を保ち、半導体装置、特に、ＤＲ
ＡＭ等のメモリ用の配線として、利用できると言う知見
に基づいている。
【００１４】更に、本発明によれば、絶縁膜と、該絶縁
膜上に配置された配線とを備えた配線構造の製造方法に
おいて、前記絶縁膜と接するように設けられた第１のＴ
ｉＮ層、当該第１のＴｉＮ層上に形成されたＴｉ層、及
び、該Ｔｉ層上に設けられた第２のＴｉＮ層とによって
構成された配線用前処理体を形成した後、前記配線用前
処理体を熱処理し、Ｎを第１及び第２のＴｉＮ層からＴ
ｉ層に拡散させ、Ｔｉ2 Ｎを含んだ配線用導体を製造す
る配線構造の製造方法が得られる。
膜上に配置された配線とを備えた配線構造の製造方法に
おいて、前記絶縁膜と接するように設けられた第１のＴ
ｉＮ層、当該第１のＴｉＮ層上に形成されたＴｉ層、及
び、該Ｔｉ層上に設けられた第２のＴｉＮ層とによって
構成された配線用前処理体を形成した後、前記配線用前
処理体を熱処理し、Ｎを第１及び第２のＴｉＮ層からＴ
ｉ層に拡散させ、Ｔｉ2 Ｎを含んだ配線用導体を製造す
る配線構造の製造方法が得られる。
【００１５】
【発明の実施の形態】図１（Ａ）及び（Ｂ）を参照し
て、本発明の一実施の形態に係る半導体装置用配線構造
の製造方法を工程順に説明する。図１（Ａ）に示すよう
に、半導体基板１１の表面上には、ＳｉＯ2 等の絶縁膜
１２が形成されている。この例では、絶縁膜１２上に、
Ｎ2 雰囲気でＴｉＮ層が、スパッタリング又はＣＶＤに
より絶縁膜１２の全面に形成された後、Ｔｉ金属層が、
Ｎ2 雰囲気でスパッタリング又はＣＶＤによって、同様
に、ＴｉＮ層の全面に形成される。このように、Ｎ2 雰
囲気でＴｉＮ金属層を形成することによって、Ｔｉ金属
層の表面領域には、部分的にＴｉＮ層が形成される（図
示せず）。
て、本発明の一実施の形態に係る半導体装置用配線構造
の製造方法を工程順に説明する。図１（Ａ）に示すよう
に、半導体基板１１の表面上には、ＳｉＯ2 等の絶縁膜
１２が形成されている。この例では、絶縁膜１２上に、
Ｎ2 雰囲気でＴｉＮ層が、スパッタリング又はＣＶＤに
より絶縁膜１２の全面に形成された後、Ｔｉ金属層が、
Ｎ2 雰囲気でスパッタリング又はＣＶＤによって、同様
に、ＴｉＮ層の全面に形成される。このように、Ｎ2 雰
囲気でＴｉＮ金属層を形成することによって、Ｔｉ金属
層の表面領域には、部分的にＴｉＮ層が形成される（図
示せず）。
【００１６】続いて、ＴｉＮ層及びＴｉ金属層は、ドラ
イエッチング又はウェットエッチングにより選択エッチ
ングされ、その結果として、ＴｉＮ配線層１３及びＴｉ
金属配線層１４が絶縁膜１２上に残されている。尚、Ｔ
ｉＮ層及びＴｉ金属層は、連続的に堆積されるのが望ま
しい。このことは、ＴｉＮ層及びＴｉ金属層の堆積の
際、スパッタリング及びＣＶＤとを相互に切り換えない
ことが望ましいことを意味している。
イエッチング又はウェットエッチングにより選択エッチ
ングされ、その結果として、ＴｉＮ配線層１３及びＴｉ
金属配線層１４が絶縁膜１２上に残されている。尚、Ｔ
ｉＮ層及びＴｉ金属層は、連続的に堆積されるのが望ま
しい。このことは、ＴｉＮ層及びＴｉ金属層の堆積の
際、スパッタリング及びＣＶＤとを相互に切り換えない
ことが望ましいことを意味している。
【００１７】図１（Ａ）に示されたＴｉＮ配線層１３
は、Ｔｉ金属配線層１４よりも小さな抵抗率を有してお
り、且つ、絶縁膜１２との密着性も良好である。図１
（Ａ）に示された状態で、ＴｉＮ配線層１３は、Ｔｉ金
属配線層１４は、Ｎ2 雰囲気で、且つ、７００〜９００
℃の温度で、熱処理される。この時、ＴｉＮ配線層１３
中のＮ成分は、Ｔｉ金属配線層１４中に拡散すると共
に、雰囲気からもＴｉ金属配線層１４中にＮ成分が拡散
される。この拡散の結果、Ｔｉ金属配線層１４中のＮ成
分が増加し、Ｔｉ：Ｎ割合が、原子％で実質的に２：１
になり、図１（Ｂ）に示すように、Ｔｉ2 Ｎ配線層１５
になる。また、このＴｉ2 Ｎ配線層１５は熱的にも安定
であるため、配線層形成後に行われる多層配線等のため
の熱処理によっても、特性の変化は見られなかった。更
に、絶縁膜１２と接触する配線層部分には、ＴｉＮ膜が
薄く残存していても良い。
は、Ｔｉ金属配線層１４よりも小さな抵抗率を有してお
り、且つ、絶縁膜１２との密着性も良好である。図１
（Ａ）に示された状態で、ＴｉＮ配線層１３は、Ｔｉ金
属配線層１４は、Ｎ2 雰囲気で、且つ、７００〜９００
℃の温度で、熱処理される。この時、ＴｉＮ配線層１３
中のＮ成分は、Ｔｉ金属配線層１４中に拡散すると共
に、雰囲気からもＴｉ金属配線層１４中にＮ成分が拡散
される。この拡散の結果、Ｔｉ金属配線層１４中のＮ成
分が増加し、Ｔｉ：Ｎ割合が、原子％で実質的に２：１
になり、図１（Ｂ）に示すように、Ｔｉ2 Ｎ配線層１５
になる。また、このＴｉ2 Ｎ配線層１５は熱的にも安定
であるため、配線層形成後に行われる多層配線等のため
の熱処理によっても、特性の変化は見られなかった。更
に、絶縁膜１２と接触する配線層部分には、ＴｉＮ膜が
薄く残存していても良い。
【００１８】図２を参照すると、本発明者等の実験の結
果が示されている。ここでは、１００ｎｍの厚さを有す
るＴｉＮ配線層１３上に、１００ｎｍの厚さを持つＴｉ
金属配線層１４を備えた配線構造に対して、急速熱処理
によりアニールした場合におけるシート抵抗の変化が示
されている。まず、成膜後の状態では、ＴｉＮ配線層１
３は約１０Ω／□のシート抵抗を有しており、他方、Ｔ
ｉ金属配線層１４は約４Ω／□のシート抵抗を備えてい
る。
果が示されている。ここでは、１００ｎｍの厚さを有す
るＴｉＮ配線層１３上に、１００ｎｍの厚さを持つＴｉ
金属配線層１４を備えた配線構造に対して、急速熱処理
によりアニールした場合におけるシート抵抗の変化が示
されている。まず、成膜後の状態では、ＴｉＮ配線層１
３は約１０Ω／□のシート抵抗を有しており、他方、Ｔ
ｉ金属配線層１４は約４Ω／□のシート抵抗を備えてい
る。
【００１９】このような配線構造に対して、アルゴン雰
囲気及び窒素（Ｎ2 ）雰囲気で３０秒間、７００、８０
０、９００℃で急速熱処理を施した。図２において、白
丸及び白抜の正方形は、アルゴン雰囲気における処理結
果を示しており、アルゴン雰囲気でアニールした場合に
は、ＴｉＮ及びＴｉ配線層１３及び１４のいずれも、１
０Ω／□より高いシート抵抗となってしまうため、メモ
リの配線として使用するには、不適当であることが判明
した。
囲気及び窒素（Ｎ2 ）雰囲気で３０秒間、７００、８０
０、９００℃で急速熱処理を施した。図２において、白
丸及び白抜の正方形は、アルゴン雰囲気における処理結
果を示しており、アルゴン雰囲気でアニールした場合に
は、ＴｉＮ及びＴｉ配線層１３及び１４のいずれも、１
０Ω／□より高いシート抵抗となってしまうため、メモ
リの配線として使用するには、不適当であることが判明
した。
【００２０】他方、黒丸及び黒の正方形は、窒素雰囲気
で、上記した配線構造を同様な温度条件で３０秒間、急
速熱処理した結果を示している。図からも明らかな通
り、窒素雰囲気中で、急速加熱処理により、アニールし
た場合、ＴｉＮ及びＴｉ配線層１３及び１４のシート抵
抗は、いずれも９Ω／□以下であり、メモリの配線とし
て十分使用可能な値を有していることが分かる。
で、上記した配線構造を同様な温度条件で３０秒間、急
速熱処理した結果を示している。図からも明らかな通
り、窒素雰囲気中で、急速加熱処理により、アニールし
た場合、ＴｉＮ及びＴｉ配線層１３及び１４のシート抵
抗は、いずれも９Ω／□以下であり、メモリの配線とし
て十分使用可能な値を有していることが分かる。
【００２１】このようなシート抵抗の雰囲気による差
は、窒素雰囲気においては、急速加熱処理の際に、窒素
雰囲気及びＴｉＮ配線層１３からＴｉ金属配線層１４に
対して、窒素の熱拡散が生じ、結果的に、図１（Ｂ）に
示すように、両配線層１３及び１４に部分的にＴｉ2 Ｎ
層１５が生じるためである。
は、窒素雰囲気においては、急速加熱処理の際に、窒素
雰囲気及びＴｉＮ配線層１３からＴｉ金属配線層１４に
対して、窒素の熱拡散が生じ、結果的に、図１（Ｂ）に
示すように、両配線層１３及び１４に部分的にＴｉ2 Ｎ
層１５が生じるためである。
【００２２】図３（Ａ）及び（Ｂ）を参照して、本発明
の他の実施の形態に係る半導体装置用配線構造を説明す
る。図３（Ａ）では、図１（Ａ）と同様に、半導体基板
１１上に、ＳｉＯ2 等の絶縁膜１２が被着されており、
更に、絶縁膜１２上には、第１のＴｉＮ層、Ｔｉ金属
層、及び、第２のＴｉＮ層が、順次、スパッタリング又
はＣＶＤにより堆積されている。
の他の実施の形態に係る半導体装置用配線構造を説明す
る。図３（Ａ）では、図１（Ａ）と同様に、半導体基板
１１上に、ＳｉＯ2 等の絶縁膜１２が被着されており、
更に、絶縁膜１２上には、第１のＴｉＮ層、Ｔｉ金属
層、及び、第２のＴｉＮ層が、順次、スパッタリング又
はＣＶＤにより堆積されている。
【００２３】次に、第１のＴｉＮ層、Ｔｉ金属層、及
び、第２のＴｉＮ層をドライエッチング又はウェットエ
ッチングにより選択エッチングして、第１のＴｉＮ配線
層１６、Ｔｉ金属配線層１７、及び、第２のＴｉＮ配線
層１８を絶縁膜１２上に残す。
び、第２のＴｉＮ層をドライエッチング又はウェットエ
ッチングにより選択エッチングして、第１のＴｉＮ配線
層１６、Ｔｉ金属配線層１７、及び、第２のＴｉＮ配線
層１８を絶縁膜１２上に残す。
【００２４】この状態で、窒素雰囲気内において、７０
０〜９００℃の温度で、熱処理すると、第１及び第２の
ＴｉＮ配線層１６及び１８からＴｉ層１７にＮの拡散が
生じると共に、雰囲気からも、Ｎが各ＴｉＮ配線層１６
及び１８中に拡散する。この結果として、図２（Ｂ）に
示すように、Ｔｉ金属配線層１７の中央部分にだけ、Ｔ
ｉ金属１９が残り、中央部分以外の部分はＴｉ2 Ｎ層２
０となる。尚、配線層全体がＴｉ2 Ｎになるまで、熱処
理を継続しても良い。
０〜９００℃の温度で、熱処理すると、第１及び第２の
ＴｉＮ配線層１６及び１８からＴｉ層１７にＮの拡散が
生じると共に、雰囲気からも、Ｎが各ＴｉＮ配線層１６
及び１８中に拡散する。この結果として、図２（Ｂ）に
示すように、Ｔｉ金属配線層１７の中央部分にだけ、Ｔ
ｉ金属１９が残り、中央部分以外の部分はＴｉ2 Ｎ層２
０となる。尚、配線層全体がＴｉ2 Ｎになるまで、熱処
理を継続しても良い。
【００２５】この構成では、配線層の大部分がＴｉ2 Ｎ
によって形成されているため、ＴｉＮより低い抵抗率を
有し、且つ、熱的に安定な配線層が得られる。
によって形成されているため、ＴｉＮより低い抵抗率を
有し、且つ、熱的に安定な配線層が得られる。
【００２６】図４を参照すると、図３の配線構造を急速
熱処理、即ち、急速アニール処理（ＲＴＡ）した場合に
おけるシート抵抗の変化が示されている。ここで、配線
層は第１及び第２のＴｉＮ配線層１６及び１８として、
５０ｎｍの厚さを有し、且つ、Ｔｉ層１７として、２０
０ｎｍの厚さを有していた。図において、白抜の正方形
はアルゴン雰囲気における急速アニールの結果を示し、
上述した３層の配線構造の場合には、シート抵抗が３Ω
／□〜４Ω／□の範囲あって、殆ど変化していない。他
方、黒の正方形で示された窒素雰囲気での処理において
も、シート抵抗の変化は３Ω／□〜４Ω／□の範囲に止
まっていることが分かる。このことは、上記した３層の
配線構造の場合、配線構造全体が迅速にＴｉ2 Ｎに変化
していることを示している。
熱処理、即ち、急速アニール処理（ＲＴＡ）した場合に
おけるシート抵抗の変化が示されている。ここで、配線
層は第１及び第２のＴｉＮ配線層１６及び１８として、
５０ｎｍの厚さを有し、且つ、Ｔｉ層１７として、２０
０ｎｍの厚さを有していた。図において、白抜の正方形
はアルゴン雰囲気における急速アニールの結果を示し、
上述した３層の配線構造の場合には、シート抵抗が３Ω
／□〜４Ω／□の範囲あって、殆ど変化していない。他
方、黒の正方形で示された窒素雰囲気での処理において
も、シート抵抗の変化は３Ω／□〜４Ω／□の範囲に止
まっていることが分かる。このことは、上記した３層の
配線構造の場合、配線構造全体が迅速にＴｉ2 Ｎに変化
していることを示している。
【００２７】図５を参照すると、急速アニール処理（Ｒ
ＴＡ）することによって得られた図３（Ｂ）の配線構造
をＸ線回折によって測定した結果が示されている。図５
からも明らかなように、堆積したままの状態では、配向
性（１００）及び（００２）のＴｉのスペクトラムが強
く、急速アニール処理の温度が高くなるにつれて、Ｔｉ
2 Ｎのスペクトラムが強くなることが分かる。また、Ｔ
ｉ2 Ｎの内でも、（１０３）、（１１２）、及び（２０
０）の配向性を有するＴｉ2 Ｎが生じており、その量は
温度によって変化していることが分かる。尚、ＴｉＮは
殆ど生じていないことも分かる。
ＴＡ）することによって得られた図３（Ｂ）の配線構造
をＸ線回折によって測定した結果が示されている。図５
からも明らかなように、堆積したままの状態では、配向
性（１００）及び（００２）のＴｉのスペクトラムが強
く、急速アニール処理の温度が高くなるにつれて、Ｔｉ
2 Ｎのスペクトラムが強くなることが分かる。また、Ｔ
ｉ2 Ｎの内でも、（１０３）、（１１２）、及び（２０
０）の配向性を有するＴｉ2 Ｎが生じており、その量は
温度によって変化していることが分かる。尚、ＴｉＮは
殆ど生じていないことも分かる。
【００２８】
【発明の効果】本発明では、ＴｉＮより低い抵抗率を有
し、且つ、熱的にも安定なＴｉ2 Ｎによって形成された
配線構造及びその製造方法が得られる。
し、且つ、熱的にも安定なＴｉ2 Ｎによって形成された
配線構造及びその製造方法が得られる。
【図１】（Ａ）は、本発明の一実施の形態に係る配線構
造を製造するための製造工程の一つを示す図である。
（Ｂ）は、本発明の一実施の形態に係る配線構造を製造
するための他の工程を示す図である。
造を製造するための製造工程の一つを示す図である。
（Ｂ）は、本発明の一実施の形態に係る配線構造を製造
するための他の工程を示す図である。
【図２】図１に示された配線構造をアルゴン雰囲気と窒
素雰囲気で急速アニール処理した場合におけるシート抵
抗の変化が示されている。
素雰囲気で急速アニール処理した場合におけるシート抵
抗の変化が示されている。
【図３】（Ａ）は、本発明の他の実施の形態に係る配線
構造を製造するための製造工程の一つを示す図である。
（Ｂ）は、本発明の他の実施の形態に係る配線構造を製
造するための他の工程を示す図である。
構造を製造するための製造工程の一つを示す図である。
（Ｂ）は、本発明の他の実施の形態に係る配線構造を製
造するための他の工程を示す図である。
【図４】図３に示された配線構造をアルゴン及び窒素雰
囲気で、急速アニール処理した場合のシート抵抗の変化
を示す図である。
囲気で、急速アニール処理した場合のシート抵抗の変化
を示す図である。
【図５】図３に示された配線構造のＸ線回折による測定
結果を示す図である。
結果を示す図である。
１１ 半導体基板 １２ 絶縁膜 １３ ＴｉＮ配線層 １４ Ｔｉ金属配線層 １５ Ｔｉ2 Ｎ配線層 １６ 第１のＴｉＮ配線層 １７ Ｔｉ金属配線層 １８ 第２のＴｉＮ配線層 １９ 残存Ｔｉ領域 ２０ Ｔｉ2 Ｎ配線層
Claims (7)
- 【請求項１】 絶縁膜と、該絶縁膜上に配置された配線
とを備えた半導体装置用配線構造において、前記配線
は、配線用導体としてＴｉ2 Ｎ層を含む窒化チタン層に
よって形成されていることを特徴とする半導体装置用配
線構造。 - 【請求項２】 請求項１において、前記配線は、前記絶
縁膜と接する部分に、ＴｉＮ層を有していることを特徴
とする半導体装置用配線構造。 - 【請求項３】 請求項１において、前記配線は、拡散に
よって形成されたＴｉ2 Ｎ層を有していることを特徴と
する半導体装置用配線構造。 - 【請求項４】 絶縁膜と、該絶縁膜上に配置された配線
とを備えた半導体装置用配線構造において、前記絶縁膜
と接するように設けられた第１のＴｉＮ層、当該第１の
ＴｉＮ層上に形成されたＴｉ層、及び、該Ｔｉ層上に設
けられた第２のＴｉＮ層とによって構成された配線用前
処理体を有していることを特徴とする半導体装置用配線
構造。 - 【請求項５】 請求項４において、前記配線用前処理体
を熱処理し、Ｎを第１及び第２のＴｉＮ層からＴｉ層に
拡散させることによって形成された前記配線用導体を備
え、該配線用導体はＴｉ2 Ｎを含んでいることを特徴と
する半導体装置用配線構造。 - 【請求項６】 絶縁膜上に、第１のＴｉＮ層を形成する
工程と、該第１のＴｉＮ層上にＴｉ層を形成する工程
と、Ｔｉ層の形成後、熱処理することにより、ＴｉＮ層
からＮを拡散して、配線用導体として、Ｔｉ2 Ｎ層を含
む窒化チタン層を形成する熱処理工程とを有することを
特徴とする半導体装置用配線構造の製造方法。 - 【請求項７】 請求項６において、前記第１のＴｉＮ層
の形成後、前記熱処理工程前に、前記Ｔｉ層上に第２の
ＴｉＮ層を形成した後、前記熱処理を施し、Ｔｉ2 Ｎ層
を含む窒化チタン層を形成することを特徴とする半導体
装置用配線構造の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017972A JP2930102B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置用配線構造及びその製造方法 |
| US09/014,892 US6054771A (en) | 1997-01-31 | 1998-01-28 | Interconnection system in a semiconductor device |
| KR1019980002739A KR100313256B1 (ko) | 1997-01-31 | 1998-01-31 | 반도체장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9017972A JP2930102B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置用配線構造及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214833A JPH10214833A (ja) | 1998-08-11 |
| JP2930102B2 true JP2930102B2 (ja) | 1999-08-03 |
Family
ID=11958657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9017972A Expired - Fee Related JP2930102B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置用配線構造及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6054771A (ja) |
| JP (1) | JP2930102B2 (ja) |
| KR (1) | KR100313256B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773280B1 (ko) * | 1999-02-17 | 2007-11-05 | 가부시키가이샤 알박 | 배리어막제조방법및배리어막 |
| US6146991A (en) * | 1999-09-03 | 2000-11-14 | Taiwan Semiconductor Manufacturing Company | Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer |
| DE10240116A1 (de) * | 2002-08-30 | 2004-03-11 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung lokaler Verbindungsbarrierenschichten |
| US7151545B2 (en) * | 2003-08-06 | 2006-12-19 | Landmark Graphics Corporation | System and method for applying accurate three-dimensional volume textures to arbitrary triangulated surfaces |
| JP4927765B2 (ja) * | 2004-09-09 | 2012-05-09 | 国立大学法人北海道大学 | 機能素子の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155775A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Semiconductor device |
| JPS5939049A (ja) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | 半導体装置 |
| US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
| US5506449A (en) * | 1993-03-24 | 1996-04-09 | Kawasaki Steel Corporation | Interconnection structure for semiconductor integrated circuit and manufacture of the same |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5939788A (en) * | 1998-03-11 | 1999-08-17 | Micron Technology, Inc. | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper |
-
1997
- 1997-01-31 JP JP9017972A patent/JP2930102B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-28 US US09/014,892 patent/US6054771A/en not_active Expired - Fee Related
- 1998-01-31 KR KR1019980002739A patent/KR100313256B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214833A (ja) | 1998-08-11 |
| KR19980070983A (ko) | 1998-10-26 |
| US6054771A (en) | 2000-04-25 |
| KR100313256B1 (ko) | 2002-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096640A (en) | Method of making a gate electrode stack with a diffusion barrier | |
| US4533935A (en) | Semiconductor device and a method for manufacturing the same | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US20060014355A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| US6682995B2 (en) | Iridium conductive electrode/barrier structure and method for same | |
| JPH09199594A (ja) | 半導体素子の金属配線形成方法及びその配線構造 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| JP2000138352A (ja) | 強誘電体メモリの製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP4026908B2 (ja) | 半導体素子の製造方法 | |
| KR100476939B1 (ko) | 반도체 저항 소자의 콘택 형성방법 | |
| JPH0687501B2 (ja) | 半導体装置のゲート電極の製造方法 | |
| US5413968A (en) | Semiconductor device and manufacturing method thereof | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| JPH02288361A (ja) | 半導体装置 | |
| TW426996B (en) | Method for frbricating ferroelectric capacitor memory device | |
| JPH10125676A (ja) | アルミニウム配線の作製方法 | |
| JPH08288239A (ja) | 酸素拡散バリア性電極とその製造方法 | |
| KR0144167B1 (ko) | 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JPH0377661B2 (ja) | ||
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPH0754846B2 (ja) | キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990421 |
|
| LAPS | Cancellation because of no payment of annual fees |