JPH0754846B2 - キャパシタの製造方法 - Google Patents
キャパシタの製造方法Info
- Publication number
- JPH0754846B2 JPH0754846B2 JP60267114A JP26711485A JPH0754846B2 JP H0754846 B2 JPH0754846 B2 JP H0754846B2 JP 60267114 A JP60267114 A JP 60267114A JP 26711485 A JP26711485 A JP 26711485A JP H0754846 B2 JPH0754846 B2 JP H0754846B2
- Authority
- JP
- Japan
- Prior art keywords
- tantalum oxide
- oxide film
- film
- silicon
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャパシタの製造方法に係り、特にメモリデバ
イスに好適な高容量蓄積電荷用キャパシタの製造方法に
関する。
イスに好適な高容量蓄積電荷用キャパシタの製造方法に
関する。
特開昭57−167669号に記載のように非晶質酸化タンタル
膜は、600℃以上の高温熱処理によって、結晶化が進行
し、かつ、リーク電流が急増して、メモリー用コンデン
サーとしての電荷の保持特性が著しく劣化する。そこ
で、上記特開昭57−167669号では、結晶化の際に、1000
℃程度の高温で熱処理することで、結晶粒界に下地電極
のシリコン層よりシリコンが拡散して、結晶粒界を二酸
化シリコンで充填してリーク電流の伝導路を遮断してい
る。これにより、リーク電流を減少することができる。
しかし、酸化タンタル膜中へのシリコンの拡散に伴う誘
電率の減少については何ら記載されていなかった。
膜は、600℃以上の高温熱処理によって、結晶化が進行
し、かつ、リーク電流が急増して、メモリー用コンデン
サーとしての電荷の保持特性が著しく劣化する。そこ
で、上記特開昭57−167669号では、結晶化の際に、1000
℃程度の高温で熱処理することで、結晶粒界に下地電極
のシリコン層よりシリコンが拡散して、結晶粒界を二酸
化シリコンで充填してリーク電流の伝導路を遮断してい
る。これにより、リーク電流を減少することができる。
しかし、酸化タンタル膜中へのシリコンの拡散に伴う誘
電率の減少については何ら記載されていなかった。
上記従来技術は、酸化タンタルを1000℃程度の高温熱処
理を行うことで、結晶化に伴うリーク電流の増大を妨げ
ることを意図しているが、このようにすると、比誘電率
の減少が著しく、高誘電率絶縁膜を用いることによって
期待される高容量特性が得られないという問題があっ
た。
理を行うことで、結晶化に伴うリーク電流の増大を妨げ
ることを意図しているが、このようにすると、比誘電率
の減少が著しく、高誘電率絶縁膜を用いることによって
期待される高容量特性が得られないという問題があっ
た。
本発明の目的は、LSIの製造に不可欠である、600℃以上
の高温熱処理によっても非晶質状態を維持し、かつ、比
誘電率の減少することのない、遷移金属酸化物を誘電体
とするキャパシタの製造方法を提供することにある。
の高温熱処理によっても非晶質状態を維持し、かつ、比
誘電率の減少することのない、遷移金属酸化物を誘電体
とするキャパシタの製造方法を提供することにある。
上記目的は、第１の電極となる半導体層上に非晶質構造
の第１の誘電体膜を形成する工程と、40nm未満の有限値
を有する非晶質構造の酸化タンタル膜を該第１の誘電体
膜上に直接被着する工程と、該酸化タンタル膜を600℃
以上の温度で熱処理する工程と、該酸化タンタル膜上に
第２の電極を形成する工程とを有することにより達成さ
れる。
の第１の誘電体膜を形成する工程と、40nm未満の有限値
を有する非晶質構造の酸化タンタル膜を該第１の誘電体
膜上に直接被着する工程と、該酸化タンタル膜を600℃
以上の温度で熱処理する工程と、該酸化タンタル膜上に
第２の電極を形成する工程とを有することにより達成さ
れる。
シリコン基板、もしくは、シリコン層上に形成された、
二酸化シリコンなどの非晶質構造の誘電体膜上に、酸化
タンタル膜を形成する場合、酸化タンタル膜厚が40nmよ
りも薄い場合には、600℃以上の高温熱処理によっても
酸化タンタルは非晶質状態を維持する。界面の二酸化シ
リコンは、酸化タンタルと強く接着して、酸化タンタル
の結晶化を妨げる。また、シリコン基板、もしくは、シ
リコン層上からのシリコンの酸化タンタル膜中への拡散
を妨げる。しかし、酸化タンタル膜厚が40nm以上になる
と、二酸化シリコンとの接着力では酸化タンタルの結晶
化を妨げられなくなる。二酸化シリコンのかわりに窒化
シリコン，酸窒化シリコンを用いても同様な効果が得ら
れる。
二酸化シリコンなどの非晶質構造の誘電体膜上に、酸化
タンタル膜を形成する場合、酸化タンタル膜厚が40nmよ
りも薄い場合には、600℃以上の高温熱処理によっても
酸化タンタルは非晶質状態を維持する。界面の二酸化シ
リコンは、酸化タンタルと強く接着して、酸化タンタル
の結晶化を妨げる。また、シリコン基板、もしくは、シ
リコン層上からのシリコンの酸化タンタル膜中への拡散
を妨げる。しかし、酸化タンタル膜厚が40nm以上になる
と、二酸化シリコンとの接着力では酸化タンタルの結晶
化を妨げられなくなる。二酸化シリコンのかわりに窒化
シリコン，酸窒化シリコンを用いても同様な効果が得ら
れる。
また、酸化タンタル以外の遷移金属酸化物を用いても同
様な効果があることが確認された。但し、実用的には酸
化タンタルが優れている。
様な効果があることが確認された。但し、実用的には酸
化タンタルが優れている。
以下の実施例では、遷移金属酸化物として酸化タンタル
を用いた例について説明する。
を用いた例について説明する。
（実施例１） 以下、本発明の一実施例を第１図により説明する。第１
図（ａ），（ａ′）では、シリコン基板１上に、熱酸化
により約30Åの二酸化シリコン膜２を形成している。次
に、（ａ）では、反応性スパッタ法により酸化タンタル
膜３を20nm被着する。一方、（ａ′）では、40nm被着し
ている。次に第１図（ｂ），（ｂ′）において、800℃
の乾燥酸化性雰囲気において、30分の熱処理を行う。こ
の際、第２図を用いて後に説明するが、熱処理によっ
て、厚さ20nmの酸化タンタル膜（○）は非晶質状態のま
まであるが、40nmの酸化タンタル（●）は結晶化して、
しかも粒界が生じてしまう。第１図（ｂ′）では、記号
４は結晶化して粒界のあらわれた酸化タンタル膜を示し
ている。第１図（ｃ），（ｃ′）は、（ｂ），（ｂ′）
で示した酸化タンタル膜3,4上に、タングステン電極５
を形成した状態を示している。第２図は、第１図
（ｃ），（ｃ′）で示すキャパシタの絶縁耐圧のアニー
ル温度依存性を示している。第１図で示した様に800℃
の熱処理では、40nmの酸化タンタルを用いたキャパシタ
の絶縁耐圧はアニール前と比べて著しく低下している。
一方、20nmの酸化タンタル膜を用いた場合には、アニー
ル前と比較して、絶縁耐圧は劣化しない，また、それぞ
れの酸化タンタル膜の電子線回折写真によれば、40nmの
酸化タンタルは少なくとも600℃以上の熱処理では結晶
化している。一方、20nmの酸化タンタル膜は少なくとも
1000℃まで非晶質状態を維持している。従って、本発明
の構造のキャパシタは耐熱性があり、高温熱処理工程の
不可欠なLSI製造プロセスへ容易に組み込むことができ
る。酸化タンタル膜の厚さを、それぞれ35,30,25,15,10
および5nmとし同様の検討を行ったところ、いずれの場
合も酸化タンタル膜は非晶質となり、良好な絶縁耐圧が
得られた。本実施例で述べた効果は、酸化タンタル以外
の遷移金属酸化物を用いた場合についても同様である。
図（ａ），（ａ′）では、シリコン基板１上に、熱酸化
により約30Åの二酸化シリコン膜２を形成している。次
に、（ａ）では、反応性スパッタ法により酸化タンタル
膜３を20nm被着する。一方、（ａ′）では、40nm被着し
ている。次に第１図（ｂ），（ｂ′）において、800℃
の乾燥酸化性雰囲気において、30分の熱処理を行う。こ
の際、第２図を用いて後に説明するが、熱処理によっ
て、厚さ20nmの酸化タンタル膜（○）は非晶質状態のま
まであるが、40nmの酸化タンタル（●）は結晶化して、
しかも粒界が生じてしまう。第１図（ｂ′）では、記号
４は結晶化して粒界のあらわれた酸化タンタル膜を示し
ている。第１図（ｃ），（ｃ′）は、（ｂ），（ｂ′）
で示した酸化タンタル膜3,4上に、タングステン電極５
を形成した状態を示している。第２図は、第１図
（ｃ），（ｃ′）で示すキャパシタの絶縁耐圧のアニー
ル温度依存性を示している。第１図で示した様に800℃
の熱処理では、40nmの酸化タンタルを用いたキャパシタ
の絶縁耐圧はアニール前と比べて著しく低下している。
一方、20nmの酸化タンタル膜を用いた場合には、アニー
ル前と比較して、絶縁耐圧は劣化しない，また、それぞ
れの酸化タンタル膜の電子線回折写真によれば、40nmの
酸化タンタルは少なくとも600℃以上の熱処理では結晶
化している。一方、20nmの酸化タンタル膜は少なくとも
1000℃まで非晶質状態を維持している。従って、本発明
の構造のキャパシタは耐熱性があり、高温熱処理工程の
不可欠なLSI製造プロセスへ容易に組み込むことができ
る。酸化タンタル膜の厚さを、それぞれ35,30,25,15,10
および5nmとし同様の検討を行ったところ、いずれの場
合も酸化タンタル膜は非晶質となり、良好な絶縁耐圧が
得られた。本実施例で述べた効果は、酸化タンタル以外
の遷移金属酸化物を用いた場合についても同様である。
（実施例２） 第３図（ａ），（ａ′）では、シリコン基板１上に、CV
D法により窒化シリコン膜６が50Å形成されている。次
に、この窒化シリコン膜６上に、（ａ）では、20nm、
（ａ′）では、40nmの酸化タンタル３が積層されてい
る。次に、（ｂ），（ｂ′）では800℃,30分の熱処理を
行う。この結果、（ｂ）に示す、20nmの酸化タンタル膜
は非晶質状態を保つが、（ｂ′）に示す40nmの酸化タン
タル膜は結晶化して粒界が生じる。次に第３図（ｃ），
（ｃ′）では、第３図（ｂ），（ｂ′）で示す酸化タン
タル膜3,4上にタングステン電極５を形成する。実施例
１で示したと同様に、酸化タンタルが結晶化して粒界が
発生すると第３図（ｃ′）で示すキャパシタにおいてリ
ーク電流が急増して、コンデンサーとしての電荷保持が
できない。しかし、第３図（ｃ）に示す構造であれば、
リーク電流が増加せずに、LSI用のキャパシタ誘電体と
して用いることができる。また、実施例１で示した二酸
化シリコンよりも窒化シリコンは誘電率が大きいので、
より高容量のキャパシタを得ることができる。窒化シリ
コン膜６は、シリコン基板を直接窒化して形成しても同
様な効果がある。また、窒化シリコンのかわりに、酸窒
化シリコンを用いても同様な効果がある。また、酸化タ
ンタル以外の遷移金属酸化物を用いた場合についても同
様な効果がある。
D法により窒化シリコン膜６が50Å形成されている。次
に、この窒化シリコン膜６上に、（ａ）では、20nm、
（ａ′）では、40nmの酸化タンタル３が積層されてい
る。次に、（ｂ），（ｂ′）では800℃,30分の熱処理を
行う。この結果、（ｂ）に示す、20nmの酸化タンタル膜
は非晶質状態を保つが、（ｂ′）に示す40nmの酸化タン
タル膜は結晶化して粒界が生じる。次に第３図（ｃ），
（ｃ′）では、第３図（ｂ），（ｂ′）で示す酸化タン
タル膜3,4上にタングステン電極５を形成する。実施例
１で示したと同様に、酸化タンタルが結晶化して粒界が
発生すると第３図（ｃ′）で示すキャパシタにおいてリ
ーク電流が急増して、コンデンサーとしての電荷保持が
できない。しかし、第３図（ｃ）に示す構造であれば、
リーク電流が増加せずに、LSI用のキャパシタ誘電体と
して用いることができる。また、実施例１で示した二酸
化シリコンよりも窒化シリコンは誘電率が大きいので、
より高容量のキャパシタを得ることができる。窒化シリ
コン膜６は、シリコン基板を直接窒化して形成しても同
様な効果がある。また、窒化シリコンのかわりに、酸窒
化シリコンを用いても同様な効果がある。また、酸化タ
ンタル以外の遷移金属酸化物を用いた場合についても同
様な効果がある。
本発明によれば、高誘電率の遷移金属酸化物を誘電体と
して用いたキャパシタにおいて、600℃以上の高温熱処
理プロセスを経ても、リーク電流も増加せず、誘電率も
減少しない、耐熱性のあるキャパシタを作ることができ
るので、従来の高密度メモリデバイス製造プロセスに本
発明を極めて容易に適用することができ、メモリデバイ
スの高集積化に効果がある。
して用いたキャパシタにおいて、600℃以上の高温熱処
理プロセスを経ても、リーク電流も増加せず、誘電率も
減少しない、耐熱性のあるキャパシタを作ることができ
るので、従来の高密度メモリデバイス製造プロセスに本
発明を極めて容易に適用することができ、メモリデバイ
スの高集積化に効果がある。
第１図および第３図は、それぞれ本発明の異なる実施例
を示す工程図、第２図は本発明の効果を示す曲線図であ
る。 １…シリコン基板、２…二酸化シリコン膜、３…非晶質
酸化タンタル膜、４…結晶酸化タンタル膜、５…タング
ステン電極、６…窒化シリコン膜。
を示す工程図、第２図は本発明の効果を示す曲線図であ
る。 １…シリコン基板、２…二酸化シリコン膜、３…非晶質
酸化タンタル膜、４…結晶酸化タンタル膜、５…タング
ステン電極、６…窒化シリコン膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向 喜一郎 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭60−58653（ＪＰ，Ａ) 特開 昭60−160155（ＪＰ，Ａ)
Claims (4)
- 【請求項１】第１の電極となる半導体層上に非晶質構造
の第１の誘電体膜を形成する工程と、40nm未満の有限値
を有する非晶質構造の酸化タンタル膜を該第１の誘電体
膜上に直接被着する工程と、該酸化タンタル膜を600℃
以上の温度で熱処理する工程と、該酸化タンタル膜上に
第２の電極を形成する工程とを有することを特徴とする
キャパシタの製造方法。 - 【請求項２】上記酸化タンタル膜は、反応性スパッタ法
を用いて被着することを特徴とする特許請求の範囲第１
項記載のキャパシタの製造方法。 - 【請求項３】上記第１の誘電体膜は、二酸化シリコン、
窒化シリコンまたは酸窒化シリコンからなる群から選ば
れた一つであることを特徴とする特許請求の範囲第１項
又は第２項に記載のキャパシタの製造方法。 - 【請求項４】上記第２の電極は、高融点金属、高融点金
属シリサイドまたはポリサイドのいずれかからなること
を特徴とする特許請求の範囲第１項乃至第３項の何れか
に記載のキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60267114A JPH0754846B2 (ja) | 1985-11-29 | 1985-11-29 | キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60267114A JPH0754846B2 (ja) | 1985-11-29 | 1985-11-29 | キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128167A JPS62128167A (ja) | 1987-06-10 |
| JPH0754846B2 true JPH0754846B2 (ja) | 1995-06-07 |
Family
ID=17440256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60267114A Expired - Fee Related JPH0754846B2 (ja) | 1985-11-29 | 1985-11-29 | キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754846B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04359557A (ja) * | 1991-06-06 | 1992-12-11 | Nec Corp | 半導体装置の製造方法 |
| US5192871A (en) * | 1991-10-15 | 1993-03-09 | Motorola, Inc. | Voltage variable capacitor having amorphous dielectric film |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60160155A (ja) * | 1984-01-30 | 1985-08-21 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-11-29 JP JP60267114A patent/JPH0754846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62128167A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6436818B1 (en) | Semiconductor structure having a doped conductive layer | |
| US5926730A (en) | Conductor layer nitridation | |
| JP2731611B2 (ja) | キャパシタと集積回路の製法 | |
| JPH0231865B2 (ja) | ||
| JPH07153761A (ja) | 半導体素子の配線製造方法 | |
| US6218295B1 (en) | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| US6833605B2 (en) | Method of making a memory cell capacitor with Ta2O5 dielectric | |
| EP0573241B1 (en) | Semiconductor devices with a double layered silicide structure and process of making it | |
| JPH0194645A (ja) | 半導体装置の製造方法 | |
| JPH0754846B2 (ja) | キャパシタの製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| JPH0294476A (ja) | 半導体装置のゲート電極の製造方法 | |
| JP3219856B2 (ja) | 半導体装置の製造方法 | |
| JPH07120638B2 (ja) | 半導体装置の製造方法 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| US20020047148A1 (en) | Methods of manufacturing integrated circuit capacitors having ruthenium upper electrodes and capacitors formed thereby | |
| JPH0563157A (ja) | 半導体装置 | |
| JPH0736438B2 (ja) | 半導体装置 | |
| JPH02288361A (ja) | 半導体装置 | |
| JPH01239971A (ja) | 半導体装置の製造方法 | |
| JP2616733B2 (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |