JPH09199594A - 半導体素子の金属配線形成方法及びその配線構造 - Google Patents
半導体素子の金属配線形成方法及びその配線構造Info
- Publication number
- JPH09199594A JPH09199594A JP8337495A JP33749596A JPH09199594A JP H09199594 A JPH09199594 A JP H09199594A JP 8337495 A JP8337495 A JP 8337495A JP 33749596 A JP33749596 A JP 33749596A JP H09199594 A JPH09199594 A JP H09199594A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- metal
- metal wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 87
- 239000002184 metal Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000010410 layer Substances 0.000 claims abstract description 204
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 230000008018 melting Effects 0.000 claims description 13
- 238000002844 melting Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 150000002736 metal compounds Chemical class 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910026551 ZrC Inorganic materials 0.000 claims description 6
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 claims description 5
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 claims description 4
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000003963 antioxidant agent Substances 0.000 claims description 2
- 230000003078 antioxidant effect Effects 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims 2
- -1 tungsten nitride Chemical class 0.000 claims 2
- 238000010276 construction Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 27
- 230000010354 integration Effects 0.000 abstract description 5
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 230000002776 aggregation Effects 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000009429 electrical wiring Methods 0.000 description 7
- 238000004220 aggregation Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 description 6
- 238000005054 agglomeration Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000001112 coagulating effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 金属配線構造を形成する方法及びその配線構
造を提供する。 【解決手段】 下部導電層１１０の上面に層間絶縁層１
１５を形成する第１段階と、層間絶縁層１１５を部分的
に取り除いて下部導電層１１０の一部を露出させてコン
タクトホール１２０を形成する第２段階と、層間絶縁層
１１５の外面及び露出された下部導電層１１０の上面に
反応調節層を形成する第３段階と、反応調節層の上面に
反応金属層を形成する第４段階と、コンタクトホール１
２０の領域で下部導電層１１０の上面にオーム層１３５
を形成する第５段階と、反応金属層を取り除く第６段階
と、結果物の全面に上部導電層１４５を形成する第７段
階とを含む。反応調節層は後続く熱処理工程の際、チタ
ンシリサイドからなるオーム層１３５を均一に形成する
ことにより、半導体素子の電気的特性を改善する。か
つ、半導体素子の高集積化に寄与する。
造を提供する。 【解決手段】 下部導電層１１０の上面に層間絶縁層１
１５を形成する第１段階と、層間絶縁層１１５を部分的
に取り除いて下部導電層１１０の一部を露出させてコン
タクトホール１２０を形成する第２段階と、層間絶縁層
１１５の外面及び露出された下部導電層１１０の上面に
反応調節層を形成する第３段階と、反応調節層の上面に
反応金属層を形成する第４段階と、コンタクトホール１
２０の領域で下部導電層１１０の上面にオーム層１３５
を形成する第５段階と、反応金属層を取り除く第６段階
と、結果物の全面に上部導電層１４５を形成する第７段
階とを含む。反応調節層は後続く熱処理工程の際、チタ
ンシリサイドからなるオーム層１３５を均一に形成する
ことにより、半導体素子の電気的特性を改善する。か
つ、半導体素子の高集積化に寄与する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の金属配
線形成方法及びその配線構造に係り、特に均一な厚さを
有するオーム層を形成して接触抵抗を低減することので
きる半導体素子の金属配線形成方法及びその配線構造に
関する。
線形成方法及びその配線構造に係り、特に均一な厚さを
有するオーム層を形成して接触抵抗を低減することので
きる半導体素子の金属配線形成方法及びその配線構造に
関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い電気的配線
構造における接触抵抗は減少することが望ましい。すな
わち、半導体素子の電気的特性を改善するため、かつ、
半導体素子の集積度を高めるため、接触抵抗の減少は必
要となる。半導体素子の電気的配線に用いられる材料は
接触抵抗を決める重要な変数である。したがって、配線
の接触抵抗を減少するため、接触抵抗に相応する接触材
料を選択すべきである。ポリシリコンと金属シリサイド
からなるポリサイドは低い接触抵抗と良好な安定性をも
つため、半導体素子の電気的配線に多用されている。こ
の電気的配線を形成するために用いられるポリサイドの
代表的な例としては、ポリシリコンとタングステンシリ
サイドを含むタングステンポリサイドがある。
構造における接触抵抗は減少することが望ましい。すな
わち、半導体素子の電気的特性を改善するため、かつ、
半導体素子の集積度を高めるため、接触抵抗の減少は必
要となる。半導体素子の電気的配線に用いられる材料は
接触抵抗を決める重要な変数である。したがって、配線
の接触抵抗を減少するため、接触抵抗に相応する接触材
料を選択すべきである。ポリシリコンと金属シリサイド
からなるポリサイドは低い接触抵抗と良好な安定性をも
つため、半導体素子の電気的配線に多用されている。こ
の電気的配線を形成するために用いられるポリサイドの
代表的な例としては、ポリシリコンとタングステンシリ
サイドを含むタングステンポリサイドがある。
【０００３】しかしながら、半導体素子の電気的配線材
料に用いられるポリサイドの抵抗は、単一金属配線材料
の抵抗より高い。この際、前記タングステンポリサイド
はＮ + 型とＰ+ 型のシリコンに同時に接触端子を形成す
るために必要なドーピングされたシリコンとオーム（oh
mic)との接触を形成するのには不向きである。したがっ
て、半導体素子の配線材料としてポリサイド材料の代わ
りに金属配線材料を用いるための研究が行われつつあ
る。
料に用いられるポリサイドの抵抗は、単一金属配線材料
の抵抗より高い。この際、前記タングステンポリサイド
はＮ + 型とＰ+ 型のシリコンに同時に接触端子を形成す
るために必要なドーピングされたシリコンとオーム（oh
mic)との接触を形成するのには不向きである。したがっ
て、半導体素子の配線材料としてポリサイド材料の代わ
りに金属配線材料を用いるための研究が行われつつあ
る。
【０００４】ところが、半導体素子の配線層に用いられ
る単一金属材料（例えば、タングステン）の配線構造は
後続く熱処理工程を行った後にも、安定する配線構造及
び良好な電気的特性を保持しなければならない。一般、
半導体素子の配線はタングステンを用いる配線構造は多
層配線構造を用いている。すなわち、前記多層構造は、
熱処理を行うことにより形成されたチタンシリサイドか
らなるオーム層(ohmic layer) 、前記オーム層に蒸着さ
れた窒化チタンからなる拡散防止層及び前記拡散防止層
上に蒸着されたタングステンからなる上部導電層で形成
される三層構造である。
る単一金属材料（例えば、タングステン）の配線構造は
後続く熱処理工程を行った後にも、安定する配線構造及
び良好な電気的特性を保持しなければならない。一般、
半導体素子の配線はタングステンを用いる配線構造は多
層配線構造を用いている。すなわち、前記多層構造は、
熱処理を行うことにより形成されたチタンシリサイドか
らなるオーム層(ohmic layer) 、前記オーム層に蒸着さ
れた窒化チタンからなる拡散防止層及び前記拡散防止層
上に蒸着されたタングステンからなる上部導電層で形成
される三層構造である。
【０００５】この際、前記チタンシリサイド層は二段階
の工程を行うことにより形成される。第一は、ほぼ６０
０℃の温度でチタン層に対して１次のＲＴＡ（Rapid Th
ermal Annealing)工程を行い、準安定相（Ｃ−４９）構
造のチタンシリサイドを形成した後、残余チタン層を湿
式食刻する段階である。第二は、ほぼ８００℃で前記準
安定相構造のチタンシリサイド層に対して２次のＲＴＡ
工程を行い、前記準安定相（Ｃ−４９）構造を安定相
（Ｃ−５４）構造に変化させることにより所望のチタン
シリサイドを形成する段階である。
の工程を行うことにより形成される。第一は、ほぼ６０
０℃の温度でチタン層に対して１次のＲＴＡ（Rapid Th
ermal Annealing)工程を行い、準安定相（Ｃ−４９）構
造のチタンシリサイドを形成した後、残余チタン層を湿
式食刻する段階である。第二は、ほぼ８００℃で前記準
安定相構造のチタンシリサイド層に対して２次のＲＴＡ
工程を行い、前記準安定相（Ｃ−４９）構造を安定相
（Ｃ−５４）構造に変化させることにより所望のチタン
シリサイドを形成する段階である。
【０００６】しかしながら、上述した方法により形成さ
れた金属配線構造、特にチタンシリサイドを形成する過
程において、半導体素子の電気的特性を低下させる問題
がある。前記多層の金属配線構造において前記オーム層
を形成するチタンシリサイドは、前記下部導電層に含ま
れたシリコンとその上面に蒸着されたチタンとの化学反
応生成物である。しかしながら、シリコン層とチタン層
との相互作用により下部導電層に含まれた伝導性不純物
が拡散されて外部に流れ出る。かつ、前記下部導電層内
の電動性不純物の外部拡散は、オーム層を形成するため
に熱処理工程を行うときにさらに深化する一方、前記熱
処理工程が高温で行われるほど、前記外部拡散による不
純物の流出程度はさらに増える。このような不純物の流
出は前記下部導電層の電導能力を低下させ、その結果、
前記金属配線構造における接触抵抗を増やす問題を引き
起こす。
れた金属配線構造、特にチタンシリサイドを形成する過
程において、半導体素子の電気的特性を低下させる問題
がある。前記多層の金属配線構造において前記オーム層
を形成するチタンシリサイドは、前記下部導電層に含ま
れたシリコンとその上面に蒸着されたチタンとの化学反
応生成物である。しかしながら、シリコン層とチタン層
との相互作用により下部導電層に含まれた伝導性不純物
が拡散されて外部に流れ出る。かつ、前記下部導電層内
の電動性不純物の外部拡散は、オーム層を形成するため
に熱処理工程を行うときにさらに深化する一方、前記熱
処理工程が高温で行われるほど、前記外部拡散による不
純物の流出程度はさらに増える。このような不純物の流
出は前記下部導電層の電導能力を低下させ、その結果、
前記金属配線構造における接触抵抗を増やす問題を引き
起こす。
【０００７】一方、半導体製造工程のうち、電気的配線
を形成した後、後に続く高温熱処理工程は、オーム層の
チタンシリサイドを凝集させる凝集現像を発生させる。
かかる凝集現像により、オーム層の一部領域が切れるこ
とにより、前記下部導電層は窒化チタンからなる拡散防
止層に直接接触されることができる。ここで、高温の工
程条件は凝集現象を増やし、凝集現象が増えると、その
接触抵抗も増えるという問題がある。
を形成した後、後に続く高温熱処理工程は、オーム層の
チタンシリサイドを凝集させる凝集現像を発生させる。
かかる凝集現像により、オーム層の一部領域が切れるこ
とにより、前記下部導電層は窒化チタンからなる拡散防
止層に直接接触されることができる。ここで、高温の工
程条件は凝集現象を増やし、凝集現象が増えると、その
接触抵抗も増えるという問題がある。
【０００８】以下、添付図面を参照して従来の方法によ
る半導体素子の電気的配線構造を説明する。図１は従来
の方法による半導体素子の金属配線構造を示す断面図で
ある。ここで、前記半導体素子の金属配線構造は、シリ
コンが含まれた下部導電層１０の上面に層間絶縁層１５
を蒸着する第１段階と、前記層間絶縁層１５に感光膜
（図示せず）を塗布した後、写真食刻工程を行い感光膜
（図示せず）パターンを形成する第２段階と、前記感光
膜（図示せず）パターンを通して露出された前記下部導
電層１０を選択的に食刻してコンタクトホール１８を形
成する第３段階と、前記層間絶縁層１５の上面に残存す
る前記感光膜（図示せず）を取り除いた後、その結果物
の全面にチタン層を蒸着する第４段階と、前記結果物に
温度条件がほぼ６００℃の１次のＲＴＡ工程を行い準安
定相（Ｃ−４９）構造を有するチタンシリサイドからな
るオーム層２０を前記コンタクトホール１８により露出
された下部導電層１０の領域に形成する第５段階と、前
記１次のＲＴＡ工程の後、残存する層間絶縁層１５と接
触するチタン層を湿式食刻工程により取り除いた後、そ
の結果物に温度条件がほぼ８００℃の２次のＲＴＡ工程
を行い前記オーム層２０を安定相（Ｃ−５４）構造を有
するチタンシリサイドとする第６段階と、前記結果物の
全面にチタン窒化物からなる拡散防止層２５及びタング
ステンからなる上部導電層３０を順次に積層する第７段
階とを順次に行うことにより得られる。
る半導体素子の電気的配線構造を説明する。図１は従来
の方法による半導体素子の金属配線構造を示す断面図で
ある。ここで、前記半導体素子の金属配線構造は、シリ
コンが含まれた下部導電層１０の上面に層間絶縁層１５
を蒸着する第１段階と、前記層間絶縁層１５に感光膜
（図示せず）を塗布した後、写真食刻工程を行い感光膜
（図示せず）パターンを形成する第２段階と、前記感光
膜（図示せず）パターンを通して露出された前記下部導
電層１０を選択的に食刻してコンタクトホール１８を形
成する第３段階と、前記層間絶縁層１５の上面に残存す
る前記感光膜（図示せず）を取り除いた後、その結果物
の全面にチタン層を蒸着する第４段階と、前記結果物に
温度条件がほぼ６００℃の１次のＲＴＡ工程を行い準安
定相（Ｃ−４９）構造を有するチタンシリサイドからな
るオーム層２０を前記コンタクトホール１８により露出
された下部導電層１０の領域に形成する第５段階と、前
記１次のＲＴＡ工程の後、残存する層間絶縁層１５と接
触するチタン層を湿式食刻工程により取り除いた後、そ
の結果物に温度条件がほぼ８００℃の２次のＲＴＡ工程
を行い前記オーム層２０を安定相（Ｃ−５４）構造を有
するチタンシリサイドとする第６段階と、前記結果物の
全面にチタン窒化物からなる拡散防止層２５及びタング
ステンからなる上部導電層３０を順次に積層する第７段
階とを順次に行うことにより得られる。
【０００９】この際、高温で行われる２次のＲＴＡ工程
のような熱処理工程が進むとき、その接触界面界面を通
して前記下部導電層にドーピングされた不純物が外部に
拡散される。このような不純物の拡散は接触界面で接触
抵抗を増やす。一方、高温の熱処理工程が進むと、凝集
現象が発生する。その結果、前記オーム層２０のチタン
シリサイドが局部的に相互に凝集する。このようにチタ
ンシリサイドが相互に凝集すると、接触界面におけるチ
タンシリサイド層が局部的に切れる。したがって、前記
下部導電層１０、すなわち、シリコンが前記チタン窒化
物からなる拡散防止層２５に直接連結されることによ
り、接触抵抗は増える。したがって、半導体素子の電気
的特性の劣化が発生する。
のような熱処理工程が進むとき、その接触界面界面を通
して前記下部導電層にドーピングされた不純物が外部に
拡散される。このような不純物の拡散は接触界面で接触
抵抗を増やす。一方、高温の熱処理工程が進むと、凝集
現象が発生する。その結果、前記オーム層２０のチタン
シリサイドが局部的に相互に凝集する。このようにチタ
ンシリサイドが相互に凝集すると、接触界面におけるチ
タンシリサイド層が局部的に切れる。したがって、前記
下部導電層１０、すなわち、シリコンが前記チタン窒化
物からなる拡散防止層２５に直接連結されることによ
り、接触抵抗は増える。したがって、半導体素子の電気
的特性の劣化が発生する。
【００１０】図２は従来の半導体素子の金属配線構造で
チタンシリサイドの凝集現象を示すＴＥＭ写真であり、
矢印部分は前記チタンシリサイドの凝集現象により不均
一な厚さを有する状態を示す。図３は従来の方法による
半導体素子の金属配線構造で接触抵抗を示すグラフであ
り、これは熱処理工程の温度条件により接触抵抗に変化
があることを示す。すなわち、より高温で熱処理工程を
行うと、接触抵抗が増えることが判る。
チタンシリサイドの凝集現象を示すＴＥＭ写真であり、
矢印部分は前記チタンシリサイドの凝集現象により不均
一な厚さを有する状態を示す。図３は従来の方法による
半導体素子の金属配線構造で接触抵抗を示すグラフであ
り、これは熱処理工程の温度条件により接触抵抗に変化
があることを示す。すなわち、より高温で熱処理工程を
行うと、接触抵抗が増えることが判る。
【００１１】図４は従来の方法による半導体素子の金属
配線構造で接触抵抗を示すグラフである。ビットライン
を形成するためのコンタクトホールはシリコン基板を露
出させると共にゲートラインも露出させるので、両方の
コンタクトホールで良好な接触抵抗を確保すべきであ
る。一方、ゲート物質にはタングステンシリサイドが多
用されているが、これは、タングステンシリサイドが低
い抵抗をもつためである。チタンシリサイドはタングス
テンシリサイド層にチタン層を蒸着した後、所定の温度
で熱処理工程を行うことにより形成される。しかしなが
ら、図４に示されたように、前記熱処理工程を行うと、
ビットラインとゲートラインとの接触抵抗が増えること
が判る。
配線構造で接触抵抗を示すグラフである。ビットライン
を形成するためのコンタクトホールはシリコン基板を露
出させると共にゲートラインも露出させるので、両方の
コンタクトホールで良好な接触抵抗を確保すべきであ
る。一方、ゲート物質にはタングステンシリサイドが多
用されているが、これは、タングステンシリサイドが低
い抵抗をもつためである。チタンシリサイドはタングス
テンシリサイド層にチタン層を蒸着した後、所定の温度
で熱処理工程を行うことにより形成される。しかしなが
ら、図４に示されたように、前記熱処理工程を行うと、
ビットラインとゲートラインとの接触抵抗が増えること
が判る。
【００１２】
【発明が解決しようとする課題】しかしながら、前記タ
ングステンシリサイドの表面に前記チタンの代わりにチ
タン窒化物（ＴｉＮ）を蒸着すると、後続く熱処理工程
に問わず、安定する抵抗を確保することができる。した
がって、熱処理工程に問わず、チタンとシリコンとの反
応を調節する必要がある。
ングステンシリサイドの表面に前記チタンの代わりにチ
タン窒化物（ＴｉＮ）を蒸着すると、後続く熱処理工程
に問わず、安定する抵抗を確保することができる。した
がって、熱処理工程に問わず、チタンとシリコンとの反
応を調節する必要がある。
【００１３】上述したように、前記下部導電層の不純物
の外部拡散による流出及びチタンシリサイドからなるオ
ーム層の凝集現象は配線構造の接触抵抗を増やすので、
半導体素子の高集積化を妨げる要因となる。したがっ
て、本発明の目的は半導体素子の金属配線を形成すると
き、熱処理工程によりもたらされる接触抵抗の増加を抑
制することのできる新規な配線構造を形成する方法を提
供するにある。
の外部拡散による流出及びチタンシリサイドからなるオ
ーム層の凝集現象は配線構造の接触抵抗を増やすので、
半導体素子の高集積化を妨げる要因となる。したがっ
て、本発明の目的は半導体素子の金属配線を形成すると
き、熱処理工程によりもたらされる接触抵抗の増加を抑
制することのできる新規な配線構造を形成する方法を提
供するにある。
【００１４】かつ、本発明の他の目的は配線構造を提供
するにある。
するにある。
【００１５】
【課題を解決するための手段】前記本発明の目的を達成
するために半導体素子の金属配線形成方法は、下部導電
層の上面に層間絶縁層を形成する第１段階と、前記層間
絶縁層を部分的に取り除いて前記下部導電層の一部を露
出させてコンタクトホールを形成する第２段階と、前記
層間絶縁層の外面及び前記露出された下部導電層の上面
に反応調節層を形成する第３段階と、前記反応調節層の
上面に反応金属層を形成する第４段階と、前記コンタク
トホールの領域で前記下部導電層の上面にオーム層を形
成する第５段階と、前記反応金属層を取り除く第６段階
と、結果物の全面に上部導電層を形成する第７段階とを
含むことを特徴とする。
するために半導体素子の金属配線形成方法は、下部導電
層の上面に層間絶縁層を形成する第１段階と、前記層間
絶縁層を部分的に取り除いて前記下部導電層の一部を露
出させてコンタクトホールを形成する第２段階と、前記
層間絶縁層の外面及び前記露出された下部導電層の上面
に反応調節層を形成する第３段階と、前記反応調節層の
上面に反応金属層を形成する第４段階と、前記コンタク
トホールの領域で前記下部導電層の上面にオーム層を形
成する第５段階と、前記反応金属層を取り除く第６段階
と、結果物の全面に上部導電層を形成する第７段階とを
含むことを特徴とする。
【００１６】前記本発明の他の目的を達成するために本
発明の半導体素子の金属配線構造は、下部導電層と、前
記下部導電層を部分的に露出させるコンタクトホールを
有する層間絶縁層と、前記コンタクトホールにより露出
された前記下部導電層の上面に形成されたオーム層と、
前記層間絶縁層の外面に形成された反応調節層と、前記
反応調節層及び前記オーム層の上面に形成された上部導
電層とを備えることを特徴とする。
発明の半導体素子の金属配線構造は、下部導電層と、前
記下部導電層を部分的に露出させるコンタクトホールを
有する層間絶縁層と、前記コンタクトホールにより露出
された前記下部導電層の上面に形成されたオーム層と、
前記層間絶縁層の外面に形成された反応調節層と、前記
反応調節層及び前記オーム層の上面に形成された上部導
電層とを備えることを特徴とする。
【００１７】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。この際、各図面で同
じ参照符号は同じ部材を指す。図５乃至図９は本発明の
一実施例を順次に説明するために示す断面図である。図
５は、シリコンが含まれた下部導電層１１０の上面に積
層された層間絶縁層１１５にコンタンクホール１２０が
形成されたものを示す断面図である。これは、前記下部
導電層１１０の上面に層間絶縁層１１５を蒸着する第１
段階、前記層間絶縁層１１５の上面に感光膜（図示せ
ず）を塗布した後、写真食刻工程を行い感光膜（図示せ
ず）パターンを形成する第２段階、及び前記感光膜（図
示せず）パターンをマスクとして前記層間絶縁層１１５
を食刻して前記下部導電層１１０を露出させるコンタク
トホール１２０を形成する第３段階に進んで形成され
る。この際、前記下部導電層１１０はシリコン基板また
は高融点の金属シリサイドを用いて形成されることがで
きる。
明の実施の形態を詳しく説明する。この際、各図面で同
じ参照符号は同じ部材を指す。図５乃至図９は本発明の
一実施例を順次に説明するために示す断面図である。図
５は、シリコンが含まれた下部導電層１１０の上面に積
層された層間絶縁層１１５にコンタンクホール１２０が
形成されたものを示す断面図である。これは、前記下部
導電層１１０の上面に層間絶縁層１１５を蒸着する第１
段階、前記層間絶縁層１１５の上面に感光膜（図示せ
ず）を塗布した後、写真食刻工程を行い感光膜（図示せ
ず）パターンを形成する第２段階、及び前記感光膜（図
示せず）パターンをマスクとして前記層間絶縁層１１５
を食刻して前記下部導電層１１０を露出させるコンタク
トホール１２０を形成する第３段階に進んで形成され
る。この際、前記下部導電層１１０はシリコン基板また
は高融点の金属シリサイドを用いて形成されることがで
きる。
【００１８】図６は前記結果物の全面に反応調節層１２
５及び反応金属層１３０が順次に積層されたものを示す
断面図である。前記反応調節層１２５と反応金属層１３
０はｉｎ−ｓｉｔｕ工程により形成される。前記反応調
節層１２５は、前記下部導電層１１０に含まれたシリコ
ンと、以後に蒸着されてシリサイドを形成する反応金属
層１３０の物質、例えば、チタンが相互に反応する程度
を緩和させる役割を果たす。これにより、後続く熱処理
工程の温度に問わず、シリサイドの形成過程を緩和させ
ることにより、上述した不純物の外部拡散が抑制され
る。よって、接触抵抗が増えることも防止が可能であ
る。
５及び反応金属層１３０が順次に積層されたものを示す
断面図である。前記反応調節層１２５と反応金属層１３
０はｉｎ−ｓｉｔｕ工程により形成される。前記反応調
節層１２５は、前記下部導電層１１０に含まれたシリコ
ンと、以後に蒸着されてシリサイドを形成する反応金属
層１３０の物質、例えば、チタンが相互に反応する程度
を緩和させる役割を果たす。これにより、後続く熱処理
工程の温度に問わず、シリサイドの形成過程を緩和させ
ることにより、上述した不純物の外部拡散が抑制され
る。よって、接触抵抗が増えることも防止が可能であ
る。
【００１９】この際、前記反応調節層１２５は、窒化チ
タン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タン
タル（ＴａＮ）、窒化ジルコニウム（ＺｒＮ）、炭化チ
タン（ＴｉＣ）、炭化タングステン（ＷＣ）、炭化タン
タル（ＴａＣ）及び炭化ジルコニウム（ＺｒＣ）などの
高融点の金属化合物からなる群からいずれか一つで形成
されることができる。
タン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タン
タル（ＴａＮ）、窒化ジルコニウム（ＺｒＮ）、炭化チ
タン（ＴｉＣ）、炭化タングステン（ＷＣ）、炭化タン
タル（ＴａＣ）及び炭化ジルコニウム（ＺｒＣ）などの
高融点の金属化合物からなる群からいずれか一つで形成
されることができる。
【００２０】一方、前記反応調節層１２５は前記反応金
属層より薄く形成することが望ましい。図７は前記コン
タクトホール１２０の領域に形成されたオーム層１３５
を示す断面図である。これは図６で説明された結果物に
熱処理工程を行いコンタクトホールで前記反応調節層１
２５をその間に置き、前記反応金属層１３０が下部導電
層１１０と反応してチタンシリサイドからなるオーム層
１３５を形成する。前記熱処理工程は不活性ガス雰囲気
及び酸化防止雰囲気のうちいずれか一つの雰囲気のもと
に行われる。一方、前記熱処理工程は６００〜８００℃
の温度でＲＴＡ工程により行われてもよい。この際、前
記オーム層１３５は前記反応調節層１２５により均一な
厚さで形成される。前記オーム層１３５は準安定相（Ｃ
−４９）または安定相（Ｃ−５４）のシリサイドからな
る。これにより、後続く熱処理による凝集現象を最小と
して前記下部導電相１１０が後に形成される上部導電層
（図９の１４５）と直接接触することを防止することが
できるため、従来のオーム層の凝集現象から生ずる問題
が解決できる。
属層より薄く形成することが望ましい。図７は前記コン
タクトホール１２０の領域に形成されたオーム層１３５
を示す断面図である。これは図６で説明された結果物に
熱処理工程を行いコンタクトホールで前記反応調節層１
２５をその間に置き、前記反応金属層１３０が下部導電
層１１０と反応してチタンシリサイドからなるオーム層
１３５を形成する。前記熱処理工程は不活性ガス雰囲気
及び酸化防止雰囲気のうちいずれか一つの雰囲気のもと
に行われる。一方、前記熱処理工程は６００〜８００℃
の温度でＲＴＡ工程により行われてもよい。この際、前
記オーム層１３５は前記反応調節層１２５により均一な
厚さで形成される。前記オーム層１３５は準安定相（Ｃ
−４９）または安定相（Ｃ−５４）のシリサイドからな
る。これにより、後続く熱処理による凝集現象を最小と
して前記下部導電相１１０が後に形成される上部導電層
（図９の１４５）と直接接触することを防止することが
できるため、従来のオーム層の凝集現象から生ずる問題
が解決できる。
【００２１】図８はコンタクトホール１２０の底面にオ
ーム層１３５のみが残存することを示す断面図である。
これは、前記結果物で熱処理工程により反応せず残存す
る前記反応金属層１３０と反応調節層１２５を湿式食刻
工程により取り除くことにより形成される。さらに、前
記工程の際、不可避に前記オーム層１３５の上面に形成
される薄い酸化膜などを取り除くことにより、接触抵抗
の増加を最小とすることができる。
ーム層１３５のみが残存することを示す断面図である。
これは、前記結果物で熱処理工程により反応せず残存す
る前記反応金属層１３０と反応調節層１２５を湿式食刻
工程により取り除くことにより形成される。さらに、前
記工程の際、不可避に前記オーム層１３５の上面に形成
される薄い酸化膜などを取り除くことにより、接触抵抗
の増加を最小とすることができる。
【００２２】図９は下部導電層１１０の上面にオーム層
１３５、拡散防止層１４０及び上部導電層１４５が順次
に積層されている金属配線構造を示す断面図である。こ
れは、前記図８の結果物に前記拡散防止層１４０及び上
部導電層１４５を順次に蒸着することにより形成され
る。さらに、前記拡散防止層１４０を形成することな
く、前記上部導電層１４５のみを形成して金属配線構造
（図示せず）を形成することができる。
１３５、拡散防止層１４０及び上部導電層１４５が順次
に積層されている金属配線構造を示す断面図である。こ
れは、前記図８の結果物に前記拡散防止層１４０及び上
部導電層１４５を順次に蒸着することにより形成され
る。さらに、前記拡散防止層１４０を形成することな
く、前記上部導電層１４５のみを形成して金属配線構造
（図示せず）を形成することができる。
【００２３】前記拡散防止層は、窒化チタン（Ｔｉ
Ｎ）、窒化タングステン（ＷＮ）、窒化タンタル（Ｔａ
Ｎ）、窒化ジルコニウム（ＺｒＮ）、炭化チタン（Ｔｉ
Ｃ）、炭化タングステン（ＷＣ）、炭化タンタル（Ｔａ
Ｃ）及び炭化ジルコニウム（ＺｒＣ）などの高融点の金
属化合物からなる群からいずれか一つで形成されること
ができる。
Ｎ）、窒化タングステン（ＷＮ）、窒化タンタル（Ｔａ
Ｎ）、窒化ジルコニウム（ＺｒＮ）、炭化チタン（Ｔｉ
Ｃ）、炭化タングステン（ＷＣ）、炭化タンタル（Ｔａ
Ｃ）及び炭化ジルコニウム（ＺｒＣ）などの高融点の金
属化合物からなる群からいずれか一つで形成されること
ができる。
【００２４】この際、前記上部導電層は、チタン（Ｔ
ｉ）、コバルト（Ｃｏ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）及びジルコニウム（Ｚ
ｒ）などの高融点の金属のうちいずれか一つで形成され
る。さらに、前記導電層はｉｎ−ｓｉｔｕ工程により形
成される。前記本発明の実施例によれば、下部導電層１
１０とオーム層１３５との界面を通して発生する不純物
の外部拡散と、オーム層１３５、例えばチタンシリサイ
ドの凝集現象を最小とすることができる。
ｉ）、コバルト（Ｃｏ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）及びジルコニウム（Ｚ
ｒ）などの高融点の金属のうちいずれか一つで形成され
る。さらに、前記導電層はｉｎ−ｓｉｔｕ工程により形
成される。前記本発明の実施例によれば、下部導電層１
１０とオーム層１３５との界面を通して発生する不純物
の外部拡散と、オーム層１３５、例えばチタンシリサイ
ドの凝集現象を最小とすることができる。
【００２５】図１０は図７に示された反応金属層（図７
の１３０）の除去を示す断面図である。この際、露出さ
れた前記オーム層１３５の表面を食刻して、その表面に
発生可能な酸化膜などの絶縁物質を取り除くことによ
り、不要な接触抵抗の増加を防止することができる。図
１１は結果物の基板上に形成された金属配線構造を示す
断面図である。これは、前記反応調節層１２５が残存す
る結果物の全面に拡散防止層１４０及び上部導電層１４
５を蒸着することにより形成される。
の１３０）の除去を示す断面図である。この際、露出さ
れた前記オーム層１３５の表面を食刻して、その表面に
発生可能な酸化膜などの絶縁物質を取り除くことによ
り、不要な接触抵抗の増加を防止することができる。図
１１は結果物の基板上に形成された金属配線構造を示す
断面図である。これは、前記反応調節層１２５が残存す
る結果物の全面に拡散防止層１４０及び上部導電層１４
５を蒸着することにより形成される。
【００２６】図１２及び図１３は従来の方法による半導
体素子の金属配線構造と本発明の一実施例による半導体
素子の金属配線構造を比較説明するためのチタンシリサ
イドのＳＥＭ写真である。図１２と図１３を比べてみる
と、本発明による配線構造ではチタンシリサイドの凝集
現象が防止されることが判る。
体素子の金属配線構造と本発明の一実施例による半導体
素子の金属配線構造を比較説明するためのチタンシリサ
イドのＳＥＭ写真である。図１２と図１３を比べてみる
と、本発明による配線構造ではチタンシリサイドの凝集
現象が防止されることが判る。
【００２７】図１４は本発明による半導体素子の金属配
線構造の接触抵抗を示すグラフである。８００℃の温度
条件でＲＴＡ工程を３０分、６０分とする場合の接触抵
抗の変化を示しており、これから接触抵抗が小さくなる
としても、従来の場合（図３参照）に比べてその接触抵
抗の変化の幅が小さいことが判る。図１５は本発明によ
る半導体素子の金属配線構造の接触抵抗の分布を示すグ
ラフである。前記条件、即ち、８００℃の温度で３０
分、６０分の熱処理工程を行う場合の接触抵抗の分布変
化を示しており、これにより従来の場合に比べて接触抵
抗は小さく、その分布も安定することが判る。
線構造の接触抵抗を示すグラフである。８００℃の温度
条件でＲＴＡ工程を３０分、６０分とする場合の接触抵
抗の変化を示しており、これから接触抵抗が小さくなる
としても、従来の場合（図３参照）に比べてその接触抵
抗の変化の幅が小さいことが判る。図１５は本発明によ
る半導体素子の金属配線構造の接触抵抗の分布を示すグ
ラフである。前記条件、即ち、８００℃の温度で３０
分、６０分の熱処理工程を行う場合の接触抵抗の分布変
化を示しており、これにより従来の場合に比べて接触抵
抗は小さく、その分布も安定することが判る。
【００２８】図１６は従来の金属配線で発生する劣化さ
れた抵抗特性を示すグラフである。これからタングステ
ンシリサイドからなるゲートラインの上に、例えばシリ
コン酸化物（ＳｉＯ2 ）からなるＲＴＯ層間絶縁層を形
成する場合は、熱処理なしにもビットラインとゲートラ
インとの接触抵抗が増えることが判る。
れた抵抗特性を示すグラフである。これからタングステ
ンシリサイドからなるゲートラインの上に、例えばシリ
コン酸化物（ＳｉＯ2 ）からなるＲＴＯ層間絶縁層を形
成する場合は、熱処理なしにもビットラインとゲートラ
インとの接触抵抗が増えることが判る。
【００２９】
【発明の効果】上述したように本発明により半導体素子
の電気的金属配線構造を形成すると、後続く高温の熱処
理工程を行うとしても、下部導電層とオーム層の界面を
通して不純物の外部拡散及びオーム層をなすチタンシリ
サイドの凝集現象を最小として半導体素子の金属配線構
造の接触抵抗の増加を抑制することにより、半導体素子
の電気的特性を保持することができる。したがって、半
導体素子の高集積化に寄与する。
の電気的金属配線構造を形成すると、後続く高温の熱処
理工程を行うとしても、下部導電層とオーム層の界面を
通して不純物の外部拡散及びオーム層をなすチタンシリ
サイドの凝集現象を最小として半導体素子の金属配線構
造の接触抵抗の増加を抑制することにより、半導体素子
の電気的特性を保持することができる。したがって、半
導体素子の高集積化に寄与する。
【００３０】本発明は前記実施例に限るものでなく、本
発明の技術的思想内において多くの変形が当分野の通常
の知識を持つ者により可能なのは明らかである。
発明の技術的思想内において多くの変形が当分野の通常
の知識を持つ者により可能なのは明らかである。
【図１】従来の方法による半導体素子の金属配線構造を
示す断面図である。
示す断面図である。
【図２】従来の方法による半導体素子の金属配線構造で
チタンシリサイドの凝集を示す金属組織のＴＥＭ写真で
ある。
チタンシリサイドの凝集を示す金属組織のＴＥＭ写真で
ある。
【図３】従来の方法による半導体素子の金属配線構造の
接触抵抗を示すグラフである。
接触抵抗を示すグラフである。
【図４】従来の方法による半導体素子の金属配線構造の
接触抵抗を示すグラフである。
接触抵抗を示すグラフである。
【図５】本発明の一実施例を順次に説明するために示す
断面図である。
断面図である。
【図６】本発明の一実施例を順次に説明するために示す
断面図である。
断面図である。
【図７】本発明の一実施例を順次に説明するために示す
断面図である。
断面図である。
【図８】本発明の一実施例を順次に説明するために示す
断面図である。
断面図である。
【図９】本発明の一実施例を順次に説明するために示す
断面図である。
断面図である。
【図１０】本発明の他の実施例を説明するために示す断
面図である。
面図である。
【図１１】本発明の他の実施例を説明するために示す断
面図である。
面図である。
【図１２】従来の方法による半導体素子の金属配線構造
のチタンシリサイドの金属組織を示すＳＥＭ写真であ
る。
のチタンシリサイドの金属組織を示すＳＥＭ写真であ
る。
【図１３】本発明の実施例による半導体素子の金属配線
構造のチタンシリサイドの金属組織を示すＳＥＭ写真で
ある。
構造のチタンシリサイドの金属組織を示すＳＥＭ写真で
ある。
【図１４】本発明の実施例による半導体素子の金属配線
構造の接触抵抗を示すグラフである。
構造の接触抵抗を示すグラフである。
【図１５】本発明の実施例による半導体素子の金属配線
構造の接触抵抗を示すグラフである。
構造の接触抵抗を示すグラフである。
【図１６】従来の金属配線で発生する劣化された抵抗特
性を示すグラフである。
性を示すグラフである。
１１０ 下部導電層 １１５ 層間絶縁層 １２０ コンタクトホール １２５ 反応調節層 １３０ 反応金属層 １３５ オーム層 １４０ 拡散防止層 １４５ 上部導電層
Claims (29)
- 【請求項１】 半導体素子の金属配線形成方法におい
て、 下部導電層の上面に層間絶縁層を形成する第１段階と、 前記層間絶縁層を部分的に取り除いて前記下部導電層の
一部を露出させてコンタクトホールを形成する第２段階
と、 前記層間絶縁層の外面及び前記露出された下部導電層の
上面に反応調節層を形成する第３段階と、 前記反応調節層の上面に反応金属層を形成する第４段階
と、 前記コンタクトホールの領域で前記下部導電層の上面に
オーム層を形成する第５段階と、 前記反応金属層を取り除く第６段階と、 結果物の全面に上部導電層を形成する第７段階とを含む
ことを特徴とする半導体素子の金属配線形成方法。 - 【請求項２】 前記下部導電層はシリコン基板または高
融点の金属シリサイドであることを特徴とする請求項１
に記載の半導体素子の金属配線形成方法。 - 【請求項３】 前記反応金属層及び上部導電層は高融点
の金属で形成されることを特徴とする請求項１に記載の
半導体素子の金属配線形成方法。 - 【請求項４】 前記高融点の金属はチタン、コバルト、
タングステン、モリブデン、タンタル及びジルコニウム
からなる群から選ばれたいずれか一つであることを特徴
とする請求項３に記載の半導体素子の金属配線形成方
法。 - 【請求項５】 前記反応調節層及び上部導電層はｉｎ−
ｓｉｔｕ工程で形成されることを特徴とする請求項１に
記載の半導体素子の金属配線形成方法。 - 【請求項６】 前記反応調節層及び上部導電層は高融点
の金属化合物で形成されることを特徴とする請求項１に
記載の半導体素子の金属配線形成方法。 - 【請求項７】 前記高融点の金属化合物は窒化チタン、
窒化タングステン、窒化タンタル及び窒化ジルコニウム
からなる高融点の金属窒化物から選ばれたいずれか一つ
であることを特徴とする請求項６に記載の半導体素子の
金属配線形成方法。 - 【請求項８】 前記高融点の金属化合物は、炭化チタ
ン、炭化タングステン、炭化タンタル及び炭化ジルコニ
ウムよりなる群から選ばれたいずれか一つであることを
特徴とする請求項６に記載の半導体素子の金属配線形成
方法。 - 【請求項９】 前記反応調節層は前記反応金属層より薄
く形成されることを特徴とする請求項１に記載の半導体
素子の金属配線形成方法。 - 【請求項１０】 前記第４段階の熱処理工程は、不活性
ガス雰囲気及び酸化防止雰囲気のうちいずれか一つの雰
囲気で行われることを特徴とする請求項１に記載の半導
体素子の金属配線形成方法。 - 【請求項１１】 前記第４段階の熱処理工程は、６００
℃乃至８００℃の温度条件のＲＴＡ工程で行われること
を特徴とする請求項１に記載の半導体素子の金属配線形
成方法。 - 【請求項１２】 前記第５段階の以後に露出された結果
物の全面に拡散防止層を形成する段階をさらに含むこと
を特徴とする請求項１に記載の半導体素子の金属配線形
成方法。 - 【請求項１３】 前記第５段階の以後に前記反応調節層
を取り除く段階をさらに含むことを特徴とする請求項１
に記載の半導体素子の金属配線形成方法。 - 【請求項１４】 前記反応調節層を取り除く段階の以後
に結果物の全面に拡散防止層を形成する段階をさらに含
むことを特徴とする請求項１３に記載の半導体素子の金
属配線形成方法。 - 【請求項１５】 前記拡散防止層を形成する段階の以前
に前記結果物の表面を洗滌する段階をさらに含むことを
特徴とする請求項１２に記載の半導体素子の金属配線形
成方法。 - 【請求項１６】 前記拡散防止層を形成する段階の以前
に前記結果物の表面を洗滌する段階をさらに含むことを
特徴とする請求項１４に記載の半導体素子の金属配線形
成方法。 - 【請求項１７】 前記拡散防止層は高融点の金属化合物
で形成されることを特徴とする請求項１２に記載の半導
体素子の金属配線形成方法。 - 【請求項１８】 前記拡散防止層は高融点の金属化合物
で形成されることを特徴とする請求項１４に記載の半導
体素子の金属配線形成方法。 - 【請求項１９】 前記オーム層は前記反応金属層と前記
下部導電層との熱反応を前記反応調節層により調節し
て、前記下部導電層、前記反応調節層及び反応金属層を
前記コンタクトホールの底面に一つのオーム層とするこ
とを特徴とする請求項１に記載の半導体素子の金属配線
形成方法。 - 【請求項２０】 半導体素子の金属配線構造において、 下部導電層と、 前記下部導電層を部分的に露出させるコンタクトホール
を有する層間絶縁層と、 前記コンタクトホールにより露出された前記下部導電層
の上面に形成されたオーム層と、 前記層間絶縁層の外面に形成された反応調節層と、 前記反応調節層及び前記オーム層の上面に形成された上
部導電層とを備えることを特徴とする半導体素子の高耐
熱金属配線構造。 - 【請求項２１】 前記下部導電層はシリコン基板または
高融点の金属シリサイドであることを特徴とする請求項
２０に記載の半導体素子の金属配線構造。 - 【請求項２２】 前記オーム層は準安定相Ｃ−４９のシ
リサイド及び安定相Ｃ−５４のシリサイドのうち、いず
れか一つからなることを特徴とする請求項２０に記載の
半導体素子の金属配線構造。 - 【請求項２３】 前記上部導電層は高融点の金属で形成
されることを特徴とする請求項２０に記載の半導体素子
の金属配線構造。 - 【請求項２４】 前記高融点の金属はチタン、コバル
ト、タングステン、モリブデン、タンタル及びジルコニ
ウムよりなる群から選ばれたいずれか一つであることを
特徴とする請求項２３に記載の半導体素子の金属配線構
造。 - 【請求項２５】 前記反応調節層及び上部導電層は高融
点の金属化合物で形成されることを特徴とする請求項２
０に記載の半導体素子の金属配線構造。 - 【請求項２６】 前記高融点の金属化合物は、窒化チタ
ン、窒化タングステン、窒化タンタル、窒化ジルコニウ
ムよりなる群から選ばれたいずれか一つであることを特
徴とする請求項２５に記載の半導体素子の金属配線構
造。 - 【請求項２７】 前記高融点の金属化合物は、炭化チタ
ン、炭化タングステン、炭化タンタル及び炭化ジルコニ
ウムよりなる群から選ばれたいずれか一つであることを
特徴とする請求項２５に記載の半導体素子の金属配線構
造。 - 【請求項２８】 前記反応調節層及びオーム層の外面と
前記上部導電層との間に拡散防止層がさらに備えられて
いることを特徴とする請求項２０に記載の半導体素子の
金属配線構造。 - 【請求項２９】 前記拡散防止層は高融点の金属化合物
で形成されることを特徴とする請求項２８に記載の半導
体素子の金属配線構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P47455 | 1995-12-07 | ||
| KR1019950047455A KR0175030B1 (ko) | 1995-12-07 | 1995-12-07 | 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199594A true JPH09199594A (ja) | 1997-07-31 |
Family
ID=19438303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8337495A Pending JPH09199594A (ja) | 1995-12-07 | 1996-12-02 | 半導体素子の金属配線形成方法及びその配線構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6156644A (ja) |
| JP (1) | JPH09199594A (ja) |
| KR (1) | KR0175030B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190063864A (ko) * | 2017-11-30 | 2019-06-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 박막 트랜지스터 제조방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885896A (en) * | 1996-07-08 | 1999-03-23 | Micron Technology, Inc. | Using implants to lower anneal temperatures |
| TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
| KR100477833B1 (ko) * | 1997-12-27 | 2005-06-21 | 주식회사 하이닉스반도체 | 반도체소자의장벽금속막형성방법 |
| KR100443353B1 (ko) * | 1997-12-30 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 장벽금속막 형성 방법 |
| JPH11340462A (ja) * | 1998-05-28 | 1999-12-10 | Fujitsu Ltd | 液晶表示装置およびその製造方法 |
| US6475912B1 (en) * | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| US6144096A (en) * | 1998-10-05 | 2000-11-07 | Advanced Micro Devices, Inc. | Low resistivity semiconductor barrier layers and manufacturing method therefor |
| KR100277086B1 (ko) * | 1999-01-02 | 2000-12-15 | 윤종용 | 반도체 장치 및 그 제조 방법 |
| KR100571626B1 (ko) * | 1999-07-27 | 2006-04-17 | 주식회사 하이닉스반도체 | 지르코늄다이보라이드 확산방지막을 이용한 반도체 소자의 금속배선 형성 방법 |
| KR100593138B1 (ko) * | 1999-12-24 | 2006-06-26 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100739244B1 (ko) * | 2000-12-28 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| KR100538806B1 (ko) | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
| US7901994B2 (en) * | 2004-01-16 | 2011-03-08 | Cree, Inc. | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| CN106611704A (zh) * | 2015-10-26 | 2017-05-03 | 北京大学 | 一种超薄硅化物的制备方法 |
| CN110676162B (zh) * | 2018-07-03 | 2022-09-02 | 合肥晶合集成电路股份有限公司 | 金属硅化物层的形成方法、半导体器件及其形成方法 |
| CN117712028A (zh) * | 2022-09-09 | 2024-03-15 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766997A (en) * | 1909-11-30 | 1998-06-16 | Nkk Corporation | Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions |
| US4502209A (en) * | 1983-08-31 | 1985-03-05 | At&T Bell Laboratories | Forming low-resistance contact to silicon |
| US4804636A (en) * | 1985-05-01 | 1989-02-14 | Texas Instruments Incorporated | Process for making integrated circuits having titanium nitride triple interconnect |
| US4975756A (en) * | 1985-05-01 | 1990-12-04 | Texas Instruments Incorporated | SRAM with local interconnect |
| US5010032A (en) * | 1985-05-01 | 1991-04-23 | Texas Instruments Incorporated | Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects |
| US4746219A (en) * | 1986-03-07 | 1988-05-24 | Texas Instruments Incorporated | Local interconnect |
| US4675073A (en) * | 1986-03-07 | 1987-06-23 | Texas Instruments Incorporated | Tin etch process |
| US4994402A (en) * | 1987-06-26 | 1991-02-19 | Hewlett-Packard Company | Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device |
| US4784973A (en) * | 1987-08-24 | 1988-11-15 | Inmos Corporation | Semiconductor contact silicide/nitride process with control for silicide thickness |
| US4957590A (en) * | 1988-02-22 | 1990-09-18 | Texas Instruments Incorporated | Method for forming local interconnects using selective anisotropy |
| US5162262A (en) * | 1989-03-14 | 1992-11-10 | Mitsubishi Denki Kabushiki Kaisha | Multi-layered interconnection structure for a semiconductor device and manufactured method thereof |
| JP3201061B2 (ja) * | 1993-03-05 | 2001-08-20 | ソニー株式会社 | 配線構造の製造方法 |
| US5449631A (en) * | 1994-07-29 | 1995-09-12 | International Business Machines Corporation | Prevention of agglomeration and inversion in a semiconductor salicide process |
| US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
| US5545574A (en) * | 1995-05-19 | 1996-08-13 | Motorola, Inc. | Process for forming a semiconductor device having a metal-semiconductor compound |
| US5744395A (en) * | 1996-10-16 | 1998-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure |
-
1995
- 1995-12-07 KR KR1019950047455A patent/KR0175030B1/ko not_active IP Right Cessation
-
1996
- 1996-12-02 JP JP8337495A patent/JPH09199594A/ja active Pending
- 1996-12-04 US US08/760,594 patent/US6156644A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190063864A (ko) * | 2017-11-30 | 2019-06-10 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 박막 트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052925A (ko) | 1997-07-29 |
| US6156644A (en) | 2000-12-05 |
| KR0175030B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09199594A (ja) | 半導体素子の金属配線形成方法及びその配線構造 | |
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| TWI283891B (en) | Passive device and method for forming the same | |
| KR20030092583A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2003517716A (ja) | シリコン接合界面の形成方法 | |
| US20020111018A1 (en) | Method for forming metal silicide layer | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| JP2002025944A (ja) | 半導体素子の製造方法 | |
| KR100755121B1 (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| JPH1187695A (ja) | 半導体装置の製造方法 | |
| US5403768A (en) | Manufacturing method of a thin film resistor | |
| JP2004000006U (ja) | 半導体装置 | |
| US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
| JP3992439B2 (ja) | 半導体装置の製造方法 | |
| US6376373B1 (en) | Method of manufacturing a semiconductor device | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| JP2908774B2 (ja) | 半導体素子のビットライン及びその製造方法 | |
| KR100548546B1 (ko) | 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법 | |
| KR100648740B1 (ko) | 트랜지스터용 게이트 구조체 및 그 제조 방법 | |
| US5413968A (en) | Semiconductor device and manufacturing method thereof | |
| US20040147102A1 (en) | Production method for a semiconductor component | |
| JP2000133712A (ja) | 半導体装置の製造方法 | |
| JPH09283464A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061208 |