JPH09283464A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来のチタンシリサイド配線を有する半導体
装置では、チタンシリサイド膜上に酸化膜を形成し、熱
処理による凝集を抑制する構造を用いた場合、酸化膜の
形成温度を６００℃以上１０００℃以下としていたた
め、チタンシリサイド膜の表面に酸化膜を形成すると同
時に、チタンシリサイド膜内部のグレイン界面を酸化し
ていたため、抵抗が上昇するという問題があった。 【解決手段】 この発明によれば、チタンシリサイド表
面に酸化膜を形成する際の、熱処理の温度を２００℃以
上４００℃以下とし、チタンシリサイド膜表面のみに酸
化が生じるような製造方法を用いたため、チタンシリサ
イド膜内部のグレイン界面が酸化することがなく、低抵
抗、かつ耐熱性に優れたチタンシリサイド膜を有する半
導体装置を形成することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、高耐熱低抵抗チ
タンシリサイドを含む半導体装置の製造方法に関し、特
に半導体装置のゲート電極、高耐熱配線などの形成に用
いられるチタンシリサイドの製造方法に関するものであ
る。

【０００２】

【従来の技術】近年、半導体デバイスの微細化・高集積
化・高速化にともない、より低抵抗な配線材料が必要と
されている。このため、トランジスタのゲート電極、多
層配線の下層部などの耐熱性が求められる箇所の配線材
料としては、多結晶シリコンとともに、より低抵抗であ
る高融点金属のシリサイド、特にチタンシリサイド（主
としてＴｉＳｉ₂）が注目され、使用されている。

【０００３】チタンシリサイドを半導体デバイスに適応
する例として、ゲート電極配線に用いた場合の断面図を
図２１に示す。図２１において、１０１はシリコン基板
（ウェハ）、１０２は素子分離絶縁膜を示しており、シ
リコン基板１０１上にゲート絶縁膜１０３を介してゲー
ト電極１０４となる多結晶シリコン膜１０５、チタンシ
リサイド膜１０６が順次積層されている。ゲート電極１
０４の側断面には絶縁膜からなるサイドウォール１０７
が形成され、さらに、ゲート電極１０４の両側にはソー
ス／ドレイン領域となる不純物拡散領域１０８が形成さ
れている。

【０００４】また、シリコン基板１０１上の各素子形成
領域は素子分離絶縁膜１０２で分離され、形成された素
子の表面は層間絶縁膜１０９によって覆われている。こ
の層間絶縁膜１０９には、ゲート電極１０４上及び不純
物拡散領域１０８上にコンタクトホール１１０が形成さ
れており、各コンタクトホール１１０にはアルミニウム
などの金属配線１１１が形成されている。

【０００５】次に、図２１に示すような半導体装置の製
造方法を示す。まず、図２２に示すように、シリコン基
板１０１上に素子分離絶縁膜１０２を形成後、ゲート絶
縁膜１０３を形成し、さらに、多結晶シリコン膜１０５
を積層後、スパッタリング法などでチタンシリサイド膜
１０６ａを積層する。このときのチタンシリサイド膜１
０６ａはチタンダイシリサイド（ＴｉＳｉ_２）となって
いるが、通常の安定なＣ５４相とは異なり、準安定なＣ
４９相となっている。

【０００６】その後、図２３に示すように、窒素雰囲気
中において８００〜１０００℃の熱処理を加える。この
熱処理によってチタンシリサイド膜１０６ａは完全に安
定なＣ５４相のチタンダイシリサイド（ＴｉＳｉ_２）膜
１０６に変化する。次に、図２４に示すように、ゲート
電極１０４の形状となるように、多結晶シリコン膜１０
５とチタンシリサイド膜１０６のパターニングを行う。

【０００７】その後、図２５に示すように、ゲート電極
１０４の側断面に絶縁物質からなるサイドウォール１０
７を形成後、シリコン基板１０１の表面にイオン注入、
拡散を行い、ソース／ドレイン領域となる不純物拡散領
域１０８を形成する。次に、図２６に示すように、シリ
コン基板１０１上（ゲート電極１０４上を含む）に層間
絶縁膜１０９を積層し、８００〜１０００℃の熱処理を
加え、リフローを行い、層間絶縁膜１０９の表面の平坦
化を行う。

【０００８】次に、図２７に示すように、ソース／ドレ
イン領域となる不純物拡散領域１０８及びゲート電極１
０４の表面が露出するように、コンタクトホール１１０
の開口を行い、その後、コンタクトホール１１０内に埋
設し、且つ配線形状を保った金属配線１１２を形成する
ことで図２１に示すような半導体装置が得られる。

【０００９】しかし、上記のような製造方法で、半導体
装置、特にゲート電極１０４の形成を行うのでは、比較
的高温（８００〜１０００℃）でリフローを行う際に、
ゲート電極１０４の一部を構成するチタンシリサイド膜
１０６は凝集を引き起こし、リフロー前のチタンシリサ
イド膜１０６ａとは異なる特性を持つ膜となる。リフロ
ー後の凝集が生じたチタンシリサイド膜１０６は、配線
抵抗の上昇、ばらつき及び配線の断線の要因となり、さ
らに配線幅が狭くなるほど凝集が発生しやすくなるた
め、デバイスの微細化が進むに従って大きな問題とな
る。

【００１０】このチタンシリサイドの凝集を防止する方
法として、特公平７−５８７７３号公報に記載があり、
この方法は、チタンシリサイド膜形成後に酸素雰囲気中
において、６００℃以上１０００℃以下の温度で所定時
間の熱処理を加えて、チタンシリサイド膜表面を酸化
し、酸化チタンや酸化シリコンを形成する工程を含んで
いる。

【００１１】この方法によって、チタンシリサイド膜表
面に形成される酸化膜は、チタンシリサイド膜と強固な
密着状態にあり、また、酸化膜は高度な耐熱性を有する
ため、１０００℃以下の温度では軟化しない。従って、
チタンシリサイド膜形成後の８００℃以上１０００℃以
下程度の温度では軟化することはなく、チタンシリサイ
ド膜が流動化し、凝集を生じようとしても、酸化膜によ
ってその移動が阻止される。この結果、チタンシリサイ
ド膜の凝集が抑制できることが示されている。

【００１２】例えば、多結晶シリコン膜５０ｎｍ上にチ
タンシリサイド膜５０ｎｍを重ねたポリサイド構造の配
線について、特公平７−５８７７３号公報に記載の製造
方法、つまりチタンシリサイド膜形成後に酸化雰囲気に
おいて８５０℃で３０秒間の熱処理を行った場合のシー
ト抵抗の配線幅依存性と、酸化雰囲気中の熱処理を行わ
ない場合と比較して図２８に示す。

【００１３】この図２８から分かるように、酸化雰囲気
中において比較的高温（８５０℃）の熱処理を行った場
合は、酸化雰囲気での熱処理がないものよりも、同じ配
線幅に対応するシート抵抗が大きくなることが示されて
いる。

【００１４】

【発明が解決しようとする課題】特公平７−５８７７３
号公報に示されたチタンシリサイド膜に酸素雰囲気中で
６００℃以上１０００℃以下の熱処理を加える方法で
は、チタンシリサイド膜の凝集の発生は抑制されるもの
の、配線幅の減少に伴い、そのシート抵抗が著しく上昇
するという現象が、チタンシリサイドの凝集が生じた場
合と同様に生じ、素子の微細化を進めるに当たって、よ
り低抵抗なチタンシリサイド膜を含む配線を得ることが
必要となっている。本発明は上記の問題を解決し、低抵
抗でかつ耐熱性に優れたチタンシリサイド膜を用いた半
導体装置の製造方法を提供するものである。

【００１５】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、シリコンからなる導電膜の表面上にチ
タンシリサイド膜を形成する第一の工程、上記チタンシ
リサイド膜に酸化反応が生じない雰囲気において熱処理
を加える第二の工程、上記チタンシリサイド膜を酸化雰
囲気中において２００℃以上４００℃以下の温度で熱処
理し、上記チタンシリサイド膜の表面に酸化膜を形成す
る第三の工程、上記酸化膜上に絶縁膜を積層する第四の
工程、上記絶縁膜に熱処理を加える第五の工程、上記チ
タンシリサイド膜を介して上記導電膜に電気的に接続す
る配線層を、上記絶縁膜上に形成する第六の工程を含む
ものである。

【００１６】また、この発明に係る半導体装置の製造方
法は、シリコンからなる導電膜の表面上にチタンシリサ
イド膜を形成する第一の工程、上記チタンシリサイド膜
に酸化反応が生じない雰囲気において熱処理を加える第
二の工程、上記チタンシリサイド膜を酸化雰囲気中にお
いて２００℃以上４００℃以下の温度で熱処理し、上記
チタンシリサイド膜の表面に酸化膜を形成する第三の工
程、上記酸化膜上に絶縁膜を積層する第四の工程、上記
絶縁膜に熱処理を加える第五の工程、上記チタンシリサ
イド膜を介して上記導電膜に電気的に接続する配線層
を、上記絶縁膜上に形成する第六の工程を含むものであ
り、上記の第三の工程は、第二の工程の熱処理終了後の
降温時に、チタンシリサイド膜が積層されたウェハ基板
の温度が２００℃以上４００℃以下となった時点で酸化
雰囲気に切り換え、上記チタンシリサイド膜の表面に酸
化膜を形成するものである。

【００１７】さらに、この発明に係る半導体装置の製造
方法は、シリコンからなる導電膜の表面上にチタンシリ
サイド膜を形成する第一の工程、上記チタンシリサイド
膜に酸化反応が生じない雰囲気において熱処理を加える
第二の工程、上記チタンシリサイド膜を酸化雰囲気中に
おいて２００℃以上４００℃以下の温度で熱処理し、上
記チタンシリサイド膜の表面に酸化膜を形成する第三の
工程、上記酸化膜上に絶縁膜を積層する第四の工程、上
記絶縁膜に熱処理を加える第五の工程、上記チタンシリ
サイド膜を介して上記導電膜に電気的に接続する配線層
を、上記絶縁膜上に形成する第六の工程を含むものであ
り、上記の第三の工程の酸化雰囲気は、ウェハ処理室内
の雰囲気を酸素雰囲気とする状態か、若しくはウェハ処
理室外の大気中にウェハを晒すことで酸化雰囲気とする
状態のものである。

【００１８】また、この発明に係る半導体装置の製造方
法は、シリコンからなる導電膜の表面上にチタンシリサ
イド膜を形成する第一の工程、上記チタンシリサイド膜
に酸化反応が生じない雰囲気において熱処理を加える第
二の工程、上記チタンシリサイド膜を酸化雰囲気中にお
いて２００℃以上４００℃以下の温度で熱処理し、上記
チタンシリサイド膜の表面に酸化膜を形成する第三の工
程、上記酸化膜上に絶縁膜を積層する第四の工程、上記
絶縁膜に熱処理を加える第五の工程、上記チタンシリサ
イド膜を介して上記導電膜に電気的に接続する配線層
を、上記絶縁膜上に形成する第六の工程を含むものであ
り、上記の第一の工程において形成するチタンシリサイ
ド膜は、準安定なＣ４９相構造であり、第二の工程の熱
処理によって安定なＣ５４層構造とするものである。

【００１９】さらに、この発明に係る半導体装置の製造
方法において、チタンシリサイド膜は、ＭＯＳトランジ
スタのゲート電極、ソース／ドレイン領域のいずれか一
方、若しくは両方の表面に形成するものである。

【００２０】

【発明の実施の形態】

実施の形態１．従来のチタンシリサイド膜に対する酸化
雰囲気での熱処理を行った場合では、熱処理温度が８０
０℃から１０００℃と比較的高い温度であり、この温度
で熱処理を行った場合にはチタンシリサイド膜の内部、
特にグレイン界面が酸化されてしまい、配線幅が狭くな
るに従ってこの現象が顕著に見られ、高抵抗な物質とな
ってしまうことが発明者によって見い出された。この発
明の実施の形態１では、チタンシリサイド膜を用いた配
線などにおいて、チタンシリサイド膜の凝集を抑制し、
さらにチタンシリサイド内のグレイン界面の酸化も抑制
する半導体装置の製造方法について示すものである。

【００２１】以下、この発明の実施の形態１について述
べる。図１は発明の半導体装置の製造方法の実施の形態
１の方法によって形成した半導体装置、特にＭＯＳトラ
ンジスタのゲート長方向に沿って切断した場合の断面図
を示すものである。この図１において、１はシリコン基
板（ウェハ）、２はシリコン基板１の一主面を選択的に
酸化して形成され、非活性領域となる素子分離絶縁膜、
３はシリコン基板１の一主面の活性領域上に形成された
ゲート絶縁膜を示している。

【００２２】さらに、４はゲート絶縁膜３上に形成され
る、多結晶シリコン膜５とその上層のチタンシリサイド
膜６の２層構造からなるゲート電極、７はゲート電極４
の上面を酸化して形成した酸化膜、８はゲート電極４の
側断面に付着して形成された絶縁物質からなるサイドウ
ォール、９は活性領域にゲート電極４下のチャネル領域
となる領域を挟んでシリコン基板１内に形成されたソー
ス／ドレイン領域となる不純物拡散領域、１０は上記の
素子上に形成される層間絶縁膜、１１は不純物拡散領域
９及びゲート電極４の上面を開口したコンタクトホー
ル、１２はコンタクトホール１１内に導電物質を埋設
し、さらに層間絶縁膜１０上の任意の方向に伸びる金属
配線をそれぞれ示している。

【００２３】この半導体装置の特徴は、チタンシリサイ
ド膜６を含むゲート電極４よりも上層に層間絶縁膜１０
が形成されており、層間絶縁膜１０の表面の凹凸を緩和
するために、比較的高温（８００℃〜１０００℃）で熱
処理を行う工程を必要としているが、ゲート電極４を、
極めて低抵抗であり、且つ耐熱性に優れた物質として構
成しているという点にある。

【００２４】次に、図１の半導体装置の製造方法につい
て説明する。まず、図２に示すように、シリコン基板１
の表面の不活性とする領域にＬＯＣＯＳ分離法などによ
って素子分離酸化膜２を形成する。その後、シリコン基
板１表面に、例えば熱酸化法によってゲート絶縁膜３を
形成する。その後、多結晶シリコン膜５を任意の厚さに
ＣＶＤ技術若しくはスパッタリング法などよって形成す
る。さらに、この多結晶シリコン膜５上に、チタンシリ
サイド膜６ａを合金ターゲットを用いたスパッタリング
法で通常５００〜２０００Åの膜厚となるように形成す
る。この段階で、形成されたチタンシリサイド膜６ａは
通常、準安定なＣ４９相のチタンダイシリサイドとなっ
ている。

【００２５】次に、図３に示すように、窒素雰囲気にお
いて、準安定なチタンシリサイド膜６ａに８００〜１０
００℃の熱処理を加え、完全に安定で低抵抗なＣ５４層
のチタンダイシリサイド（ＴｉＳｉ₂）６を形成する。
また、この熱処理は、真空中や不活性なアルゴン雰囲気
において行うことも可能である。

【００２６】その後、図４に示すように、酸化雰囲気に
おいて２００℃以上４００℃以下の温度で所定時間（例
えば３０秒）熱処理を行う。このとき、低温で熱処理を
行うことによってチタンシリサイド膜６の内部のグレイ
ン界面を酸化することなく、チタンシリサイド膜６の表
面のみが酸化され、酸化膜７が形成される。この処理に
よって生じる酸化膜７は、酸化チタン（ＴｉＯ_X）、酸
化シリコン（ＳｉＯ_X）などからなる膜である。

【００２７】次に、図５に示すように、酸化膜７の上部
に、ゲート電極４の形状のレジストパターンを形成し、
これをエッチングマスクとして酸化膜７、チタンシリサ
イド膜６、多結晶シリコン膜５、ゲート絶縁膜３を順次
エッチングし、チタンシリサイド膜６と多結晶シリコン
膜５からなり、上面に酸化膜７が形成されたゲート電極
４を得る。

【００２８】その後、図６に示すように、ゲート電極４
の両側面に絶縁性物質からなるサイドウォール８を形成
し、その後、イオン注入を行い、シリコン基板１の表面
にソース／ドレイン領域となる不純物拡散領域９を形成
する。

【００２９】次に、図７に示すように、シリコン基板１
の全面にＣＶＤ技術などを用いてＰＳＧ膜やＢＰＳＧ膜
からなる層間絶縁膜１０を所定の厚さに積層する。ここ
で形成する層間絶縁膜１０の表面は下層の素子の形状が
反映されて凹凸が生じている。次に、図８に示すよう
に、層間絶縁膜１０に対し、８００℃〜１０００℃の熱
処理を加えることで膜質を向上させると共に、リフロー
によって表面の平坦化を行う。

【００３０】この、リフローの際には、比較的高温の熱
処理が加えられるが、チタンシリサイド膜６の上層に酸
化膜７が形成されているため、チタンシリサイドが凝集
することはない。また、酸化膜７はチタンシリサイド膜
６の表面のみに形成されるため、従来例とは異なり、チ
タンシリサイド膜６内部のグレイン界面が酸化されるこ
とがないため、チタンシリサイド膜６は極めて低抵抗な
物質として形成されることが分かる。

【００３１】次に、図９に示すように、層間絶縁膜１０
を開口し、ソース／ドレイン領域となる不純物拡散領域
９、ゲート電極４を構成するチタンシリサイド膜６の表
面の一部がそれぞれ露出する状態となるようにコンタク
トホール１１を形成する。

【００３２】その後、コンタクトホール１１内に導電物
質を埋設してコンタクトを形成し、さらにアルミニウム
等からなる金属配線１２を形成することで、図１に示す
ような、低抵抗な配線（つまりゲート電極４を一部分と
して含むワード線）を有する半導体装置を形成すること
が可能となる。

【００３３】以上、説明したように、この実施の形態に
おいては、チタンシリサイド膜６を準安定なＣ４９相か
ら安定なＣ５４相へと変化させた後に、酸化雰囲気中で
加える熱処理の温度を２００℃以上４００℃以下という
低温で行う点が重要であり、この低温の熱処理を行うこ
とでチタンシリサイド膜６の内部のグレイン界面を酸化
させることなく表面のみを酸化させ、低抵抗なチタンシ
リサイド膜６を得るものである。

【００３４】次に、この実施の形態１の方法によって製
造を行ったチタンシリサイド膜からなる配線の配線抵抗
の配線幅依存性と酸化雰囲気での熱処理がない場合の配
線抵抗の配線幅依存性を図１０（ａ）に示す。図１０
（ａ）のグラフにおいて、横軸は配線幅（単位：μ
ｍ）、縦軸は配線のシート抵抗（単位：Ω／ｓｑ．）で
ある。測定した配線の構造は多結晶シリコン膜：５０ｎ
ｍ上にチタンシリサイド膜：５０ｎｍを重ねたポリサイ
ド構造である。また、チタンシリサイド膜形成後の酸化
雰囲気中の熱処理は、ランプアニール法を用いて酸化雰
囲気中で３５０℃で３０秒間の熱処理を加えたものであ
る。

【００３５】図１０（ａ）より明らかなように、酸素雰
囲気中で３５０℃、３０秒間の熱処理を行って表面のみ
を酸化したチタンシリサイド膜を用いた配線では、配線
幅０．３μｍ以下の細い配線でも低抵抗の配線が形成さ
れている。また、従来の技術の説明の図２８において示
したように、酸化雰囲気において、比較的高温（８５０
℃）の熱処理を３０秒間加えた配線のシート抵抗は配線
幅０．４μｍ以下の場合、配線幅の減少に伴って大幅に
シート抵抗が増大する傾向にあったが、この比較的低温
（３５０℃）の熱処理では、そのような大幅な抵抗上昇
は見られず、極めて低抵抗な配線とすることが可能であ
ることが分かる。

【００３６】また、この実施の形態１の方法によって製
造を行ったチタンシリサイド膜からなる配線幅０．２２
μｍの配線の、シート抵抗の酸素雰囲気中での熱処理温
度依存性を図１０（ｂ）に示す。この図１０（ｂ）に示
すように、熱処理温度が２００℃以上４００℃以下の範
囲において、そのチタンシリサイド配線のシート抵抗は
最も小さく、その温度よりも低い温度であっても、高い
温度であってもシート抵抗は大きくなることが分かる。

【００３７】次に、この実施の形態１を用いることで、
上記のような低抵抗なチタンシリサイド配線が形成され
る理由を以下に示す。チタンシリサイド膜の表面は、結
晶内部の規則的な構造が壊れた不安定な状態にあり、反
応性に富むため、酸化雰囲気中の低温（４００℃以下）
の熱処理によって容易に酸素と反応する。一方、チタン
シリサイド膜のグレイン界面は、グレイン内部と比較す
ると不安定な構造にあり、活性であるが、チタンシリサ
イド膜の表面と比較すると活性は低い。

【００３８】このため、４００℃を越える熱処理を酸化
雰囲気中で行うとグレイン界面の酸化が起こるのに対し
て、４００℃以下の低温の熱処理ではグレイン界面での
酸化反応は進行せず、抵抗上昇の原因となる酸化チタン
や酸化シリコンがグレイン界面には大きく形成されな
い。従って、グレイン界面の抵抗が配線全体の抵抗に与
える寄与が大きくなる配線幅が小さな領域においても、
配線抵抗が上昇しないチタンシリサイド配線が得られる
というものである。

【００３９】また、この実施の形態１において、酸化雰
囲気での熱処理温度の下限を２００℃としたのは、２０
０℃未満である場合においては、反応性に富むチタンシ
リサイド膜表面においても、表面エネルギーを十分に下
げるだけの酸化膜が形成されないためである。このよう
に、この実施の形態１に示した製造方法を用いて半導体
装置の製造を行うことによって、素子の微細化にも十分
に対応可能である低抵抗、かつ高耐熱なチタンシリサイ
ドを含む配線を形成することが可能になる。

【００４０】また、この実施の形態１では、チタンシリ
サイド膜の酸化雰囲気中の熱処理をゲート電極のパター
ニングを行う前に行っているが、ゲート電極パターニン
グ後に行っても同様の効果が得られることは言うまでも
ない。さらに、この実施の形態１においては、チタンシ
リサイド膜はゲート電極の上層に形成する例を挙げた
が、例えば、スタックドキャパシタを用いたＤＲＡＭ
（Dynamic Random Access Memory）のビット線、ＣＭＯ
Ｓトランジスタなどのプレーナ構造における分離素子間
の配線接続、その他の一般的な半導体装置の配線にも適
用可能である。

【００４１】実施の形態２．実施の形態１において、チ
タンシリサイド膜を形成したのはゲート電極の表面のみ
であったが、この実施の形態２では、ゲート電極のみで
なく、ソース／ドレイン領域となる不純物拡散領域９の
表面にも低抵抗なチタンシリサイド膜を形成した構造の
形成方法について説明する。

【００４２】図１１は、この実施の形態２の製造方法に
よって形成した半導体装置、特にＭＯＳトランジスタの
ゲート長方向に沿って切断した断面図である。図１１に
おいて、既に説明のために用いた符号と同一符号は同
一、若しくは相当部分を示すものであり、その他、１３
はソース／ドレイン領域となる不純物拡散領域９の表面
に形成されたチタンシリサイド膜、さらに、１４は、こ
のチタンシリサイド膜１３の上層に形成された酸化膜を
それぞれ示すものである。このような構造の半導体装置
においても、実施の形態１の図１に示した半導体装置と
同様に、低抵抗な配線及び低抵抗なコンタクトを得るこ
とが可能である。

【００４３】次に、この図１１に示す半導体装置の製造
方法について説明する。まず、図１２に示すように、多
結晶シリコン膜５を形成し、多結晶シリコン膜５の側面
に付着した状態のサイドウォール８、シリコン基板１の
表面に、チャネル領域となる領域を挟んで両側に、ソー
ス／ドレイン領域となる不純物拡散領域９を形成し、通
常のＭＯＳ型ＬＤＤ構造のトランジスタを得る。

【００４４】次に、図１３に示すように、図１２のＭＯ
Ｓトランジスタを形成した半導体装置の全面にスパッタ
リング法などでチタン膜１５を、例えば１００〜１００
０Åの厚さに積層する。

【００４５】その後、図１４に示すように、窒化雰囲気
中で６００〜７００℃の熱処理を加えることで、絶縁膜
で覆われていないシリコン表面（シリコン基板１の表面
の活性領域（ソース／ドレイン領域となる領域の表面）
と、ゲート電極４となる多結晶シリコン膜５の表面）で
は、チタン膜１５とシリコンの反応が生じ、チタンリッ
チなシリサイド（例えばＴｉ₃Ｓｉ₅など）を含んだ準安
定なＣ４９相のチタンダイシリサイド（以下チタンシリ
サイドと言う）膜１３ａ、６ａが形成され、多結晶シリ
コン膜５とチタンシリサイド膜６ａの２層構造からなる
ゲート電極４が形成される。チタン膜１５の大部分は、
この熱処理により、窒素と反応して窒化チタン１５ａと
なる。

【００４６】次に、図１５に示すように、硫酸と過酸化
水素水の混合液などの適当な溶液によって窒化チタン１
５ａを未反応のチタンと共に選択的に除去する。

【００４７】その後、図１６に示すように、窒素雰囲気
中（若しくは真空中、又は不活性なアルゴンなどの雰囲
気中）で８００〜１０００℃の熱処理を行い、チタンシ
リサイド膜６ａ、１３ａを準安定なＣ４９相のものから
安定なＣ５４相のチタンシリサイド（ＴｉＳｉ₂）膜
６、１３とする。

【００４８】次に、図１７に示すように、酸化雰囲気中
で２００℃以上４００℃以下の温度で所定時間（例えば
３０秒間）の熱処理を行う。このとき、低温で熱処理を
行うことで、実施の形態１において示した場合と同様
に、ゲート電極４を構成するチタンシリサイド膜６の上
面を酸化し、酸化膜７を形成し、これと同時にソース／
ドレイン領域となる不純物拡散領域９の表面に形成され
たチタンシリサイド膜１３の上面にも酸化膜１４を形成
する。

【００４９】ここで形成する酸化膜７、１４はいずれも
チタンシリサイド膜６、１３の表面のみに薄く形成さ
れ、チタンシリサイド膜６、１３内部のグレイン界面を
酸化することがないため、チタンシリサイド膜６、１３
の抵抗を低く抑えたままの状態となっている。

【００５０】その後、図１８に示すように、シリコン基
板１の全面にＰＳＧ膜、若しくはＢＰＳＧ膜からなる層
間絶縁膜１０を積層し、その後、８００〜１０００℃の
温度で熱処理を行い、層間絶縁膜１０の膜質を向上させ
ると共にリフローによって表面の平坦化を図る。このと
き、チタンシリサイド膜６、１３の表面には酸化膜７、
１４が形成されているため、チタンシリサイドの凝集が
生じることはない。

【００５１】その後、図１９に示すように、層間絶縁膜
１０及び酸化膜７、１４に対して選択的にエッチングを
行い、ゲート電極４及びソース／ドレイン領域となる不
純物拡散領域９に当接するようにコンタクトホール１１
を開口する。場合によってはその後、ＳＡＣ工程（コン
タクトホール１１開口位置のシリコン基板１の表面に不
純物を注入し、熱処理を加えてこの不純物を拡散させる
工程）を行うことも可能である。

【００５２】次に、コンタクトホール１１内に導電物
質、例えば多結晶シリコンやアルミニウムなどを埋設
し、これと同時に若しくは別の工程によってアルミニウ
ムなどの金属配線１２を、ゲート電極４、ソース／ドレ
イン領域となる不純物拡散領域９に接するようにパター
ニングすることで、図１１に示すようなＭＯＳトランジ
スタを含む半導体装置を得ることが可能である。

【００５３】この実施の形態２の半導体装置の製造方法
を用いて製造を行った半導体装置は、実施の形態１の半
導体装置と同様にゲート電極４（ワード線の一部）とな
る配線、及び不純物拡散領域９の表面に形成するチタン
シリサイド膜１３を、耐熱性に優れ、より低抵抗な物質
とすることが可能である。

【００５４】実施の形態３．次に、この半導体装置の製
造方法の実施の形態３を説明する。この実施の形態３で
は、実施の形態１の場合と同様に、チタンシリサイド膜
６ａを積層する工程（図２に示す工程）までを行い、そ
の後、チタンシリサイド膜６ａを準安定なＣ４９相から
安定なＣ５４相のチタンシリサイド膜６とする際の熱処
理に特徴がある。

【００５５】まず、実施の形態１の場合と同様に、半導
体基板１の表面の非活性領域となる領域上に素子分離絶
縁膜２を選択的に形成する。次に、ゲート絶縁膜３、多
結晶シリコン膜５、チタンシリサイド膜６を順次所定の
厚さとなるように形成する。その後、特徴となる、安定
なＣ５４相のチタンシリサイド膜６を得るための熱処理
を行うが、このときの熱処理温度の時間依存性の傾向図
を図２０に示す。

【００５６】この図２０の、横軸は処理時間、縦軸はウ
ェハの温度プロファイルを示している。熱処理の詳細に
ついて述べると、まず、シリコン基板１がチャンバ内に
収納された状態で、チャンバ内の雰囲気を窒素雰囲気と
し、シリコン基板（ウェハ）１の温度をＴ１の温度まで
上昇させる。この温度Ｔ１は、Ｃ５４相のチタンシリサ
イド（ＴｉＳｉ₂）が完全に形成される温度（８００〜
１０００℃）とする。

【００５７】次に、所定の時ｔ１（ｔ１は、例えば３０
秒間）を保った後、ウェハ温度を降温させ、温度がＴ２
に達したとき、処理チャンバ内に酸素を導入してウェハ
を酸化雰囲気中に晒す。このときの温度Ｔ２は、チタン
シリサイド膜６のみに酸化膜７が形成され、チタンシリ
サイド膜６内部の、特にグレイン界面が酸化されない温
度、つまり２００℃以上、４００℃以下の温度とする。
その後、酸化雰囲気中でウェハを冷却していく。

【００５８】以上のような温度プロファイルで熱処理を
行うことで、チタンシリサイド膜６ａはＣ５４相の安定
したチタンシリイド膜６へと変化し、その表面には酸化
膜７が形成される（実施の形態１の図４）。（実施の形
態２の場合では、ソース／ドレイン領域となる不純物拡
散領域９の表面にもチタンシリサイド膜１３を形成する
場合は、このチタンシリサイド膜１３の表面にも酸化膜
１４が形成される。）このとき、酸化雰囲気に晒される
温度はチタンシリサイドのグレイン界面が酸化される温
度よりも低温であるため、グレイン界面が酸化されて、
抵抗上昇を招くことはない。

【００５９】なお、この熱処理において、温度Ｔ１まで
ウェハ温度を上昇させた後、温度Ｔ２まで降温までの間
は、真空中やアルゴン雰囲気などの不活性な、酸化が起
こらない雰囲気において行うことも可能である。また、
降温中に温度Ｔ２に達したときに処理チャンバに導入す
る気体は、酸素を含む気体、例えば大気であってもよ
い。さらに、窒素雰囲気等の酸化が起こらない雰囲気中
で温度Ｔ１まで昇温して所定の時間だけ温度Ｔ１で保持
した後、降温する際に温度Ｔ２に達した時点でウェハを
処理チャンバから大気中に引き出す方法を用いることも
可能である。

【００６０】図２０に示すような熱処理を行うことで、
Ｃ５４相のチタンシリサイド膜６（実施の形態２ではチ
タンシリサイド膜１３を含む。）を形成する際に、同時
にチタンシリサイド膜の表面に酸化膜を形成でき、これ
によって凝集を抑制し、またグレイン界面の酸化を抑制
した、低抵抗なチタンシリサイド配線（実施の形態２に
おいては、配線及び不純物拡散領域上の低抵抗なチタン
シリサイド膜）を形成することが可能になる。

【００６１】この実施の形態による熱処理では、必須の
工程であるチタンシリサイドを準安定なＣ４９相から安
定なＣ５４相に変化させる熱処理を行った後、降温時を
利用してチタンシリサイドの表面を酸化させるため、工
程数を増やすことなく高耐熱チタンシリサイドを得るこ
とが可能になるという効果がある。また、酸化雰囲気中
で熱処理を行う装置を使用する必要もないため、コスト
の上昇を伴うことなく製造を行うことが可能となる。

【００６２】さらに、熱処理の降温時に温度Ｔ２に達し
たときにウェハを処理チャンバから大気中に引き出す方
法を用いると、熱処理装置中に酸化雰囲気を作り出すた
めの設備、例えば、酸素ガスなどのガス導入系などを設
ける必要がないため、さらにコストを削減することが可
能になる。

【００６３】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００６４】この発明の半導体装置の製造方法において
は、安定なＣ５４相構造のチタンシリサイド膜を形成し
た後、酸化を行い、チタンシリサイド膜の表面に酸化膜
を形成することで、チタンシリサイドの凝集を抑制し、
また、酸化温度を２００℃以上４００℃以下と、低温熱
処理とすることでチタンシリサイド内部のグレイン界面
の酸化を抑制でき、配線幅が小さなものについても、耐
熱性に優れ、かつ低抵抗なチタンシリサイド膜を得るこ
とができる。

【００６５】また、この発明の半導体装置の製造方法に
おいては、上記の効果に加え、第二の工程の熱処理終了
後の降温時を利用して、ウェハ温度が２００℃以上４０
０℃以下の温度となった時点でチャンバの雰囲気を酸化
雰囲気に変え、チタンシリサイド膜の表面の酸化を行う
ことで、１回の熱処理の降温時を利用して、第三の工程
の酸化を行うため、工程数を増大させることなく、耐熱
性に優れ、かつ低抵抗なチタンシリサイド膜を得ること
が可能になる。

【００６６】また、この発明の半導体装置の製造方法に
おいては、耐熱性に優れ、かつ低抵抗なチタンシリサイ
ド膜を得ることが可能になり、さらに、第三の工程の酸
化雰囲気は、ウェハ処理室内の雰囲気を酸素雰囲気とす
る方法と、ウェハ処理室外の大気中にウェハを晒すこと
で酸化雰囲気とする方法のいずれの方法によっても得る
ことが可能であり、ウェハ処理室外の大気中にウェハを
晒す方法を用いた場合、熱処理装置中に酸素雰囲気を作
り出すための設備（酸素ガスなどのガス導入系など）を
設ける必要がないため、製造コストの削減も可能とな
る。

【００６７】さらに、この発明の半導体装置の製造方法
においては、耐熱性に優れ、かつ低抵抗なチタンシリサ
イド膜を得ることが可能になり、第一の工程において形
成する準安定なＣ４９相構造のチタンシリサイド膜は、
第二の工程においてＣ５４相構造のチタンシリサイド膜
に変化するため、安定した構造の物質とでき、電気特性
の安定した半導体装置を得ることが可能になる。

【００６８】また、この発明の半導体装置の製造方法に
おいては、形成する半導体装置のトランジスタのゲート
電極（ワード線の一部）、ソース／ドレイン領域の表面
に、耐熱性に優れ、かつ低抵抗なチタンシリサイドを形
成することで、低抵抗なゲート電極、ソース／ドレイン
電極を形成することが可能になる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１の断面図である。

【図２】 この発明の実施の形態１の製造フローを示す
図である。

【図３】 この発明の実施の形態１の製造フローを示す
図である。

【図４】 この発明の実施の形態１の製造フローを示す
図である。

【図５】 この発明の実施の形態１の製造フローを示す
図である。

【図６】 この発明の実施の形態１の製造フローを示す
図である。

【図７】 この発明の実施の形態１の製造フローを示す
図である。

【図８】 この発明の実施の形態１の製造フローを示す
図である。

【図９】 この発明の実施の形態１の製造フローを示す
図である。

【図１０】 この発明の実施の形態１を示す図である。

【図１１】 この発明の実施の形態２の断面図である。

【図１２】 この発明の実施の形態２の製造フローを示
す図である。

【図１３】 この発明の実施の形態２の製造フローを示
す図である。

【図１４】 この発明の実施の形態２の製造フローを示
す図である。

【図１５】 この発明の実施の形態２の製造フローを示
す図である。

【図１６】 この発明の実施の形態２の製造フローを示
す図である。

【図１７】 この発明の実施の形態２の製造フローを示
す図である。

【図１８】 この発明の実施の形態２の製造フローを示
す図である。

【図１９】 この発明の実施の形態２の製造フローを示
す図である。

【図２０】 この発明の実施の形態２を示す図である。

【図２１】 従来の技術を示す図である。

【図２２】 従来の技術を示す図である。

【図２３】 従来の技術を示す図である。

【図２４】 従来の技術を示す図である。

【図２５】 従来の技術を示す図である。

【図２６】 従来の技術を示す図である。

【図２７】 従来の技術を示す図である。

【図２８】 従来の技術を示す図である。

【符号の説明】

１．シリコン基板 ２．素子分離絶縁膜 ３．ゲート絶縁膜 ４．ゲート電極 ５．多結晶シリコン ６、６ａ、１３、１３ａ．チタンシリサイド膜 ７、１４．酸化膜 ８．サイドウォール ９．不純物拡散領域 １０．層間絶縁膜 １１．コンタクトホール １２．金属配線 １５．チタン膜 １５ａ．窒化チタン

Claims (5)

【特許請求の範囲】
1. 【請求項１】 シリコンからなる導電膜の表面上にチタ
   ンシリサイド膜を形成する第一の工程、上記チタンシリ
   サイド膜に酸化反応が生じない雰囲気において熱処理を
   加える第二の工程、上記チタンシリサイド膜を酸化雰囲
   気中において２００℃以上４００℃以下の温度で熱処理
   し、上記チタンシリサイド膜の表面に酸化膜を形成する
   第三の工程、上記酸化膜上に絶縁膜を積層する第四の工
   程、上記絶縁膜に熱処理を加える第五の工程、上記チタ
   ンシリサイド膜を介して上記導電膜に電気的に接続する
   配線層を、上記絶縁膜上に形成する第六の工程を含むこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 第三の工程は、第二の工程の熱処理終了
   後の降温時に、チタンシリサイド膜が積層されたウェハ
   基板の温度が２００℃以上４００℃以下となった時点で
   酸化雰囲気に切り換え、上記チタンシリサイド膜の表面
   に酸化膜を形成するものであることを特徴とする請求項
   １記載の半導体装置の製造方法。
3. 【請求項３】 第三の工程の酸化雰囲気は、ウェハ処理
   室内の雰囲気を酸素雰囲気とする状態か、若しくはウェ
   ハ処理室外の大気中にウェハを晒すことで酸化雰囲気と
   する状態であることを特徴とする請求項１記載の半導体
   装置の製造方法。
4. 【請求項４】 第一の工程において形成するチタンシリ
   サイド膜は、準安定なＣ４９相構造であり、第二の工程
   の熱処理によって安定なＣ５４相構造となることを特徴
   とする請求項１記載の半導体装置の製造方法。
5. 【請求項５】 チタンシリサイド膜は、ＭＯＳトランジ
   スタのゲート電極、ソース／ドレイン領域のいずれか一
   方、若しくは両方の表面に形成するものであることを特
   徴とする請求項１記載の半導体装置の製造方法。