CN1102731A - 具有电容元件的半导体装置及其制造方法 - Google Patents

具有电容元件的半导体装置及其制造方法 Download PDF

Info

Publication number
CN1102731A
CN1102731A CN94109461A CN94109461A CN1102731A CN 1102731 A CN1102731 A CN 1102731A CN 94109461 A CN94109461 A CN 94109461A CN 94109461 A CN94109461 A CN 94109461A CN 1102731 A CN1102731 A CN 1102731A
Authority
CN
China
Prior art keywords
film
capacity cell
forms
electrode
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94109461A
Other languages
English (en)
Other versions
CN1038210C (zh
Inventor
有田浩二
藤井英治
田恭博
上本康裕
那须徹
松田明浩
长野能久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5194617A external-priority patent/JP2845727B2/ja
Priority claimed from JP5194618A external-priority patent/JP2960287B2/ja
Priority claimed from JP6026514A external-priority patent/JP2912816B2/ja
Priority claimed from JP06055552A external-priority patent/JP3110605B2/ja
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1102731A publication Critical patent/CN1102731A/zh
Application granted granted Critical
Publication of CN1038210C publication Critical patent/CN1038210C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种在形成有集成电路的半导体基 板上通过层间绝缘膜形成电容元件的半导体装置。 这种半导体装置，一种是形成膜中水分含量在0.5克/cm3以下的层间绝缘膜来覆盖电容元件的，还有另一种是形成氢含量在1021/cm3以下的保护膜来覆盖集成电路和电容元件的电极配线的。通过这样构成，可以减小构成电容元件电容绝缘膜的强电介质膜或高电介质膜的泄漏电流，防止绝缘耐压变差。

Description

本发明涉及一种具有以强电介质膜或高电介质膜为电容绝缘膜的电容元件的半导体装置及其制造方法。
近些年，随着微机和数字信号处理机等半导体装置的更为高速，功率消耗更低，民用电器的性能也进一步提高。但另一面，这些电器所产生的电磁噪音这种无用辐射又正成为大问题。因此，不用说电器，就是用在这些电器中的半导体装置，也需要应付无用辐射的办法。半导体装置最具效果的对付无用辐射的措施，是在电源线与接地线之间设置大容量电容元件，以往则是在半导体装置以外外接电容元件。
另外，最近正在开发具有将强电介质膜用作电容绝缘膜的电容元件的单纯构成的非易失随机存取存储器，和将采用高介电常数电介质膜的电容元件作为保持电容的动态随机存取存储器。
以下具体说明现有的具有电容元件的半导体装置。
图1是这种代表性半导体装置的部分剖面图。图1中，在硅衬底1上分隔区域2所包围的区域内，形成了以扩散区域3、栅氧化膜4以及栅电极5所代表的集成电路6。在这硅衬底1上还形成了绝缘膜7，该绝缘膜7上的规定区域则形成有下电极8、电容绝缘膜9以及上电极10所组成的电容元件11。而且形成了层间绝缘膜12，以至少覆盖电容元件11。此外，还分别形成有通过第一接触孔13a与扩散区域3连接的电极配线14a，通过第二接触孔13b与电容元件11的下电极8连接的电极配线14b，通过第三接触孔13c与电容元件11的上电极10连接的电极配线14c。再形成保护电极配线14a、14b、14c用的保护膜15。
以下参照图1和图2示出的制造工序流程图说明图1所示现有的具有电容元件的半导体装置的制造方法。首先，由工序（1）在硅衬底1上形成集成电路6等。其次，由工序（2）在硅衬底1上形成绝缘膜7。接下来，由工序（3）在绝缘膜7上形成电容元件11。该电容元件11是在顺序淀积了作为下电极8的第一导电膜、电容绝缘膜9、作为上电极10的第二导电膜之后，再由光刻分别制出图版形成的。电容绝缘膜9采用强电介质膜或高电介质膜，而下电极8以及上电极10则采用从电容绝缘膜9相接一侧顺序由铂膜和钛膜组成的双层膜。接下来，在工序（4）中由CVD法形成至少覆盖电容元件11、由PSG膜（磷掺杂氧化硅膜）组成的层间绝缘膜12。接下来，在工序（5）中形成达到集成电路6的扩散区域3的第一接触孔13a，达到电容元件11的下电极8的第二接触孔13b，和达到电容元件11的上电极10的第三接触孔13c。接着由工序（6）形成电极配线14a、14b和14c，此后再由工序（7）中等离子CVD法，形成由耐湿性好的氮化硅膜或氮化氧化硅膜等组成的保护膜15。
但是，上面所述现有的具有电容元件的半导体装置中，层间绝缘膜12采用PSG膜，为的是达到缓和对于电容元件11应力这种的，但PSG膜吸收用CVD法形成PSG膜时所产生的水份，这种水份扩散至构成电容绝缘膜9的强电介质膜，使得电阻降低。这种现象正是导致电容元件11泄漏电流增大和绝缘耐压下降，引起电容绝缘膜9绝缘损坏的原因。
而且，上面所述现有的具有电容元件的半导体装置中，保护膜15采用等离子CVD法形成的氮化硅膜或氮化氧化硅膜，为的是可以防止电容元件11外部来的水份进入，但是借助于等离子CVD法成膜当中产生活化氢，这种活化氢扩散到构成电容绝缘膜9的强电介质膜或高电介质膜中，成为引起电容元件11泄漏电流增大和寿命特性变差的原因。一般，由等离子CVD法成膜的氮化膜中氢原子含量多达1022个/cm3，成膜后经热处理，就使得氢向电容绝缘膜9中的扩散加速，进一步成为使电容元件11特性变差的原因。
本发明的目的在于，提供一种具有可靠性高的电容元件的半导体装置。而且，还提供一种避免使半导体衬底上形成的集成电路变差来制造上述半导体装置的方法。
本发明半导体装置的一种形态，其构成是，在制作有集成电路的半导体衬底上的绝缘膜上，形成由下电极、电容绝缘膜和上电极所组成的电容元件，覆盖该电容元件形成的层间绝缘膜中的水份含量，按层间绝缘膜每1cm3来算，不超过0.5g。
经证实，按照这种构成，可以抑制水份往电容绝缘膜中扩散，可以防止电容绝缘膜绝缘耐压下降，提高可靠性以及寿命。
而且本发明半导体装置另一形态，其构成是，覆盖电极配线形成的保护膜是氢含量低于1021个/cm3的氮化硅膜。
经证实，按照这种构成，对这种氮化硅膜在形成后即使以400℃温度热处理，扩散至电容绝缘膜中的氢原子数还是很少，电容元件没有发生特性变差的情况。
而且本发明半导体装置另一形态，其构成是，从电极配线一侧依次淀积PSG膜（磷掺杂氧化硅膜）、NSG膜（无掺杂氧化硅膜）作为覆盖电极配线而形成的保护膜。
按照这种构成，与现有等离子CVD法形成的氮化硅膜和氮化氧化硅膜不同，保护膜中不含氢，因而避免使电容绝缘膜变差。此外，PSG膜具有使电容元件的应力缓和，其上形成的NSG膜可以弥补PSG膜具有吸湿性的不足，可以实现电容元件不出现应力，并且具有高可靠性。
而且本发明半导体装置另一形态，其构成是，在电容元件上形成的层间绝缘膜之上，按覆盖电容元件的形状，再形成氮化钛膜或钛钨膜。
按照这种构成，由于氮化钛膜，钛钨膜与层间绝缘膜的密合性好，且致密，因而可以防止水份进入电容绝缘膜，电容元件未出现特性变差的情况。而且，在此构成基础上再在电容元件以外区域形成氮化硅膜，电容元件就不出现应力，而且可以防止水份进入，其它区域也可以得到氮化硅膜全面的保护。
本发明半导体装置制造方法的一个形态，是除上述制造半导体装置用的方法以外，还包括除去电容元件上部保护膜或者保护膜与层间绝缘膜，热处理电容绝缘膜的步骤。
按照此构成，可以方便地使电容绝缘膜中所含的氢单体或氢化合物放出，因而可以防止电容元件泄漏电流增大以及绝缘耐压下降。
图1是示意现有的具有电容元件的半导体装置的主要部分构造的部分剖面图。
图2是说明现有的具有电容元件的半导体装置的制造方法用的流程图。
图3是示意本发明实施例1具有电容元件的半导体装置的主要部分构造的部分剖面图。
图4是说明本发明实施例1具有电容元件的半导体装置的制造方法用的流程图。
图5示出的是PSG膜水份脱除量相对于温度的变化关系图。
图6示出的是本发明实施例1具有电容元件的半导体装置的寿命试验结果图。
图7是示意本发明实施例2具有电容元件的半导体装置的主要部分构造的部分剖面图。
图8、图9、图10是示意本发明实施例2具有电容元件的半导体装置的制造方法的部分剖面图。图8示出的是在制作有集成电路的半导体衬底上的绝缘膜上形成电容元件，在该电容元件上形成层间绝缘膜，形成好接触孔之后再形成了电极配线的状态。图9示出的是形成了保护电极配线用的保护膜的状态。图10示出的是在图9所示的保护膜上再形成第二保护膜的状态。
图11是本发明实施例2具有电容元件的半导体装置在电极配线形成以后各工序中电容元件泄漏电流的测定图。
图12示出的是本发明实施例2具有电容元件的半导体装置在电极配线形成以后各工序中电容元件所加的电压与直至破坏的时间的关系图。
图13是示意本发明实施例3具有电容元件的半导体装置的主要部分构造的部分剖面图。
图14、图15、图16是示意本发明实施例3具有电容元件的半导体装置的制造方法的部分剖面图。图14示出的是制作有集成电路的半导体衬底上的绝缘膜上形成电容元件，在该电容元件上形成层间绝缘膜，再形成接触孔的状态。图15示出的是形成了电极配线的状态。图16示出的是形成了保护电极配线用的双层保护膜的状态。
图17是示意本发明实施例4半导体装置的主要部分构造的部分剖面图。
图18、图19是示意实施例4制造方法的部分剖面图。图18示出的是电极配线形成后形成了具有与电容元件相应的开口的第二保护膜的状态。图19示出的是形成了保护电极配线用的双层保护膜的状态。
图20是示意本发明实施例5具有电容元件的半导体装置的主要部分构造的部分剖面图。
图21是示意本发明实施例6半导体装置的电容元件构造的部分剖面图。
图22、图23、图24、图25、图26是示意本发明实施例7具有电容元件的半导体装置的制造方法的部分剖面图。图22示出的是在制作有集成电路的半导体衬底上的绝缘膜上形成电容元件，在该电容元件上形成层间绝缘膜，形成了接触孔的状态。图23示出的是形成了电极配线的状态。图24示出的是形成了保护电极配线用的保护膜的状态。图25示出的是电极配线形成后形成了具有与电容元件上电极相应开口的第二保护膜的状态。
图27示出的是本发明实施例7具有电容元件的半导体装置在各工序后其泄漏电流的测定结果图。
图28示出的是本发明实施例7具有电容元件的半导体装置其寿命试验结果图。
实施例1
图3所示的本发明半导体装置，在硅衬底31上形成了分隔氧化膜32，该分隔氧化膜32所包围的区域形成了由扩散区域33、栅绝缘膜34以及栅电极35组成的晶体管所代表的集成电路36。
硅衬底31上形成由氧化硅膜组成的绝缘膜37，在该绝缘膜37上形成了电容元件41，它由铂膜以及钛膜的下电极38，强电介质膜或高电介质膜的电容绝缘膜39，和铂膜以及钛膜的上电极40组成。接着再形成一层间绝缘膜42覆盖该电容元件41，它由水份含量以每cm3来算低于0.5克的PSG膜组成。而现有的具有电容元件的半导体装置中，层间绝缘膜42的水份含量按每cm3来算超过0.9克。
在集成电路36的上部，绝缘膜37以及层间绝缘膜42形成有达到扩散区域33的第一接触孔43a。在电容元件41的上部，层间绝缘膜42形成有达到下电极38的第二接触孔43b，和达到上电极40的第三接触孔43c。形成通过第一接触孔43a与扩散区域33连接的由铝膜或铝合金膜组成的电极配线44a，再形成分别通过第二和第三接触孔43b、43c与下电极38和上电极40连接的由铝膜或铝合金膜组成的电极配线44b、44c。接下来形成保护这些电极配线44a、44b、44c的由氮化硅膜或氮化氧化硅膜组成的保护膜45。
按照这种实施例1的构成，层间绝缘膜42其水份含量控制在每cm3为0.5克以下，以后的工序即使进行热处理，也可以防止水份向电容绝缘膜39中扩散，因而可以防止电容元件41泄漏电流增大以及绝缘耐压下降，可以实现与以往相比不容易因绝缘损坏而发生故障的内置电容元件41的半导体装置。
以下参照图3以及图4所示的制造方法流程图说明上述半导体装置的制造方法。首先，由工序1在硅衬底31上形成集成电路36等。其次由工序（2），在硅衬底31上形成绝缘膜37。接下来由工序（3），在绝缘膜37上形成电容元件41。该电容元件41是在顺序淀积作为下电极38的第一导电膜、电容绝缘膜39、和作为上电极40的第二导电膜之后，分别靠光刻制成图版形成的。电容绝缘膜39则采用强电介质膜或高电介质膜，而下电极38以及上电极40则采用与电容绝缘膜39相接一侧开始顺序由铂膜、钛膜组成的双层膜。接下来，在工序（4）当中，进行电容元件41的热处理，使得电容绝缘膜39特性提高、稳定。接下来在工序（5）当中由CVD法等形成一PSG膜（磷掺杂氧化硅膜）组成的层间绝缘膜42，至少覆盖电容元件41。此后，在工序（6）中通过在氮气环境中热处理层间绝缘膜42，将层间绝缘膜42中所含的水份除去，直至每cm3层间绝缘膜42中的水份低于0.5克。
以后，在工序（7）中形成到达集成电路36扩散区域33的第一接触孔43a，到达电容元件41的下电极38以及上电极40的第二、第三接触孔43b、43c。接下来，由工序（8）形成电极配线44a、44b、44c后，再由工序（9）中的等离子CVD法形成由耐湿性高的氮化硅膜或氮化氧化硅膜等组成的保护膜45。
另外，上述构成以及制造方法是就CVD法形成PSG膜作为层间绝缘膜42，再由此后的热处理工艺从PSG膜除去水份的例子说明的，但本发明不限于此，例如也可以在高温减压状态下形成氧化硅膜，而省略热处理。
而且，上述制造方法是就氮气中进行图4工序（6）中层间绝缘膜42热处理的例子说明的，但也可以在氦气、氩气等惰性气体中或真空中进行。
以下参照图5说明对通常CVD法形成的PSG膜的吸水量测定的结果。图5的横轴表示温度，纵轴表示在此温度释出的水份量，这些关系与吸水强度是对应的。如图5所示，将PSG膜中吸收的水份脱除的峰值温度，其第一峰值位于300℃-350℃，第二峰值位于450℃-530℃。这当中，相当于第二峰值的水份是由足够强的吸力吸进PSG膜的，因而可以认为通常使用时对于可靠性而言几乎没有影响。与此相反，第一峰值则是下坡至低温一侧，在比较接近于使用温度的条件下，就释出水，而成为使电容绝缘膜9变差的原因。
另外，发明人等还发现，在靠CVD法成膜之后要将图4中相当于第一峰值的吸收水份释出，希望在350℃以上热处理。还知道，对作为层间绝缘膜42，含6wt%以下磷的硅氧化膜进行热处理，对于缓和电容元件41上出现的应力也是有益的。
图6还示出了对于由本实施例制造出的电容元件41的可靠性作出的研究结果。这里，电容绝缘膜39采用的是钛酸钡锶薄膜。横轴表示电容元件41上加的电场的倒数，纵轴则表示泄漏电流达到一定值之前的时间。直线（a）是对以往方法制造出的电容元件41边加电压边观察泄漏电流得出的结果，层间绝缘膜42采用的PSG膜其水份含量为0.93g/cm3。直线（b）是按本实施例制造出的电容元件41的结果，作为层间绝缘膜42的PSG膜的水份含量是0.45g/cm3。由这些直线比较证实，按层间绝缘膜42的水份含量少的本实施例作出的电容元件41与现有例相比远为优异。另外，PSG膜中的水份含量在0.5g/cm3以下为好。
还有，本实施例是就形成层间绝缘膜42，进行了热处理之后再形成接触孔43a、43b、43c的例子说明的，但也可以改变热处理顺序，在形成了层间绝缘膜42，接触孔43a、43b、43c之后，再进行热处理。这时，接触孔43a、43b、43c为通气孔，容易除去电容元件41所吸收的水份。
还有，本实施例是就层间绝缘膜42进行一次热处理的例子说明的，但也可以将热处理工序分成多次来实施。例如，可以在形成层间绝缘膜42之后进行第一次热处理，再在形成接触孔43a、43b、43c之后进行第二次热处理。这时，在第一次与第二次热处理工序中还可以改变热处理条件。
实施例2
图7所示的半导体装置是图3所示的实施例1的变形例。本实施例与实施例1不同之处在于，在电容元件41的上面形成由氧化硅膜组成的层间绝缘膜46，为保护铝膜或铝合金膜的电极配线44a、44b、44c，形成了由膜中氢原子含量在1021个/cm3以下的氮化硅膜组成的保护膜47。
按照这种实施例2的构成，与电容元件41直接相接的层间绝缘膜46采用氢含量低的氧化硅膜，保护膜47则采用氢原子含量在1021个/cm3以下的氮化硅膜，因而氢不渗透到电容绝缘膜39中，而且用作保护膜47的氮化硅膜可以防止水从外部进入，可以实现稳定性好的半导体装置。
另外，本实施例是就保护膜47采用氢含量在1021个/cm3以下的单层氮化硅膜的例子说明的，但使保护膜47厚度在100nm以下，再在其上淀积氧化硅膜、氮化硅膜或氮化氧化硅膜作为保护膜，也可以获得同样效果。
而且，通过在保护膜47之下形成氧化硅膜，还可以使电容元件41上出现的应力减小。
以下参照图8、图9以及图10说明上述半导体装置的制造方法。图8示出了在硅衬底31上形成集成电路36等，在这上面形成绝缘膜37，在该绝缘膜37上形成电容元件41，并且覆盖该电容元件41形成层间绝缘膜46，形成第一接触孔43a，第二、第三接触孔43b、43c以后，再形成电极配线44a、44b、44c的状态，可以与现有制造方法相同。接下来，如图9所示，由溅射法形成氮化硅膜，作成保护膜47。
象这样，保护膜47的形成方法采用溅射法，可以在室温-200℃的低温比较简便地形成致密且化学理想配比的Si3N4膜，避免给铝膜或铝合金膜组成的电极配线44a、44b、44c造成损伤。而且，采用溅射法，靶和气体均不含氢原子，因而成膜当中不产生活化氢。而且，得到的氮化硅膜的氢原子浓度非常低，为1021个/cm3以下，即使成膜后进行热处理，若为400℃以下，几乎没有对于电容绝缘膜39的氢扩散，而不致于使电容元件41的特性变差。
另外，溅射法有多种方法。例如，在采用硅靶，以氮离子进行活性溅射的离子束溅射法场合，在室温下成膜是可能的。而且，离子束溅射法得到的氮化硅膜其膜中氢原子浓度非常少，为1021个/cm3以下，可与800℃高温CVD法形成的氮化硅膜媲美。此外，用氮化硅陶瓷靶和氮化硅粉末靶的RF溅射法，或者是RF平面型磁控管溅射法等，也可以获得相同效果。
而且，如图10所示，通过在图9所示工序中形成的保护膜47上面由等离子CVD法形成氮化硅膜组成的第二保护膜48，可以使溅射法得到的氮化硅膜的膜厚变薄，从而减小电容元件41上出现的应力。
而且，保护膜47采用溅射法得到的氮化硅膜时，通过在保护膜47的下面形成氧化硅膜，可进一步减小电容元件41上出现的应力。
以下参照图11、图12说明电容绝缘膜39采用钛酸钡膜的电容元件41的特性变动。这些图中，横轴表示形成电极配线44a、44b、44c后的各个工序，A表示形成电极配线44a、44b、44c后的值，B表示形成保护膜47后的值，C表示形成保护膜47后，在氮气与氢气的混合气体环境中在380℃热处理7分钟后的值。而且，黑球表示的是由等离子CVD法形成氮化硅膜作为保护膜47的情况，而白球表示由离子束溅射法形成氮化硅膜作为保护膜47的情况。另外，图11、图12分别表示电容元件41上加1.5V电压时的泄漏电流，在125℃电容绝缘膜39上加1MV/cm电压直至破坏的时间。
如图11所示，形成电极配线44a、44b、44c以后（A）的场合，泄漏电流当然是不随硅氮化膜形成方法的不同而有所改变，均为10-8A/cm2，但对于电极配线44a、44b、44c上形成硅氮化膜之后（B）的场合，可以发现由等离子CVD法形成硅氮化膜的试样中泄漏电流有所增加。可以认为，这是因为等离子CVD法中活化氢在等离子体中大量存在，在成膜过程中进入电容绝缘膜39中，而致使构成电容绝缘膜39的强电介质膜或高电介质膜变差的缘故。而且，在热处理后（C）的场合，由等离子CVD法形成硅氮化膜的试样中，泄漏电流进一步增加。与之相反，由离子束溅射法形成的试样在工序（A）、（B）、（C）后，各试样间泄漏电流没有差异。
如图12所示，由等离子CVD法形成了硅氮化膜的试样每经一道工序其破坏时间就变短，故可以认为，这也是因为保护膜47中氢原子进入电容绝缘膜39，致使构成电容绝缘膜39的强电介质膜或高电介质膜变差的缘故。与之相反，离子束溅射法形成的试样其工序（A）、（B）、（C）后各试样间的破坏时间没有差别。
另外，本实施例中是就电极配线44a、44b、44c采用单层铝膜或铝合金膜的情况说明的，通过在这些膜下面形成钛钨膜，可以在电容元件41的电极采用铂膜时提高密合性，降低接触阻抗。
实施例3
图13所示的半导体装置是图3所示的实施例1的另一变形例。本实施例与实施例1不同之处在于，为了保护电极配线44a、44b、44c，形成的是由第一层为PSG膜的第一保护膜49与第二层为NSG膜（无掺杂氧化硅膜）的第二保护膜50所组成的多层保护膜。另外，第一保护膜49与第二保护膜50是由除成膜工艺中氢参与的等离子CVD法以外的方法，例如由减压CVD法或常压CVD法来形成的。
按照这种实施例3的构成，与现有的等离子CVD法形成的氮化硅膜和氮化氧化硅膜不同，由于保护膜中不含氢，因而不会使电容绝缘膜变差。而且，可以由PSG膜缓和对于电容元件的应力，而由其上形成的NSG膜来弥补PSG膜具有吸湿性的不足，可以实现电容元件上不出现应力，且可靠性高。
以下参照图14、图15以及图16说明上述半导体装置的制造方法。图14示出了在硅衬底31上形成集成电路36等，在其上形成绝缘膜37，在该绝缘膜37上形成电容元件41，再覆盖该电容元件41形成层间绝缘膜46，最后形成第一接触孔43a，第二以及第三接触孔43b、43c的状态，与现有的制造方法相同就可以。接下来，如图15所示，形成电极配线44a、44b、44c。再如图16所示，由减压CVD法顺序形成PSG膜组成的第一保护膜49、NSG膜组成的第二保护膜50，覆盖电极配线44a、44b、44c。另外，第一保护膜49、第二保护膜50由常压CVD法形成也可以。
实施例4
图17是图13所示实施例3的另一变形例。本实施例与实施例3不同之处在于，在第一保护膜49下面形成了具有与电容元件41对应开口52的、由氮化硅膜或氮化氧化硅膜组成的第二层间绝缘膜51。
通过这样构成，在形成好电容元件41之后，即使热处理电容绝缘膜39，也可以由氮化硅膜组成的第二层间绝缘膜51隔断构成电容绝缘膜39的强电介质膜或高电介质膜产生的氢或氢化合物，从而防止集成电路36变差。而且，最后在电容元件41上形成了PSG膜组成的第一保护膜49与NSG膜组成的第二保护膜50，所以，第一保护膜49缓和电容元件41出现的应力的同时，还防止离子性杂质从外部进入，第二保护膜50弥补了PSG膜的弱点耐湿性以及耐水性。
以下，参照图18、图19说明图17所示的半导体装置制造方法。在图15所示的形成有电极配线44a、44b、44c的状态，形成由氮化硅膜或氮化氧化硅膜组成的第二层间绝缘膜51，以覆盖电极配线44a、44b、44c。接下来，如图18所示，由通常光刻法形成与电容元件41相对应的开口52。再如图19所示，由减压CVD法或常压CVD法顺序在整个面上形成由PSG膜组成的第一保护膜49与由NSG膜组成的第二保护膜50。
另外，通过由等离子CVD法在低温形成致密的氮化硅膜作为第二层间绝缘膜51，在第二层间绝缘膜51上设有与电容元件41相对应的开口52之后再热处理电容元件41，可以使该氮化硅膜形成工序当中膜吸收的氢释放出来。
而且，电容元件41的热处理分两次进行，即先经过在惰性气体或真空中热处理的第一热处理工序，再经过在含氧的气体中热处理的第二热处理工序，这样就可以获得更好的效果。具体来说，由第一热处理工序可以使电容绝缘膜39中的氢放出，由第二热处理工序可以导入氧，恢复电容绝缘膜39的特性。
另外，本实施例是就第二层间绝缘膜51上形成与电容元件41相对应的开口52的例子说明的，但是，即使开口设置成对应于上电极40而非整体，由热处理工序也能够使电容绝缘膜39中的氢放出。
实施例5
图20所示的半导体装置是图7所示的实施例2的变形例。本实施例与实施例2不同之处在于，在电极配线44a、44b、44c的下面，包含第一接触孔43a、第二接触孔43b、第三接触孔43c及其边缘在内，形成了钛膜组成的第一导电膜53a、53b、53c以及氮化钛膜组成的第二导电膜54a、54b、54c，电容元件41的上部还通过层间绝缘膜46由第一导电膜53c、第二导电膜54c、电极配线44c覆盖，并且形成了由氮化硅膜或氮化氧化硅膜组成的保护膜55覆盖电极配线44a、44b、44c。
若按照这种实施例5的构成，选取氢通不过的膜作为第二导电膜54c的话，即使由等离子CVD法形成氮化硅膜或氮化氧化硅膜作为保护膜55，也可以防止等离子体中的氢原子、原子团或离子还原电容绝缘膜39。
另外，第一导电膜53a、53b、53c适用钛膜或钛钨膜，而第二导电膜54a、54b、54c则适用氮化钛膜。还有，即使采用第一导电膜53c与电极配线44c的组合，作为覆盖在电容元件41上面的膜，而省去第二导电膜54c，与以往相比，还是可以防止保护膜55形成工序当中电容绝缘膜39变差。
实施例6
图21是实施例5的变形例，其中省略了与本实施例无直接关系的集成电路等处的图示。本实施例与实施例5不同之处在于，电容元件41的上部是通过层间绝缘膜46由第一导电膜56a以及电极配线44c覆盖的，而且在电容元件41的边缘第一导电膜56a以及电极配线44c具有重叠部分，并设置了具有与电容元件41上电极40对应开口58的氮化硅组成的第二层间绝缘膜57。
通过这样构成，由钛钨膜等组成的第一导电膜56a隔断水从电容元件41的上面进入，其它区域由氮化硅膜等组成的第二层间绝缘膜57隔断，因而可以进一步有效地提高耐湿耐水方面的可靠性。
实施例7
图22、图23、图24、图25以及图26是说明实施例1中设有第二层间绝缘膜59的半导体装置制造工序用的图。
首先，如图22所示，在制作有集成电路36的硅衬底31上形成绝缘膜37，在该绝缘膜37上形成电容元件41，形成氧化硅膜等层间绝缘膜46覆盖该电容元件41，再形成第一接触孔43a、第二接触孔43b、第三接触孔43c。电容元件41的下电极38以及上电极40采用的是在电容绝缘膜39一侧介有钛膜的铂膜。
接下来，在如图23所示形成电极配线44a、44b、44c之后，再如图24所示，由等离子CVD法等在整个面上形成氮化硅膜或氮化氧化硅膜组成的第二层间绝缘膜59。接下来，如图25所示，在电容元件41上部第二层间绝缘膜59中形成与电容元件41相对应的开口60。在此状态下，为了排出电容绝缘膜39中的氢或氢化合物，采用氮气、氩气或这些气体的混合气进行热处理，或者在真空中进行热处理。为了接着此热处理向电容绝缘膜39供氧，采用氧气或氧气与氮气、氩气等的混合气进行热处理。接下来，如图26所示，形成氧化硅膜或有机绝缘膜组成的保护膜55。
按照这种实施例7的构成，在除去电容元件41上第二层间绝缘膜59之后，通过在氮气、氩气或这些气体的混合气中或真空中在400℃以下进行电容元件41的热处理（即电容绝缘膜39的热处理），可以很容易地使引起强电介质膜或高电介质膜变差的氢或氢化合物排出。通过再在400℃以下接着进行采用氧气，或者氧气与氮气、氩气等的混合气的热处理，就可以填满使强电介质膜或高电介质膜电导变大的氧空穴。
以下，参照图27、图28说明在电容元件41上形成氮化硅膜前后以及热处理之后电容绝缘膜39泄漏电流的测定结果以及寿命试验结果。
图27示出的是采用钛酸钡锶膜作为电容绝缘膜39时泄漏电流的测定结果，由等离子CVD法形成氮化硅膜作为第二层间绝缘膜59之后，泄漏电流增加了两个数量级，但经热处理泄漏电流又下降2-3个数量级，返回至形成氮化硅膜以前的状态。
图28示出了加在电容元件41上的电场强度E（MV/cm）的倒数与寿命的关系，虚线表示形成氮化硅膜作为第二层间绝缘59，不进行热处理时的寿命，实线表示形成氮化硅膜作为第二层间绝缘膜59再热处理时的寿命。任何一种情况，氮化硅膜都是由等离子CVD法形成的。
这样，通过由等离子CVD法形成氮化硅膜或氮化氧化硅膜作为第二层间绝缘59后再热处理，就可以使因等离子CVD工序而变差的在高温、高电场中的寿命，恢复到可以足够耐用的水平。
另外，上述半导体装置制造方法是就形成电极配线44a、44b、44c前后进行电容元件41热处理的例子说明的，除此以外，为了在形成图22所示的第一、第二、第三接触孔43a、43b、43c之后排出电容绝缘膜39中的氢或氢化合物，通过采用氮气、氩气或这些气体的混合气进行热处理，或者在真空中进行热处理;为了接着向电容绝缘膜39供氧，通过采用氧气，或者氧气与氮气、氩气等的混合气进行热处理，也可以获得相同的效果。这时，第二层间绝缘膜59最好是以等离子CVD法以外的方法成膜的。这时，就不需要上述制造方法中形成电极配线44a、44b、44c前后所需的热处理。
另外，本实施例是就第二层间绝缘膜59中设置与电容元件41相对应开口60的例子说明的，但是，开口60即使与电容元件41的上电极相对应设置，也能够由热处理工序使电容绝缘膜39中的氢或氢化合物排出。
本发明并非限于上面所述的种种实施例。本发明的实质以及保护范围内的变形例均为权利要求书所包含。

Claims (23)

1、一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，
所述电容元件包括：所述集成电路的绝缘膜上形成的导电性膜组成的下电极；所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜；所述电容绝缘膜上形成的导电性膜组成的上电极，
所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，
所述层间绝缘膜的水份含量按每一cm3来算在0.5克以下。
2、一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，
所述电容元件包括：所述集成电路的绝缘膜上形成的导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极，
所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，
覆盖所述电极配线形成的保护膜是氢原子含量在1021个/cm3以下的氮化硅膜。
3、如权利要求2所述的半导体装置，其特征在于所述氮化硅膜厚度在100nm以下，其上面形成了别的保护膜。
4、如权利要求2所述的半导体装置，其特征在于所述氮化硅膜的下面形成了硅氧化膜。
5、一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，
所述电容元件包括：所述集成电路的绝缘膜上形成的导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极，
所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，
形成有保护膜以覆盖所述电极配线，所述保护膜是从电极配线一侧顺序由掺磷的氧化硅膜与无掺杂氧化硅膜组成的。
6、如权利要求5所述的半导体装置，其特征在于所述保护膜的下面具有第二层间绝缘膜，该层间绝缘膜在所述电容元件上电极相对应部分具有开口。
7、一种半导体装置，由集成电路与该集成电路上形成的电容元件组成，其特征在于，
所述电容元件包括：所述集成电路的绝缘膜上形成的导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极，
所述电容元件的上电极以及下电极，通过设于覆盖所述电容元件形成的层间绝缘膜中的接触孔，与所述集成电路的电极配线连接，
形成有保护膜以覆盖所述电极配线，
所述电容元件的上部通过层间绝缘膜由氮化钛膜以及钛钨膜中至少之一覆盖。
8、如权利要求7所述的半导体装置，其特征在于所述保护膜下面具有氮化硅膜，该氮化硅膜在所述电容元件上电极相对应部分具有开口。
9、一种半导体装置制造方法，其特征在于包括：
在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;
形成层间绝缘膜覆盖所述电容元件的工序;
热处理所述层间绝缘膜的工序;
形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;
形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;
形成保护膜覆盖所述电极配线的工序。
10、如权利要求9所述的半导体装置制造方法，其特征在于所述层间绝缘膜的热处理温度在350℃以上。
11、一种半导体装置制造方法，其特征在于包括：
在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;
形成层间绝缘膜覆盖所述电容元件的工序;
形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;
形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;
形成由氢原子含量在1021个/cm3以下的氮化硅膜组成的保护膜来覆盖所述电极配线的工序。
12、如权利要求11所述的半导体装置制造方法，其特征在于形成所述保护膜的工序借助于溅射蒸镀。
13、如权利要求12所述的半导体装置制造方法，其特征在于接在形成所述保护膜的工序之后，增加由等离子化学气相生长法形成第二氮化硅膜的工序。
14、如权利要求12所述的半导体装置制造方法，其特征在于在形成所述保护膜的工序之前，增加形成氧化硅膜的工序。
15、如权利要求14所述的半导体装置制造方法，其特征在于所述氧化硅膜含有硼以及磷中至少一种。
16、一种半导体装置制造方法，其特征在于包括：
在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;
形成层间绝缘膜覆盖所述电容元件的工序;
形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;
形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;
顺序形成掺磷的氧化硅膜与无掺杂氧化硅膜组成的膜来覆盖所述电极配线的工序。
17、如权利要求16所述的半导体装置制造方法，其特征在于，在形成所述保护膜的工序之前，增加形成第二层间绝缘膜的工序，与除去电容元件上电极上部的第二层间绝缘膜的工序。
18、如权利要求17所述的半导体装置制造方法，其特征在于，形成所述第二层间绝缘膜的工序是由等离子CVD法形成氮化硅膜的，在除去所述第二层间绝缘膜的工序以后，增加了热处理电容元件的工序。
19、如权利要求18所述的半导体装置制造方法，其特征在于，所述电容元件的热处理工序包括，惰性气体中或者真空中进行热处理的第一工序，以及在含氧的气体中热处理的第二工序。
20、一种半导体装置制造方法，其特征在于包括：
在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;
形成层间绝缘膜覆盖所述电容元件的工序;
形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;
形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;
形成保护膜覆盖所述电极配线的工序;
仅除去所述电容元件上电极的上部保护膜或除去层间绝缘膜与保护膜两部分的工序;
热处理所述电容元件的工序;
形成第二保护膜来覆盖所述上电极上部的工序。
21、如权利要求20所述的半导体装置制造方法，其特征在于，所述电容元件的热处理工艺包括，在惰性气体或真空中热处理的第一工序，以及在含氧的气体中热处理的第二工序。
22、一种半导体装置制造方法，其特征在于包括：
在制作有集成电路的半导体基板的绝缘膜上形成电容元件的工序，此电容元件包括，由导电性膜组成的下电极;所述下电极上形成的强电介质膜或高电介质膜组成的电容绝缘膜;所述电容绝缘膜上形成的导电性膜组成的上电极;
形成层间绝缘膜覆盖所述电容元件的工序;
形成通过所述绝缘膜以及层间绝缘膜到达集成电路以及电容元件上电极、下电极的接触孔的工序;
形成通过所述接触孔与集成电路以及电容元件电连接的电极配线的工序;
形成保护膜覆盖所述电极配线的工序;
还包括：
在形成所述电极配线工序之前或之后热处理电容元件的工序。
23、如权利要求22所述的半导体装置制造方法，其特征在于所述电容元件热处理工序包括，在惰性气体中或在真空中热处理的第一工序，以及在含氧的气体中热处理的第二工序。
CN94109461A 1993-08-05 1994-08-05 一种半导体装置制造方法 Expired - Fee Related CN1038210C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP5194617A JP2845727B2 (ja) 1993-08-05 1993-08-05 半導体装置の製造方法
JP1946181/93 1993-08-05
JP194618/93 1993-08-05
JP194617/93 1993-08-05
JP5194618A JP2960287B2 (ja) 1993-08-05 1993-08-05 半導体装置およびその製造方法
JP6026514A JP2912816B2 (ja) 1994-02-24 1994-02-24 半導体装置および半導体装置の製造方法
JP26514/94 1994-02-24
JP55552/94 1994-03-25
JP06055552A JP3110605B2 (ja) 1994-03-25 1994-03-25 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN97121332A Division CN1107345C (zh) 1993-08-05 1997-10-27 具有电容元件的半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1102731A true CN1102731A (zh) 1995-05-17
CN1038210C CN1038210C (zh) 1998-04-29

Family

ID=27458511

Family Applications (2)

Application Number Title Priority Date Filing Date
CN94109461A Expired - Fee Related CN1038210C (zh) 1993-08-05 1994-08-05 一种半导体装置制造方法
CN97121332A Expired - Fee Related CN1107345C (zh) 1993-08-05 1997-10-27 具有电容元件的半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN97121332A Expired - Fee Related CN1107345C (zh) 1993-08-05 1997-10-27 具有电容元件的半导体器件的制造方法

Country Status (5)

Country Link
US (7) US5624864A (zh)
EP (6) EP0642167A3 (zh)
KR (1) KR0157099B1 (zh)
CN (2) CN1038210C (zh)
DE (5) DE69433245T2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1089947C (zh) * 1997-05-23 2002-08-28 日本电气株式会社 带电容的半导体器件的制造方法
CN100403520C (zh) * 1995-06-22 2008-07-16 松下电器产业株式会社 半导体器件制造方法

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69317940T2 (de) * 1992-06-12 1998-11-26 Matsushita Electronics Corp., Takatsuki, Osaka Halbleiterbauelement mit Kondensator
JP3045928B2 (ja) * 1994-06-28 2000-05-29 松下電子工業株式会社 半導体装置およびその製造方法
JPH0870105A (ja) * 1994-08-30 1996-03-12 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3417167B2 (ja) 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US6163043A (en) * 1996-04-19 2000-12-19 Matsushita Electronics Corp. Semiconductor device
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JPH09298289A (ja) * 1996-04-30 1997-11-18 Fujitsu Ltd 酸化物誘電体積層構造の製造方法及び電子回路装置
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
EP0837504A3 (en) 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
US5990513A (en) * 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
TW468253B (en) 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
JP3149817B2 (ja) * 1997-05-30 2001-03-26 日本電気株式会社 半導体装置およびその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP3484324B2 (ja) * 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
JP3424900B2 (ja) * 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
US5866449A (en) * 1997-10-27 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
TW457555B (en) * 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
US5946567A (en) * 1998-03-20 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
KR100292942B1 (ko) * 1998-04-18 2001-07-12 윤종용 강유전체메모리장치의제조방법
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6060389A (en) * 1998-05-11 2000-05-09 Advanced Micro Devices, Inc. Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US6040227A (en) * 1998-05-29 2000-03-21 Taiwan Semiconductor Manufacturing Company IPO deposited with low pressure O3 -TEOS for planarization in multi-poly memory technology
US6232131B1 (en) 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
JP2000021892A (ja) * 1998-06-26 2000-01-21 Nec Corp 半導体装置の製造方法
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6509601B1 (en) 1998-07-31 2003-01-21 Samsung Electronics Co., Ltd. Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6046490A (en) * 1998-08-10 2000-04-04 Matsushita Electronics Corporation Semiconductor device having a capacitor dielectric element and wiring layers
JP3114710B2 (ja) 1998-11-30 2000-12-04 日本電気株式会社 強誘電体メモリ及びその製造方法
TW434877B (en) * 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6300190B1 (en) * 1998-12-09 2001-10-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor integrated circuit device
JP2000183296A (ja) * 1998-12-16 2000-06-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
DE19904379A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Mikroelektronische Struktur
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6171899B1 (en) * 1999-03-12 2001-01-09 United Microelectronics Corp. Method for fabricating a capacitor
US6232197B1 (en) * 1999-04-07 2001-05-15 United Microelectronics Corp, Metal-insulator-metal capacitor
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
JP2001057426A (ja) * 1999-06-10 2001-02-27 Fuji Electric Co Ltd 高耐圧半導体装置およびその製造方法
KR100329781B1 (ko) 1999-06-28 2002-03-25 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2001015696A (ja) * 1999-06-29 2001-01-19 Nec Corp 水素バリヤ層及び半導体装置
US6225681B1 (en) * 1999-09-07 2001-05-01 Conexant Systems, Inc. Microelectronic interconnect structures and methods for forming the same
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
US6251724B1 (en) * 1999-11-01 2001-06-26 Taiwan Semiconductor Manufacturing Company Method to increase the clear ration of capacitor silicon nitride to improve the threshold voltage uniformity
US6245683B1 (en) * 1999-12-28 2001-06-12 Taiwan Semiconductor Manufacturing Company Stress relieve pattern for damascene process
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP2001284347A (ja) * 2000-03-31 2001-10-12 Canon Sales Co Inc 成膜方法及び半導体装置の製造方法
US6483044B1 (en) 2000-08-23 2002-11-19 Micron Technology, Inc. Interconnecting substrates for electrical coupling of microelectronic components
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
JP4025829B2 (ja) 2000-09-18 2007-12-26 富士通株式会社 半導体装置及びその製造方法
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
DE10121657B4 (de) * 2001-05-03 2010-02-11 Qimonda Ag Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
EP1936953A3 (en) * 2001-05-15 2009-12-30 Ebara Corporation A tdi detecting device, a feed-through equipment, an electron beam apparatus using these device and equipment, and a semiconductor device manufacturing method using the same electron beam apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP3839281B2 (ja) * 2001-07-05 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20030038522A (ko) * 2001-11-09 2003-05-16 산요 덴키 가부시키가이샤 광학 소자의 휘도 데이터를 초기화하는 기능을 갖는 표시장치
JP2003152165A (ja) 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
US6610262B1 (en) * 2002-03-04 2003-08-26 Taiwan Semiconductor Manufacturing Company Depletion mode SCR for low capacitance ESD input protection
JP2003257645A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
JP3837344B2 (ja) * 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
JP3847683B2 (ja) * 2002-08-28 2006-11-22 富士通株式会社 半導体装置の製造方法
US20040120097A1 (en) * 2002-12-23 2004-06-24 Chambers Stephen T. Methods of forming metal-insulator-metal capacitors
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
JP2006344783A (ja) * 2005-06-09 2006-12-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
US7696603B2 (en) * 2006-01-26 2010-04-13 Texas Instruments Incorporated Back end thin film capacitor having both plates of thin film resistor material at single metallization layer
JP4823833B2 (ja) * 2006-09-25 2011-11-24 住友電工デバイス・イノベーション株式会社 電子装置の製造方法および電子装置の制御方法
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
US20080223975A1 (en) * 2007-03-14 2008-09-18 Miroslav Planeta Reversible surface winder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8373215B2 (en) * 2010-10-25 2013-02-12 Texas Instruments Incorporated Zero temperature coefficient capacitor
US10367089B2 (en) 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
DE102016117239A1 (de) * 2016-09-14 2018-03-15 USound GmbH Verfahren und Schaltung zum Betreiben eines Piezo-Bauteils sowie einen integrierten Schaltkreis mit einer derartigen Schaltung

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE234384C (zh) *
US3481781A (en) * 1967-03-17 1969-12-02 Rca Corp Silicate glass coating of semiconductor devices
DE2517743C3 (de) * 1975-04-22 1980-03-06 Jenaer Glaswerk Schott & Gen., 6500 Mainz Passivierender Schutzüberzug für Siliziumhalbleiterbauelemente
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4371587A (en) * 1979-12-17 1983-02-01 Hughes Aircraft Company Low temperature process for depositing oxide layers by photochemical vapor deposition
DE3013866C2 (de) * 1980-04-10 1984-01-12 Allit-Plastikwerk Kimnach & Co, 6550 Bad Kreuznach Vorrichtung zum Deponieren einer Vielzahl gleichförmiger Waren und zum Darbieten der Waren als Einzelstücke für die Entnahme
CA1204527A (en) * 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
JPS59110122A (ja) 1982-12-15 1984-06-26 Nec Corp 窒化膜を有する半導体集積回路装置
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS6116562A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp 半導体装置
US4692786A (en) * 1985-02-07 1987-09-08 Lindenfelser Timothy M Semi-conductor device with sandwich passivation coating
US4901133A (en) * 1986-04-02 1990-02-13 Texas Instruments Incorporated Multilayer semi-insulating film for hermetic wafer passivation and method for making same
US4772985A (en) * 1986-09-24 1988-09-20 Kabushiki Kaisha Toshiba Thick film capacitor
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5065222A (en) * 1987-11-11 1991-11-12 Seiko Instruments Inc. Semiconductor device having two-layered passivation film
JPH01265524A (ja) * 1988-04-15 1989-10-23 Sony Corp 半導体装置
JPH0210856A (ja) * 1988-06-29 1990-01-16 Matsushita Electron Corp 半導体装置の製造方法
JPH02144915A (ja) * 1988-11-25 1990-06-04 Matsushita Electric Works Ltd 半導体装置
JPH02184079A (ja) * 1989-01-11 1990-07-18 Seiko Epson Corp 強誘電体記憶装置の形成法
KR940006708B1 (ko) * 1989-01-26 1994-07-25 세이꼬 엡슨 가부시끼가이샤 반도체 장치의 제조 방법
JP2830019B2 (ja) * 1989-03-07 1998-12-02 セイコーエプソン株式会社 半導体装置
DE69022621T2 (de) * 1989-05-05 1996-05-30 Ramtron Corp Integrierter ferro-elektrischer Kondensator.
JPH03198338A (ja) * 1989-12-27 1991-08-29 Handotai Process Kenkyusho:Kk 気相成長膜の形成方法および半導体装置
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
JPH0482265A (ja) * 1990-07-24 1992-03-16 Seiko Epson Corp 半導体装置の製造方法
JPH0485878A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
WO1992006498A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
TW214599B (zh) * 1990-10-15 1993-10-11 Seiko Epson Corp
DE69213094T2 (de) * 1991-05-08 1997-03-06 Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
US5139971A (en) * 1991-06-07 1992-08-18 Intel Corporation Anneal to decrease moisture absorbance of intermetal dielectrics
JPH05166946A (ja) * 1991-12-19 1993-07-02 Toshiba Corp 半導体装置の製造方法
JPH05190799A (ja) * 1992-01-08 1993-07-30 Sharp Corp 半導体記憶装置およびその製造方法
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US5350705A (en) * 1992-08-25 1994-09-27 National Semiconductor Corporation Ferroelectric memory cell arrangement having a split capacitor plate structure
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5576240A (en) * 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5571746A (en) * 1995-10-19 1996-11-05 Chartered Semiconductor Manufacturing Pte Ltd. Method of forming a back end capacitor with high unit capacitance
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403520C (zh) * 1995-06-22 2008-07-16 松下电器产业株式会社 半导体器件制造方法
CN1089947C (zh) * 1997-05-23 2002-08-28 日本电气株式会社 带电容的半导体器件的制造方法
US6709991B1 (en) 1997-05-23 2004-03-23 Nec Corporation Method of fabricating semiconductor device with capacitor

Also Published As

Publication number Publication date
EP0739037A3 (en) 1998-04-29
DE69432643D1 (de) 2003-06-12
EP0738009B1 (en) 2003-05-07
EP0739037A2 (en) 1996-10-23
US6015987A (en) 2000-01-18
EP0736905B1 (en) 2006-01-04
US6294438B1 (en) 2001-09-25
DE69434606D1 (de) 2006-03-30
DE69426208T2 (de) 2001-05-17
DE69434606T8 (de) 2007-05-16
EP0738013A3 (en) 1998-04-22
EP0738014A3 (en) 1998-04-15
KR950007084A (ko) 1995-03-21
DE69432643T2 (de) 2004-04-08
DE69426208D1 (de) 2000-11-30
EP0738009A2 (en) 1996-10-16
EP0738014A2 (en) 1996-10-16
EP0736905A2 (en) 1996-10-09
DE69434606T2 (de) 2006-11-30
CN1038210C (zh) 1998-04-29
EP0738013A2 (en) 1996-10-16
EP0642167A3 (en) 1995-06-28
US6333528B1 (en) 2001-12-25
US6169304B1 (en) 2001-01-02
US5780351A (en) 1998-07-14
EP0739037B1 (en) 2000-10-25
CN1107345C (zh) 2003-04-30
EP0642167A2 (en) 1995-03-08
EP0738009A3 (en) 1998-04-15
KR0157099B1 (ko) 1998-10-15
EP0738013B1 (en) 2003-10-15
DE69433245D1 (de) 2003-11-20
DE69433244D1 (de) 2003-11-20
DE69433245T2 (de) 2004-07-22
US5624864A (en) 1997-04-29
DE69433244T2 (de) 2004-07-29
EP0738014B1 (en) 2003-10-15
CN1189687A (zh) 1998-08-05
EP0736905A3 (en) 1998-04-22
US6107657A (en) 2000-08-22

Similar Documents

Publication Publication Date Title
CN1038210C (zh) 一种半导体装置制造方法
CN1215914A (zh) 半导体器件及其制作方法
CN1170316C (zh) 半导体装置及其制造方法
US6201276B1 (en) Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
CN1122306C (zh) 制造半导体器件电容器的方法
CN1191625C (zh) 半导体存储器及其制造方法
US6566186B1 (en) Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
CN1617311A (zh) 半导体器件的制造方法
CN1225793C (zh) 半导体装置及其制造方法
CN1877841A (zh) 半导体器件及其制造方法
CN1649156A (zh) 半导体器件及其制造方法
CN1624924A (zh) 半导体器件的制造方法
CN1172362C (zh) 半导体器件的电容器制造方法
CN1096704C (zh) 包括绝缘膜的半导体器件及其制造方法
CN1455441A (zh) 制造非晶金属氧化物膜的方法以及制造具有非晶金属氧化物膜的电容元件和半导体器件的方法
CN1943033A (zh) 半导体装置及其制造方法
CN1400639A (zh) 半导体器件的制造方法
CN1310321C (zh) 包含配线的结构体及其形成方法
KR0157210B1 (ko) 용량소자를 구비한 반도체장치의 제조방법
CN1268247A (zh) 半导体器件以及半导体器件的制造方法
JP3349475B2 (ja) 半導体装置の作製方法
CN1518766A (zh) 铁电内存胞元之制造方法
US20070082502A1 (en) Method for producing a dielectric layer on a carrier material and an integrated circuit comprising a capacitor incorporating a dielectric layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER NAME OR ADDRESS: MATSUSHITA ELECTRONICS CORP.

CP01 Change in the name or title of a patent holder

Patentee after: Matsushita Electric Industrial Co., Ltd.

Patentee before: Matsushita Electronics Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee