CN1400639A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1400639A
CN1400639A CN02127294A CN02127294A CN1400639A CN 1400639 A CN1400639 A CN 1400639A CN 02127294 A CN02127294 A CN 02127294A CN 02127294 A CN02127294 A CN 02127294A CN 1400639 A CN1400639 A CN 1400639A
Authority
CN
China
Prior art keywords
film
utilize
conductor
semiconductor substrate
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02127294A
Other languages
English (en)
Other versions
CN1266749C (zh
Inventor
铃树正恭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ps4 Russport Co ltd
Original Assignee
Hitachi Ltd
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, NEC Corp filed Critical Hitachi Ltd
Publication of CN1400639A publication Critical patent/CN1400639A/zh
Application granted granted Critical
Publication of CN1266749C publication Critical patent/CN1266749C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

通过CVD法形成改进了膜质量的金属膜，例如构成数据存储电容器下电极的Ru膜等。更具体地说，使用H2O作为催化剂，一价Ru化合物Ru(ACAC)(TMVS)2[ACAC：乙酰丙酮化物(CH3COCHCOCH3)－，TMVS：三乙基乙烯基硅烷(CH2CHSi(CH3)3)]作为原料，利用CVD法在氧化硅膜中的孔的侧壁和底表面上形成数据存储电容器的下电极Ru膜，在氧化硅膜上形成数据存储电容器。结果，通过产生零价Ru和包含三价Ru的Ru(ACAC)3，形成Ru膜。因此，如果利用歧化反应通过CVD法形成Ru膜，可以提高Ru膜的质量。而且，可以防止位于Ru膜下面的导电膜等氧化。

Description

半导体器件的制造方法
发明背景
本发明涉及半导体器件的制造方法，更具体地说，涉及有效地应用于构成电容器电极的技术。
例如，DRAM(动态随机存取存储器)具有存储单元选择MISFET和与MISFET串连连接的数据存储电容器。此数据存储电容器通过依次淀积例如下电极硅、电容器介质膜氧化钽和上电极硅形成的。
例如，日本专利特开No.5-55464公开了一种方法，在多晶硅膜(下电极)上形成包含的钽的钽钨膜，在氢和水蒸汽的混合气体中选择性地氧化此膜，由氧化钽膜形成电荷存储介质。
发明概述
然而，当用硅作为下电极材料时，为了提高膜的质量，在热处理(在氧气氛中，700℃)使形成在下电极上的氧化钽结晶时，氮氧化硅层形成在硅和氧化钽之间的界面上。这样，难以使下电极具有高的介电常数。
本发明的发明人已经致力于DRAM的研究和发展，并且验证了上述数据存储电容器的各种结构和制造方法。
随着半导体集成电路器件的小型化，用来形成数据存储电容器的面积也趋于减小，从而难以得到希望的电容量。因此，急需研究电极材料和电容器介质材料以便得到大容量和小面积的数据存储电容器。
这样，本发明人已经使用Ru膜作为数据存储电容器的下电极，而且对其制造方法进行了各种研究。这是因为即使在形成数据存储电容器之后进行热处理，像Ru等铂族金属也不会形成像氮氧化硅膜那样的低介电常数膜，并且由于是金属，可以薄薄地形成，从而认为适于增加电容量。
作为形成Ru膜的方法，例如可以使用以乙基环戊二烯基钌(Ru(C2H5C5H4)2)的四氢呋喃溶液和O2(氧)作为原料的CVD方法。
然而，在利用像这种有机化合物(乙基环戊二烯基钌)和氧之间反应的膜形成方法中，有机化合物自身和有机化合物和氧的化合物留在了Ru膜中，从而导致Ru膜质量的降低。
本发明的一个目的是提供一种能提高利用CVD法形成的金属膜例如，构成数据存储电容器下电极的Ru膜等的质量的技术。
本发明的另一个目的是通过形成好的金属膜改进半导体集成电路器件的性能。
通过本说明书的描述和附图，本发明的上述和其它目的及新颖的特性将变得显而易见。
通过本申请公开的本发明的典型形式实现的优点简要说明如下。
1.根据本发明的半导体器件的制造方法是这样一种方法：其中，利用一价或二价铂族化合物作为原料和H2O作为催化剂，通过反应在半导体衬底上形成铂族金属。
2.根据本发明的半导体器件的制造方法包括步骤：在半导体衬底上形成第一导体、在所述第一导体上形成第二导体和在所述第二导体上形成第三导体，其中利用一价或二价铂族化合物作为原料、H2O作为催化剂通过反应形成由铂族金属制成的第三导体。
3.根据本发明的半导体器件的制造方法，其中利用铂族化合物作为原料，H2O作为催化剂，通过歧化反应在半导体衬底上形成铂族金属。
附图的简要说明
图1是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图2是半导体衬底的主要部分的平面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图3是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图4是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图5是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图6是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图7是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图8是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图9是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图10是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图11是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图12是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图13显示了在根据本发明第一实施例的半导体集成电路器件的制造方法中，用于形成Ru膜的反应式。
图14是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图15是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图16是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图17是半导体衬底的主要部分平面图，此半导体衬底用于根据本发明第一实施例的半导体集成电路器件的制造方法中。
图18显示了在根据本发明第一实施例的半导体集成电路器件的制造方法中，用于形成另一个Ru膜的反应式。
图19是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第二实施例的半导体集成电路器件的制造方法中。
图20是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第二实施例的半导体集成电路器件的制造方法中。
图21是半导体衬底的主要部分截面图，此半导体衬底用于根据本发明第二实施例的半导体集成电路器件的制造方法中。
图22是半导体衬底的主要部分截面图，说明了根据本发明第二实施例的半导体集成电路器件的制造方法中。
图23显示了在根据本发明第二实施例的半导体集成电路器件的制造方法中，用于形成Ir膜的反应式
图24是半导体衬底的主要部分截面图，说明了根据本发明第二实施例的半导体集成电路器件的制造方法中。
图25是半导体衬底的主要部分截面图，说明了根据本发明第二实施例的半导体集成电路器件的制造方法中。
图26是半导体衬底的主要部分截面图，说明了根据本发明第二实施例的半导体集成电路器件的制造方法中。
图27是说明用于本发明实施例中的Ru化合物和Ir化合物的图表。
图28是说明用于本发明实施例中的Ru化合物和Ir化合物的图表。
最佳实施例的描述
下面将基于附图详细描述本发明的实施例。注意具有相同功能的部件在用于描述实施例的所有附图中用相同的参考标号表示，并省略了对其重复的描述。
(第一实施例)
下面将利用图1至17按照制造方法的工艺顺序描述此实施例的DRAM的制造方法。
首先，如图1所示，在半导体衬底1主表面上的元件隔离区形成元件隔离2，半导体衬底1例如由p型单晶硅制成。而且，在形成元件隔离2的同时，也形成了由元件隔离2围绕的椭圆岛状有源区(L)，如图2所示。在每个有源区(L)中形成了两个存储单元选择MISFETsQs，每个都具有公共的源或漏。
以下列方式形成元件隔离2。即通过蚀刻半导体衬底1的表面形成深300nm至400nm的沟槽，在沟槽内形成薄氧化硅膜。接着，利用CVD(化学汽相淀积)法在半导体衬底1和沟槽内形成氧化硅膜4(大约600nm厚)。此后，利用CMP(化学机械抛光)法回抛氧化硅膜4。
然后，通过将B(硼)离子注入到半导体衬底1中形成p阱3，接着用HF(氢氟酸)清洗溶液清洗p阱3的表面。此后，对半导体衬底1进行热氧化，从而在p阱3(每个有源区L)的表面上形成大约6nm厚的栅介质膜5。
然后，在栅介质膜5的上部形成栅极6，如图3所示。每个栅极6都以下列方式形成。即，依次在栅介质膜5上淀积用P(磷)等掺杂的n型多晶硅膜(大约70nm厚)、由WN(氮化钨)或TiN(氮化钛)制成的阻挡金属膜(大约5nm-10nm厚)、W(钨)膜(大约100nm厚)和氮化硅膜7(大约150nm厚)。此后，利用光致抗蚀剂膜(未示出)作为掩模干蚀这些膜。在这种情况下，通过CVD法淀积多晶硅膜和氮化硅膜7，利用溅射法淀积阻挡金属膜和钨膜。每个栅极6都起到字线(WL)的作用。接着，进行湿氢的氧化，以便在构成每个栅极6的n型多晶硅膜的侧壁上形成薄的氧化硅膜。湿氢氧化能够选择地仅在硅上形成氧化膜。
然后，如图4所示，将As(砷)或P(磷)离子注入到p阱3中，以便在位于每个栅极6两侧的p阱3中形成n型半导体区8(源和漏)。通过上述步骤，存储单元选择MISFET Qs就几乎形成了。
然后，利用CVD法在半导体衬底1上淀积氮化硅膜9(50nm厚)和氧化硅膜10(大约600nm厚)。接着，利用CMP法整平氧化硅膜10的表面。此后，用光致抗蚀剂膜(未示出)作为掩模干蚀氧化硅膜10和氮化硅膜9，从而在存储单元选择MISFET Qs的n型半导体区8(源和漏)上形成接触孔11和12。在对氮化硅膜蚀刻选择性高的条件下进行氧化硅膜10的蚀刻，在对硅和氧化硅膜蚀刻选择性高的条件下进行氮化硅膜9的蚀刻。这样，与栅极6(字线)自对准地形成了接触孔11和12。
然后，在接触孔11和12中，形成了栓塞13，如图5所示。以下列方式形成栓塞13。即，通过利用CVD法在氧化硅膜10的表面上淀积用P(磷)掺杂的n型多晶硅膜，将此n型多晶硅膜埋在接触孔11和12中。此后，利用CMP法(或背蚀)除去接触孔11和12外侧的n型多晶硅膜。然后，通过热处理使栓塞13中的杂质(磷)扩散进n型半导体区8(源和漏)，从而可以减小n型半导体区8(源和漏)和栓塞13之间的每个接触电阻。
然后，利用CVD法在氧化硅膜10上淀积氧化硅膜14(大约150nm厚)。此后，用光致抗蚀剂膜(未示出)作为掩模干蚀位于每个接触孔11上的氧化硅膜14，从而形成每个通孔15。
然后，在每个通孔15中形成栓塞16。栓塞16以下列方式形成。即，例如通过溅射法，在氧化硅膜14上淀积由Ti膜和TiN膜的叠层膜制成的阻挡金属膜。接着，利用CVD法在阻挡金属膜上淀积W膜，从而将这些膜埋在每个通孔15中，此后，利用CMP法除去位于每个通孔15外侧的膜。通过栓塞13和16连接存储单元选择MISFET Qs的n型半导体区8(源和漏)和后面描述的位线BL。
然后，在氧化硅膜14和每个栓塞16上形成每个位线BL。以下列方式形成位线BL，即，利用溅射法在氧化硅膜14上淀积TiN膜(大约10nm厚并且未示出)。接着，利用CVD法在TiN膜上淀积W膜(大约50nm厚)。此后，用光致抗蚀剂膜(未示出)作为掩模干蚀这些膜。
然后，如图6所示，利用CVD法在每个位线BL上淀积氧化硅膜17(大约300nm厚)，接着利用CMP法整平其表面。然后，利用CVD法在氧化硅膜17上淀积氮化硅膜18(大约50nm厚)。
然后，干蚀氮化硅膜18和氧化硅膜17等，从而在每个其中掩埋了栓塞13的接触孔12的上部形成通孔19。
形成每个通孔19，使其具有比形成在它下面的每个接触孔12的直径更小的直径。在这种情况下，每个接触孔19的直径大约为0.1μm。更具体地说，以下列方式形成通孔19，即，利用CVD法在氮化硅膜18上淀积多晶硅膜20，接着，干蚀用来形成每个通孔19的区中的多晶硅膜20，以便形成孔(直径大约为0.18μm)。此后，进一步将多晶硅膜(未示出)淀积在多晶硅膜20上。然后，各向异性蚀刻位于多晶硅膜20上的多晶硅膜，以便在每个孔的侧壁上形成侧壁隔离层21。接着，利用多晶硅膜20和侧壁隔离层21作为硬掩模(hard masks)干蚀位于孔底部的氮化硅膜18和氧化硅膜17及14。
然后，在利用干蚀除去多晶硅膜20和每个侧壁隔离层21之后，在每个通孔19中形成栓塞22，如图7所示。每个栓塞22都以下列方式形成。即，利用CVD法在氮化硅膜18上淀积用P掺杂的n型多晶硅膜，从而将其埋置在每个通孔19中。此后，利用CMP法(或背蚀)除去位于每个通孔19外侧的n型多晶硅膜。此时，多晶硅膜被过抛光(或过蚀)，从而使每个栓塞22的表面高度比每个通孔19的最上部分低。注意，栓塞22可以通过使用W膜形成。
然后，如图8所示，在栓塞22上形成阻挡层23。阻挡层23以下列方式形成。即，在利用溅射法在氮化硅膜18上淀积WN膜之后，利用CMP法(或干蚀)除去位于每个通孔19外侧的WN膜。形成阻挡层23以便防止在后面描述的制造工艺中，由于进行热处理而引起构成每个下电极30A的Ru(钌)和构成每个栓塞的22的多晶硅出现不希望的硅化物反应。注意，此阻挡层23可以由W膜、TiN膜、Ta(钽)膜或TaN(氮化钽)膜制成。
此后，在阻挡层23上形成了数据存储电容器C，此电容器C由Ru膜30构成的每个下电极30A、氧化钽膜32构成的电容器介质膜和W膜/Ru膜构成的每个上电极33构成。
下面将参考图9-17详细描述形成数据存储电容器C的工艺。这些图示意性地显示了在一个栓塞22上形成数据存储电容器C的区域。
如图9所示，在阻挡层23和氮化硅膜18上形成氧化硅膜24。数据存储电容器C的一个下电极形成在孔(凹部)中，所述孔形成在氧化硅膜24中。需要形成厚的氧化硅膜24(大约0.8μm)以便增加下电极的表面积和在其内存储电荷的量。例如，通过利用氧和四乙氧基硅烷(TEOS)作为源气的等离子CVD法淀积氧化硅膜24。此后，如果需要，利用CMP法整平其表面。
然后，利用溅射法在氧化硅膜24上淀积大约200nm厚的W膜。接着，在W膜上覆盖抗反射膜，从而形成硬掩模26。由于对氧化硅膜24的蚀刻选择性比对光致抗蚀剂膜的蚀刻选择性高，因此，在蚀刻厚的氧化硅膜24中使用此硬掩模26(W膜)作为掩模。
然后，如图10所示，在硬掩模26上形成光致抗蚀剂膜(未示出)，利用此光致抗蚀剂膜作为掩模干蚀此硬掩模。接着，利用硬掩模26作为掩模干蚀氧化硅膜24，从而形成深孔(凹部)27。位于一个通孔19中的阻挡层23的表面暴露于深孔(凹部)27的底表面。
然后，在利用包含过氧化氢的水溶液除去留在氧化硅膜24上的硬掩模26之后，利用溅射法在氧化硅膜24上和孔27中淀积WN膜29(大约15nm厚)，如图11所示。由于WN膜对作为基底的氧化硅膜24和后面描述的Ru膜30具有好的粘结性，使用此WN膜29作为粘结层。注意，如果通过改进后面描述的Ru膜30的膜形成方法和/或条件可以充分得到氧化硅膜24和Ru膜30之间的粘结强度，可以省略形成粘结层的步骤。
然后，如图12所示，利用CVD法在WN膜29上淀积Ru膜30(大约30nm厚)。然而，在利用CVD法淀积Ru膜之前，先利用溅射法形成大约15nm厚的Ru膜(未示出)。这是因为利用溅射法形成的膜成为晶种，使利用CVD法形成的Ru膜30有效生长。
此Ru膜30可以使用例如，包含作为原料的Ru的有机化合物的Ru(ACAC)(TMVS)2的四氢呋喃溶液、H2O作为催化剂、利用CVD法形成。在这种情况下，ACAC指的是乙酰丙酮化物(CH3COCHCOCH3)-，TMVS指的是三甲基乙烯基硅烷(CH2CHSi(CH3)3)。注意ACAC和TMVS的结构式示于图27。
使包含Ru化合物的四氢呋喃溶液汽化和歧化，从而形成Ru膜。如图13所示，形成Ru膜的主反应是Ru(ACAC)(TMVS)2生成Ru、Ru(ACAC)3和TMVS。在反应中，Ru(ACAC)(TMVS)2中的Ru为一价，将生成的Ru为零价，Ru(ACAC)3中的Ru为三价。更具体地说，从一价的Ru化合物中生成了零价Ru和三价Ru。这种一种物质由两个或多个分子构成并被氧化、还原和/或其它反应，结果生成两种或多种物质的反应称为歧化反应。
而且，在此反应中不消耗水，水具有催化功能，因此通过给反应体系添加水增加了其反应速度。考虑水被吸收到材料上，并促进反应。注意，由于进行反应的反应室是排出物质的，因此需要与作为主要材料的Ru(ACAC)(TMVS)2相似地适当供应水。此外，一旦反应已经进行，就从反应体系中排出Ru(固态)。因此，反应按图13所示的反应式向右进行。
在上述实施例中，由于采用使用Ru(ACAC)(TMVS)2[Ru：一价]作为原料的歧化反应来形成Ru膜，因此可以得到高质量的Ru膜。而且，由于添加水作为催化剂，能够增加反应速度。
还可以使Ru有机化合物溶液例如包含二茂合钌(Ru(C2H5)2)的四氢呋喃溶液等汽化并与O2反应，从而形成Ru膜。然而，这种情况是这样一种反应，即通过不氧化Ru的不完全燃烧产生Ru。结果，除了其碳、氢和氧化合物，通过反应产生的有机化合物及其氧化物都吸收在Ru膜中，这会引起Ru膜的质量退化。此外，通过此后将进行的热处理，例如，用于使Ru膜致密的热处理等，使吸收在Ru膜中的其碳、氢、氧化合物汽化，引起Ru膜的质量退化。此外，Ru膜中的氧和氧化合物氧化起粘结层作用的WN膜29和阻挡层23，引起栓塞22和下电极(Ru膜30)之间的导电失效。尤其是，如上所述，当栓塞22具有小直径时，这种导电失效频繁发生。
相反，根据此实施例，采用利用Ru(ACAC)(TMVS)2[Ru：一价]作为原料和水作为催化剂的歧化反应来形成Ru膜。因此，能够减少将吸收在Ru膜中副产物，例如碳、氢及其化合物。更具体地说，即使吸收在Ru膜中的碳、氢和氧化合物通过后面进行的热处理(例如用于使Ru膜致密的热处理等)汽化，由于可以形成具有好的结晶性能的Ru膜，那么在其汽化量小的情况下，也可以保持Ru膜的质量。而且，即使在后面描述的对形成在下电极(Ru膜30)上的电容器介质膜进行热处理时，也能够减小由于Ru膜中碳等的汽化而引起的膜收缩，因此防止电容器介质膜的破裂。结果，可以提高数据存储电容器C的特性。此外，可以减少包含在Ru膜中的氧和氧化合物的量，并且可以防止栓塞22和下电极(Ru膜30)之间的导电失效。
还可以通过添加H2到Ru(ACAC)(TMVS)2[Ru：一价]和H2O的两体系中进行H2的还原反应。然而，在这种情况下，由于需要使用三种气体(Ru(ACAC)(TMVS)2、H2O和H2)，因此，用于连接到CVD设备的气体管道的布局变得复杂。此外，由于H2具有宽范围的爆炸极限，因此需要小心处理H2。
相反，根据此实施例，采用利用Ru(ACAC)(TMVS)2[Ru：一价]作为原料和水作为催化剂的歧化反应来形成Ru膜。因此，能够减少反应中所需要的气体种类。而且，由于不使用H2，能够增加反应的安全性。注意，如果H2的浓度为4％或更低，不在爆炸范围的极限内。因此，如果使用这种浓度的H2，同样可以加强安全性。
此外，由于此歧化反应甚至在等于或低于250℃的温度下进行，因此，可以防止所述Ru膜下面的金属膜(例如，WN膜(粘结层)、阻挡层(WN膜)和栓塞(硅膜))氧化。
然后，在氮气氛中700℃进行热处理1分钟，以便使Ru膜30致密。
然后，如图14所示，在将光致抗蚀剂膜(未示出)覆盖在Ru膜30上并对其整个表面曝光之后，通过显影使光致抗蚀剂膜(未示出)留在孔27中。将此光致抗蚀剂膜用作保护膜，起到防止孔27内部(侧壁上和底部)的Ru膜30在下一步中被除去，所述下一步是利用干蚀除去氧化硅膜24上不需要的Ru膜30的步骤。接着，利用光致抗蚀剂作为掩模进行干蚀，以便除去位于氧化硅24上的Ru膜30，从而形成下电极30A。然后，除去留在孔27中的光致抗蚀剂膜。
然后，在其中形成了Ru膜30A的孔27的内部和氧化硅24上淀积大约10nm的、将作为电容器介质膜的氧化钽膜32。利用五乙氧基钽(Ta(OC2H5)5)和氧作为原料通过CVD法淀积氧化钽膜32。
利用CVD法淀积的此氧化钽膜32为非晶态，因此通过进行热处理(退火)使其结晶。参考标号32a表示结晶的氧化钽膜(图15)。而且，通过此热处理，可以修复氧化钽膜中的缺陷，这样可以减小漏电流。注意，由于Ru膜具有如上所述的好的结晶性能，因此可以减小该热处理时Ru膜的收缩，从而防止氧化钽膜32的破裂。
然后，在氧化钽膜32上形成上电极33，如图16所示。上电极33例如通过利用CVD法在氧化钽膜32上淀积Ru膜33a(大约70nm厚)和W膜33b(大约100nm厚)形成。Ru膜33a可以与Ru膜30类似地形成。使用W膜33b来减小上电极33和上层布线之间的接触电阻。
通过上述步骤，就完成了数据存储电容器C的制造，此数据存储电容器C由由Ru膜30制成的下电极30A、由氧化钽膜32a制成的电容器介质膜和由W膜33b/Ru膜33a制成的上电极33构成，由存储单元MISFET Qs和与其串连连接的数据存储电容器C构成的DRAM的存储单元也几乎完成了。图17是已经形成了数据存储电容器C之后所示的半导体集成电路的平面图。图8对应于例如，沿图17的A-A线得到截面图。
此后，由氧化硅膜等制成的隔层介质膜34形成在数据存储电容器C上，并且由大约由两层构成的Al布线形成在隔层介质膜上，钝化膜形成在Al布线的最上层上。但是，省略了对其的说明。
根据上述实施例，采用利用Ru(ACAC)(TMVS)2[Ru：一价]作为原料和水作为催化剂的歧化反应来形成Ru膜。因此，可以减少带入到Ru膜中的副产物，并且改进了Ru膜的质量。
结果，可以提高数据存储电容器C的特性和存储单元的特性。此外，即使在精细的存储单元结构中，也可以确保所希望的电容量。
在此实施例中，已经由利用一价的Ru化合物形成的Ru膜形成了下电极，但下电极也可以由利用二价Ru的化合物形成的Ru膜来形成。作为二价Ru的化合物，例如有Ru(ACAC)2(TMVS)等。作为此时引起的主反应，考虑是例如图18所示的反应。
图28总结了用于歧化反应的Ru化合物(RuAxBy)。如图28所示，Ru化合物(RuAxBy)中的“A”对应于具有在由酮组成的碳之间局域化的电子的原子团，所述酮例如是乙酰丙酮衍生物，“B”对应于由双键配位的分子，例如上述TMVS、TEVS(三乙基乙烯基硅烷(triethylvinylsilane))或COD。“x”和“y”的每个值都随着Ru所取得的氧化数变化。
(第二实施例)
在第一实施例中，下电极已经用Ru形成。然而，下电极也可以用Ir(铱)形成。
下面将描述根据此实施例的DRAM的制造方法。注意，由于第二实施例中阻挡层23的形成步骤与第一实施例中参考图1至8所描述的相似，因此省略了对这部分的描述。
随后，在阻挡层23上形成了由下电极、电容器介质膜和上电极33构成的数据存储电容器C，电容器C的下电极30A由Ir膜230制成，电容器介质膜由氧化钽膜32制成，上电极33由W膜/Ir膜制成。
下面将参考图19至26详细描述数据存储电容器C的形成工艺。这些图示意性地显示了用于在栓塞22上形成存储电容器C的预定区域。
与第一实施例类似，在阻挡层23和氮化硅膜18上形成了氧化硅膜24，如图19所示。然后，在氧化硅膜24上形成了硬掩模26。然后，利用硬掩模26作为掩模干蚀氧化硅膜24，从而形成深孔(凹部)27，如图20所示。将埋置在通孔19中的阻挡层23的表面暴露于深孔(凹部)27的底表面。
然后，利用包含过氧化氢的水溶液除去留在氧化硅膜24上的硬掩模26。此后，如图21所示，与第一实施例类似，利用溅射法在氧化硅膜24上和孔27的内部淀积WN膜29(大约15nm厚)。此WN膜29对作为基底的氧化硅膜24和后面描述的Ir膜230具有优异的粘结性，因此利用此WN膜29作为粘结层。
然后，如图22所示，利用CVD法在WN膜29上淀积Ir膜230(大约30nm厚)。然而，在利用此CVD法淀积此Ir膜之前，已经利用溅射法形成了大约15nm厚的Ir膜(未示出)。这是因为利用溅射法形成膜成为晶种，从而使利用溅射法形成的Ir膜230有效地生长。
例如，可以通过利用作为Ir有机化合物的Ir(THD)(COD)作为原料、利用H2O作为催化剂形成此Ir膜230。在这种情况下，THD指的是2，2，6，6-四甲基-3，5-庚二酮((CH3)3CCOCHCOC(CH3)3)-，COD指的是1，5-环辛二烯(C8H12)。注意，THD和COD的每个结构式示于图27。
使此Ir化合物汽化和歧化，从而形成Ir膜。考虑在形成Ir膜引起的主反应例如是这样一种反应：Ir(THD)(COD)生成Ir、Ir(THD)3和COD。在这种情况下，Ir(THD)(COD)的Ir为一价，将生成的Ir为零价，Ir(THD)3的Ir为三价。更具体地说，此歧化反应出现了由包含一价Ir的Ir化合物产生零价的Ir和包含三价Ir的Ir化合物。
而且，H2O在此反应中不消耗并且起到一种催化剂的作用，通过将H2O添加到反应体系中，增加了其反应速度。考虑H2O被吸收到材料上，因此促进反应进行。注意，由于排出了进行反应的反应室，因此需要适当供应类似于作为主要材料的Ir(THD)(COD)的H2O。此外，一旦反应开始，Ir(固态)由反应体系中排出。因此，反应按图23所示的反应式向右进行。
根据上述实施例，由于利用Ir(THD)(COD)[Ir：一价]作为原料、利用H2O作为催化剂形成此Ir膜。可以与第一实施例中所描述的Ru膜一样形成高质量的Ir膜。
更具体地说，可以减少吸收在Ir膜中的副产物，例如碳、氢及其化合物，并且可以形成具有好的结晶性能的Ir膜。结果，即使通过此后进行的热处理例如用于使Ir膜致密的热处理等，使吸收在Ir膜中的碳、氢和氧化合物汽化，也可以由于其汽化量小而保持Ir膜的质量。而且，甚至在热处理后面描述的形成在下电极(Ir膜230)上的电容器介质膜时，也能够减小由包含在Ir膜中的碳等的汽化而引起的膜收缩，从而防止电容器介质膜的破裂。结果，可以提高数据存储电容器C的特性。此外，可以减少包含在Ir膜中的氧和氧化合物的含量，防止栓塞22和下电极(Ir膜230)之间的导电失效。
此外，例如，由于Ir(THD)(COD)的升华温度在115℃至140℃范围内，而起此歧化反应甚至在等于或低于250℃的温度下进行，可以防止位于所述Ir膜下面的金属膜氧化(例如，WN膜(粘结层)、阻挡层(WN膜)和栓塞(硅膜))。
然后，在氮气氛中700℃进行1分钟的热处理，以便使Ir膜230致密。
然后，如图24所示，在将光致抗蚀剂膜(未示出)覆盖在Ir膜230上并对其整个表面曝光之后，通过显影使光致抗蚀剂膜(未示出)留在孔27中。将此光致抗蚀剂膜用作保护膜，起到防止孔27内部(侧壁上和底部)的Ir膜230在下一步中被除去，所述下一步是利用干蚀除去氧化硅膜24上不需要的Ir膜230的步骤。接着，利用光致抗蚀剂作为掩模进行干蚀，以便除去氧化硅24上的Ir膜230，从而形成下电极30A。然后，除去孔27中的光致抗蚀剂膜。
然后，在其中形成了下电极30A的孔27的内部和氧化硅24上淀积将作为电容器介质膜的氧化钽膜32。利用五乙氧基钽(Ta(OC2H5)5)和氧作为原料通过CVD法淀积氧化钽膜32。
利用CVD法淀积的此氧化钽膜32为非晶态，因此通过进行热处理(退火)使其结晶。参考标号32a表示结晶的氧化钽膜(图25)。而且，通过此热处理，可以修复氧化钽膜中的缺陷，减小漏电流。注意，由于Ir膜具有如上所述的好的结晶性能，因此可以减小热处理时Ir膜的收缩，防止氧化钽膜32的破裂。
然后，如图26所示，在氧化钽膜32上形成上电极33。上电极33例如通过利用CVD法在氧化钽膜32上淀积Ir膜233a(大约70nm厚)和W膜33b(大约100nm厚)形成。Ir膜233a可以与Ir膜230类似地形成。使用W膜33b来减小上电极33和上层布线之间的接触电阻。
通过上述步骤，就完成了数据存储电容器C的制造，此数据存储电容器C由由Ir膜230制成的下电极30A、由氧化钽膜32制成的电容器介质膜和由W膜33b/Ir膜233a制成的上电极33构成，并且由存储单元选择MISFET Qs和与其串连连接的数据存储电容器C构成的DRAM的存储单元也几乎完成了(参见图17)。
此后，由氧化硅膜等制成的隔层介质膜34形成在数据存储电容器C上，并且由大约两层构成的Al布线形成在该隔层介质膜上，钝化膜形成在Al布线的最上层上。但是，省略了对其的说明。
根据上述实施例，采用利用Ir(THD)(COD)[Ir：一价]作为原料和水作为催化剂的歧化反应来形成Ir膜。因此，可以减少将引入到Ir膜中的副产物，并且改进了Ir膜的质量。
结果，可以提高数据存储电容器C和存储单元的各自的特性。此外，即使在精细的存储单元结构中，也可以确保所希望的电容量。
在此实施例中，利用Ir(THD)(COD)[Ir：一价]作为原料形成了Ir膜。然而，Ir(ACAC)(COD)等也作为一价Ir化合物的例子。而且，可以通过利用二价Ir的化合物以及一价Ir化合物形成的Ir膜形成下电极。例如，Ir膜可以利用下列歧化反应形成，即利用二价Ir化合物产生零价的Ir和三价Ir的化合物的反应。
在这种情况下，图28总结了用于歧化反应的Ir化合物(IrAxBy)。如图28所示，Ir化合物(IrAxBy)中的“A”对应于具有在由酮组成的碳之间局域化的电子的原子团，所述酮例如是乙酰丙酮衍生物，“B”对应于由双键配位的分子，例如上述TMVS或COD。“x”和“y”的每个值都随着Ir所取得的氧化数变化。
在第一和第二实施例中，已经分别利用Ru化合物和Ir化合物形成了Ru膜和Ir膜。然而，本发明广泛应用于由所谓的铂族金属(铂(Pt)、钯(Pd)、钌(Ru)、铱(Ir)、铑(Rh)、锇(Os))制成的金属膜的形成。而且，在第一和第二实施例中，已经利用其氧化数为一或二价的化合物形成了金属膜。然而，用于本发明的氧化数并不限于此。更具体地说，由于利用H2O作为催化剂使具有氧化数A的铂族有机化合物反应，生成铂族金属(氧化数＝0)和具有氧化数B(B＞A)的铂族化合物，因此可以形成高质量的铂族金属膜。
前面已经基于实施例详细描述了本发明。然而，本发明并不限于上述实施例，不用说，在不离开本发明的范围的情况下，可以作出各种变化和修改。
现在将在本申请中公开的本发明的典型方案所实现的优点简要说明如下。
1.利用一价或二价铂族化合物作为原料和H2O作为催化剂，通过反应在半导体衬底上形成铂族金属。因此，可以形成高质量的铂族化合物膜。而且，由于添加H2O作为催化剂，能够增加其反应速度。
2.在形成第一导体、在所述第一导体上形成第二导体和此后在所述第二导体上形成第三导体的步骤中，利用一价或二价铂族金属作为原料、H2O作为催化剂在第二导体上形成了由铂族金属制成的第三导体。因此，可以形成高质量的铂族化合物膜。此外，改进了铂族金属膜的特性，因此可以防止第一导体和第二导体的氧化。
结果，可以提高数据存储电容器和存储单元的各自的特性。此外，即使在精细的存储单元结构中，也可以确保所希望的电容量。

Claims (14)

1.一种半导体器件的制造方法，包括步骤：
在半导体衬底上形成铂族金属，
其中利用一价或二价铂族化合物作为原料和H2O作为催化剂，通过反应形成铂族金属。
2.根据权利要求1的方法，
其中所述铂族金属是钌(Ru)和铱(Ir)之一。
3.根据权利要求1的方法，
其中所述铂族化合物是Ru的乙酰丙酮衍生物。
4.根据权利要求1的方法，其中所述铂族化合物是Ir的乙酰丙酮衍生物。
5.根据权利要求1的方法，
其中所述形成铂族金属的步骤是在250℃或更低的温度下进行的。
6.根据权利要求1的方法，
其中使用所述铂族金属作为电容器的电极。
7.一种半导体器件的制造方法，包括步骤：
(a)在半导体衬底上形成第一导体；
(b)在所述第一导体上形成第二导体；
(c)在所述第二导体上形成第三导体，其中利用一价或二价铂族化合物作为原料和H2O作为催化剂，通过反应形成由铂族金属构成的第三导体。
8.根据权利要求7的方法，
其中所述第一导体由多晶硅和钨之一构成。
9.根据权利要求7的方法，
其中所述第二导体由钨、氮化钨、钽、氮化钽和氮化钛之一构成。
10.根据权利要求7的方法，
其中所述形成由铂族金属制成的第三导体的步骤是在250℃或更低的温度下进行的。
11.根据权利要求7的方法，
其中使用所述第三导体作为构成电容器的电极。
12.一种半导体器件的制造方法，包括步骤：
在衬底上形成铂族金属，
其中利用铂族化合物作为原料和H2O作为催化剂，通过歧化反应形成所述铂族金属。
13.根据权利要求12的方法，
其中所述铂族金属是钌(Ru)和铱(Ir)之一。
14.根据权利要求13的方法，
其中使用所述铂族金属作为构成电容器的电极。
CNB021272948A 2001-07-31 2002-07-31 半导体器件的制造方法 Expired - Fee Related CN1266749C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001232511A JP4781571B2 (ja) 2001-07-31 2001-07-31 半導体装置の製造方法
JP232511/2001 2001-07-31

Publications (2)

Publication Number Publication Date
CN1400639A true CN1400639A (zh) 2003-03-05
CN1266749C CN1266749C (zh) 2006-07-26

Family

ID=19064425

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021272948A Expired - Fee Related CN1266749C (zh) 2001-07-31 2002-07-31 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6808977B2 (zh)
JP (1) JP4781571B2 (zh)
KR (1) KR100826756B1 (zh)
CN (1) CN1266749C (zh)
TW (1) TWI226700B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030074434A1 (en) * 2001-10-11 2003-04-17 Jason James L. Determination of message source in network communications
KR100555512B1 (ko) * 2003-07-31 2006-03-03 삼성전자주식회사 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
DE102006017594A1 (de) * 2006-04-13 2007-10-18 Wacker Chemie Ag Neuartige Ru-Komplexe, deren Herstellung und Verwendung
JP6945120B2 (ja) * 2014-08-29 2021-10-06 株式会社Flosfia 金属膜形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820664A (en) * 1990-07-06 1998-10-13 Advanced Technology Materials, Inc. Precursor compositions for chemical vapor deposition, and ligand exchange resistant metal-organic precursor solutions comprising same
US6110529A (en) * 1990-07-06 2000-08-29 Advanced Tech Materials Method of forming metal films on a substrate by chemical vapor deposition
US5840897A (en) * 1990-07-06 1998-11-24 Advanced Technology Materials, Inc. Metal complex source reagents for chemical vapor deposition
JP3149231B2 (ja) 1991-03-06 2001-03-26 株式会社日立製作所 半導体装置の製造方法
KR980012492A (ko) * 1996-07-19 1998-04-30 김광호 강유전체막을 구비하는 캐패시터 및 그 제조방법
JP3177969B2 (ja) * 1998-12-07 2001-06-18 日本電気株式会社 半導体基板のスピンコーティング装置及びスピンコーティング方法
JP3403357B2 (ja) * 1999-06-03 2003-05-06 株式会社半導体先端テクノロジーズ 配線形成方法及び配線形成装置
KR20020068528A (ko) * 1999-11-02 2002-08-27 유니버시티 오브 매사츄세츠 패턴 기판 및 무패턴 기판 상에 금속 및 금속 합금 필름형성용 화학적 유체 석출
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
US20020013487A1 (en) * 2000-04-03 2002-01-31 Norman John Anthony Thomas Volatile precursors for deposition of metals and metal-containing films
JP4150154B2 (ja) * 2000-08-21 2008-09-17 株式会社ルネサステクノロジ 半導体集積回路装置
JP4053226B2 (ja) * 2000-10-18 2008-02-27 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法

Also Published As

Publication number Publication date
JP4781571B2 (ja) 2011-09-28
JP2003045822A (ja) 2003-02-14
US20030040181A1 (en) 2003-02-27
KR20030011684A (ko) 2003-02-11
TWI226700B (en) 2005-01-11
CN1266749C (zh) 2006-07-26
US6808977B2 (en) 2004-10-26
KR100826756B1 (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
CN1122306C (zh) 制造半导体器件电容器的方法
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1170316C (zh) 半导体装置及其制造方法
CN1202728A (zh) 一种半导体器件及制造该半导体器件的方法
CN1230878C (zh) 半导体装置及其制备方法
CN1248305C (zh) 制造半导体器件的方法
CN1384539A (zh) 半导体元件的电容器及其制造方法
CN1790674A (zh) 具有氧化锆的电容器及其制造方法
CN1181529C (zh) 半导体装置的电容器的制造方法
CN1641843A (zh) 半导体器件及其制造方法
KR100811271B1 (ko) 반도체 소자의 캐패시터 형성방법
CN1794456A (zh) 用于半导体元件的电容器及其制造方法
CN1266771C (zh) 具有氧扩散阻挡层的电容器和制造该电容器的方法
CN1532916A (zh) 设有电容器的半导体装置的制造方法
CN1162900C (zh) 制造微电子器件的方法和微电子器件
CN1266749C (zh) 半导体器件的制造方法
CN1226082A (zh) 制造具有半球晶粒结构的半导体器件的方法
CN1172362C (zh) 半导体器件的电容器制造方法
CN1674286A (zh) 铁电存储器元件及其制造方法
US6503810B2 (en) Method for forming a capacitor for semiconductor devices with an amorphous LixTa1-xO3 dieletric layer having a perovskite structure
CN1624924A (zh) 半导体器件的制造方法
JP4215122B2 (ja) 二層誘電体膜構造を有した半導体素子のコンデンサ製造方法
US6372667B1 (en) Method of manufacturing a capacitor for semiconductor memory devices
CN1427464A (zh) 用于形成半导体器件电容器的方法
KR100811255B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ELPIDA MEMORY INC.; NIPPON ELECTRIC CO., LTD.; NE

Free format text: FORMER OWNER: HITACHI CO., LTD.; NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20070316

Owner name: ELPIDA MEMORY INC.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.; NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20070316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070316

Address after: Tokyo, Japan

Patentee after: ELPIDA MEMORY, Inc.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: ELPIDA MEMORY, Inc.

Co-patentee before: NEC ELECTRONICS Corp.

Effective date of registration: 20070316

Address after: Tokyo, Japan

Co-patentee after: NEC Corp.

Patentee after: ELPIDA MEMORY, Inc.

Co-patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Co-patentee before: NEC Corp.

Patentee before: Hitachi, Ltd.

Co-patentee before: NEC ELECTRONICS Corp.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130826

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130826

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: ELPIDA MEMORY, Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060726

Termination date: 20150731

EXPY Termination of patent right or utility model