CN1943033A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1943033A
CN1943033A CNA2004800428080A CN200480042808A CN1943033A CN 1943033 A CN1943033 A CN 1943033A CN A2004800428080 A CNA2004800428080 A CN A2004800428080A CN 200480042808 A CN200480042808 A CN 200480042808A CN 1943033 A CN1943033 A CN 1943033A
Authority
CN
China
Prior art keywords
mentioned
upper electrode
semiconductor device
film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800428080A
Other languages
English (en)
Other versions
CN100521211C (zh
Inventor
永井孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1943033A publication Critical patent/CN1943033A/zh
Application granted granted Critical
Publication of CN100521211C publication Critical patent/CN100521211C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

形成有覆盖铁电电容器的层间绝缘膜(14)，在层间绝缘膜(14)形成有到达上部电极(11a)的接触孔(19)。并且，在层间绝缘膜(14)上形成有通过接触孔(19)而连接到上部电极(11a)的Al配线(17)。接触孔(19)的平面形状为椭圆形。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种适用于具备铁电电容器的非易失性存储器的半导体装置及其制造方法。
背景技术
设置在铁电存储器等中的铁电电容器是在下部电极和上部电极之间夹有铁电膜而构成的。
但是铁电膜和上部电极的粘合性低，如图6所示，上部电极从铁电膜剥离，它们之间呈现出间隙。当出现这样的间隙时，该铁电电容器不能正常工作。
专利文献1：JP特开2001-351920号公报。
发明的公开
本发明的目的是提供一种可以抑制上部电极从铁电膜剥离的半导体装置及其制造方法。
为了解决上述问题，本申请的发明人悉心研究的结果，想到以下所示的发明的各种方式。
本发明涉及的半导体装置具有：半导体基板；铁电电容器，其形成在上述半导体基板的上方；层间绝缘膜，其覆盖上述铁电电容器，形成有到达上述铁电电容器的上部电极的孔；配线，其形成在上述层间绝缘膜上，通过上述孔而连接到上述上部电极。并且，本发明涉及的半导体装置的特征在于，上述孔的平面形状为相互垂直的两个轴的长度不同的形状。
在本发明涉及的半导体装置的制造方法中，在半导体基板的上方形成铁电电容器后，形成覆盖上述铁电电容器的层间绝缘膜。接着，在上述层间绝缘膜形成到达上述铁电电容器的上部电极的孔。之后，在上述层间绝缘膜上形成通过上述孔而连接到上述上部电极的配线。并且，在上述孔的形成工序中，使上述孔的平面形状为相互垂直的两个轴的长度不同的形状。
附图的简单说明
图1是表示通过本发明的实施方式涉及的方法而制造的铁电存储器(半导体装置)的存储单元阵列的结构的电路图。
图2A是按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2B是接着图2A，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2C是接着图2B，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2D是接着图2C，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2E是接着图2D，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2F是接着图2E，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2G是接着图2F，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2H是接着图2G，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2I是接着图2H，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2J是接着图2I，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2K是接着图2J，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2L是接着图2K，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2M是接着图2L，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图2N是接着图2M，按照工序顺序表示本发明的实施方式涉及的铁电存储器的制造方法的剖面图。
图3A是表示本发明的实施方式的配线17的平面形状的示意图。
图3B是表示以往的铁电存储器的配线117的平面形状的示意图。
图4A是表示本发明的实施方式的配线17的形状的示意图。
图4B是表示以往的铁电存储器的配线117的形状的示意图。
图5A是表示接触孔的平面形状的一个例子的图。
图5B是表示接触孔的平面形状的其他例子的图。
图6是表示上部电极的剥离状态的SME照片。
图7是表示接触孔20的剖面图。
图8是表示插件31的剖面图。
图9是表示配线17的平面形状的其他例子的示意图。
图10是表示配线17的形状的其他例子的示意图。
实施发明的最佳方式
下面，针对本发明的实施方式，参照附图进行具体的说明。图1是表示通过本发明的实施方式涉及的方法而制造的铁电存储器(半导体装置)的存储单元阵列的结构的电路图。
在该存储单元阵列中设有向一个方向延伸的多根位线103，及向相对于位线103的延伸方向而垂直的方向延伸的多根字线104及板线105。另外，以与这些位线103、字线104及板线105所构成的格子相匹配的方式，将本实施方式涉及的铁电存储器的多个存储单元配置为阵列状。在各个存储单元中，设有铁电电容器101及MOS晶体管102。
MOS晶体管102的栅极连接有字线104。另外，MOS晶体管102的一方的源极·漏极与位线103相连接，另一方的源极·漏极与铁电电容器101的一方的电极相连接。并且，铁电电容器101的另一方的电极与板线105相连接。另外，各字线104及板线105被在与其延伸方向相同的方向上排列的多个MOS晶体管102所共有。同样，各位线103被在与其延伸方向相同的方向上排列的多个MOS晶体管102所共有。字线104及板线105的延伸方向、位线103的延伸方向分别被称作行方向、列方向。但是，位线103、字线104及板线105的配置并不限于如上所述。
在这样构成的铁电存储器的存储单元阵列中，根据设置在铁电电容器101上的铁电膜的分极状态，进行数据存储。
下面，对本发明的实施方式进行说明。其中，在这里为了方便，对铁电存储器的各存储单元的剖面构造与其制造方法同时进行说明。图2A至图2N是按工序顺序表示本发明实施方式涉及的铁电存储器(半导体装置)的制造方法的剖面图。另外，图3是表示与图2D相同工序的俯视图。另外，在以下的说明中，在俯视状况下，将某部分的面积以晶片(半导体基板)的面积为基准的比例称为该部分的面积率。另外，图7是表示与图2L所示的剖面垂直的剖面的图。
在本实施方式中，首先，如图2A所示，在Si基板等的半导体基板1的表面，通过例如硅的局部氧化法(LOCOS：Local Oxidation of Silicon)形成划分元件有源区域的元件分离绝缘膜2。接着，在通过元件分离绝缘膜2划分的元件有源区域内，形成具备有栅绝缘膜3、栅电极4、硅化物层5、侧壁隔离件6、及由低浓度扩散层21及高浓度扩散层22构成的源极·漏极扩散层的晶体管(MOSFET)。接着，形成全面覆盖MOSFET的氮氧化硅膜7，进而全面形成氧化硅膜8。氮氧化硅膜7是为了防止形成氧化硅膜8时的栅绝缘膜3等的氢老化而形成的。
然后，在氧化硅膜8a上使用TEOS，进而形成氧化硅膜8b。氧化硅膜8b的厚度为例如100nm左右。接着，在氧化硅膜8b上形成下部电极膜9。下部电极膜9由例如Ti膜及其上形成的Pt膜构成。Ti膜及Pt膜的厚度为例如20nm、180nm。
然后，如图2B所示，在下部电极膜9上以非结晶状态形成铁电膜10。例如，形成PZT(Pb(Zr，Ti)O3)膜作为铁电膜10。铁电膜10的厚度为例如200nm左右。接着，在含有Ar及O2的环境中，以600℃～700℃的程度进行热处理。其结果是使铁电膜10结晶化。
之后，如图2C所示，在铁电膜10上形成上部电极膜11。例如，形成IrO1.4膜及IrO2膜等的IrOx膜(氧化铱膜)作为上部电极膜11。
接着，如图2D所示，通过对上部电极膜11进行图案成形，形成上部电极11a。然后，在含有氧气的环境中进行热处理来恢复由于图案成形而产生的损伤等。
之后，如图2E所示，通过对铁电膜10进行图案成形，形成容量绝缘膜10a。接着，进行防止之后形成的Al2O3膜的剥离用的氧退火。
然后，如图2F所示，用溅射法全面形成Al2O3膜12作为保护膜。接着，为了缓和由于溅射而产生的损伤，进行氧退火。通过保护膜(Al2O3膜12)，防止来自外部的氢侵入铁电电容器。
之后，如图2G所示，通过进行Al2O3膜12及下部电极膜9的图案成形来形成下部电极9a。接着，进行防止之后形成的Al2O3膜12的剥离用的氧退火。
然后，如图2H所示，用溅射法全面形成Al2O3膜13作为保护膜。接着，为了降低电容器泄漏(キヤパシタリ一ク)，进行氧退火。
然后，如图2I所示，通过高密度等离子法全面形成层间绝缘膜14。层间绝缘膜14的厚度为例如1.5μm左右。
接着，如图2J所示，通过CMP(化学机械研磨)法，对层间绝缘膜14进行平坦化处理。然后，进行使用N2O气体的等离子处理。其结果是层间绝缘膜14的表层部被稍许氮化，水分难于侵入到其内部。另外，该等离子处理若使用含有氮气或氧气至少一方的气体则有效果。接着，在层间绝缘膜14、Al2O3膜13、氧化硅膜8b、氧化硅膜8a及氮氧化硅膜7形成到达晶体管的高浓度扩散层22的孔。之后，通过溅射法，在孔内连续形成Ti膜及TiN膜，从而形成阻挡金属膜(没有图示)。接着，进而在孔内通过CVD(化学气相成长)法埋入W膜，通过CMP法进行W膜的平坦化处理，从而形成W插件15。
然后，如图2K所示，例如通过等离子增速CVD法形成SiON膜16作为W插件15的氧化防止膜。
接着，如图2L及图7所示，在SiON膜16、层间绝缘膜14、Al2O3膜13及Al2O3膜12形成到达上部电极11a的接触孔19和到达下部电极9a的接触孔20。然后，为了恢复损伤，进行氧退火。
另外，在本实施方式中，如图3A及图4A所示，接触孔19的平面形状为椭圆形。此时，使椭圆的长轴的延伸方向与上部电极11a的长轴的延伸方向一致。另外，优选长轴和短轴的长度分别在能够将与上部电极11a的外缘之间的间隔确保在规定量的范围内，尽量伸长。即，优选长轴和短轴在相对于上部电极11a所设定的位置偏移界限的范围内，尽量伸长，特别优选与位置偏移界限的范围一致。
接着，如图2M所示，通过蚀刻来全面除去SiON膜16，从而露出W插件15的表面。接着，如图2N所示，在上部电极11a的表面的一部分、下部电极9a的表面的一部分、及W插件15的表面露出的状态下，形成Al膜，通过对该Al膜进行图案成形，形成Al配线17。此时，例如，W插件15和上部电极11a通过Al配线17的一部分而相互连接。
然后，进而形成层间绝缘膜、形成接触插件及形成下数第二层以后的配线等。然后，例如形成由TEOS氧化膜及SiN膜构成的盖膜，从而完成具有铁电电容器的铁电存储器。
在这样的本实施方式中，如上所述，使到达上部电极11a的接触孔19的平面形状为在长轴沿伸方向与上部电极11a的长轴延伸方向一致的椭圆形。因此，在可确保与上部电极11a的外缘之间的间隔为规定量的范围内，尽量伸长短轴长度，同时也可以伸长长轴的长度。即，接触孔19的面积不仅考虑到上部电极11a的短轴长度，也考虑长轴的长度来决定。因此，接触孔19的面积能够比以往的接触孔的面积大。由此，能够加大Al配线17和上部电极11a的接触面积，可以降低作用在Al配线17和上部电极11a的接触面上的应力(每单位面积的外力)及作用在上部电极11a和铁电膜10a的接触面上的应力。其结果是，能够抑制上部电极11a从铁电膜10a的剥离。
对此，在以往的铁电存储器的制造方法中，与DRAM等的其他半导体装置的制造方法相同，如图3B及图4B所示，由于将接触孔的平面形状作成为圆形，Al配线117和上部电极111的接触面积的最大值仅基于上部电极111的短轴的长度来决定。因此，作用在Al配线117和上部电极111的接触面上的应力及作用在上部电极111和铁电膜110的接触面上的应力容易变大，容易使上部电极111产生剥离。
另外，到达上部电极的接触孔的平面形状并不限定于椭圆形，只要是相互垂直的两个轴的长度不同即可，如图5A及图5B所示，例如也可以为长方形、田径比赛用的跑道那样的形状(将长方形的四个角去除后的形状)等。
另外，本发明可适用于堆叠型结构的铁电电容器及平面型结构的铁电电容器中的任意一种。
进一步，上部电极、铁电膜及上部电极的材料并不限定于上述的实施方式所述材料。
另外，在上述实施方式中，在接触孔19内埋入Al配线，但也可以例如如图8所示，在接触孔19内埋入了由W或Al-Cu合金等构成的插件31的基础之上，使W插件15和插件31相连接来形成Al配线17。但是，当在到达包含Pt的下部电极9a的接触孔20内埋入W时，优选在埋入W之前，通过形成TiN膜等阻挡金属膜，来抑制插件31和下部电极9a的反应。
另外，对配线17的延伸方向也未作特别限定，例如，如图9及图10所示，也可以向与接触孔的长轴方向平行的方向延伸。
工业上的可利用性
如上所述，根据本发明，由于能够确保配线和上部电极的接触面增大，因此可以降低作用在上部电极和铁电膜的接触面的应力，抑制上部电极从铁电膜剥离。

Claims (13)

1.一种半导体装置，其特征在于，具有：
半导体基板；
铁电电容器，其形成在上述半导体基板的上方；
层间绝缘膜，其覆盖上述铁电电容器，形成有到达上述铁电电容器的上部电极的孔；
配线，其形成在上述层间绝缘膜上，通过上述孔而连接到上述上部电极，
上述孔的平面形状为相互垂直的两个轴的长度不同的形状。
2.如权利要求1所述的半导体装置，其特征在于，上述孔的平面形状为椭圆形。
3.如权利要求1所述的半导体装置，其特征在于，上述孔的平面形状为长方形。
4.如权利要求1所述的半导体装置，其特征在于，上述孔的平面形状为将长方形的四个角去除后的形状。
5.如权利要求1所述的半导体装置，其特征在于，上述孔的长轴的延伸方向与上述上部电极的长轴的延伸方向一致。
6.如权利要求1所述的半导体装置，其特征在于，上述铁电电容器具有：
铁电膜，其含有Pb、Zr及Ti；
上部电极，其形成在上述铁电膜上，含有Ir。
7.一种半导体装置的制造方法，其特征在于，具有：
在半导体基板的上方形成铁电电容器的工序；
形成覆盖上述铁电电容器的层间绝缘膜的工序；
在上述层间绝缘膜形成到达上述铁电电容器的上部电极的孔的工序；
在上述层间绝缘膜上形成通过上述孔而连接到上述上部电极的配线的工序，
在上述孔的形成工序中，使上述孔的平面形状为相互垂直的两个轴的长度不同的形状。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，使上述孔的平面形状为椭圆形。
9.如权利要求7所述的半导体装置的制造方法，其特征在于，使上述孔的平面形状为长方形。
10.如权利要求7所述的半导体装置的制造方法，其特征在于，使上述孔的平面形状为将长方形的四个角去除后的形状。
11.如权利要求7所述的半导体装置的制造方法，其特征在于，使上述孔的长轴的延伸方向与上述上部电极的长轴的延伸方向一致。
12.如权利要求7所述的半导体装置的制造方法，其特征在于，上述铁电电容器的形成工序具有形成含有Pb、Zr及Ti的铁电膜的工序，
形成含有Ir的导电膜作为上述上部电极。
13.如权利要求7所述的半导体装置的制造方法，其特征在于，使上述孔的长轴及短轴双方的长度与相对于上述上部电极而设定的位置偏移界限的范围相一致。
CNB2004800428080A 2004-06-04 2004-06-04 半导体装置及其制造方法 Expired - Fee Related CN100521211C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/007817 WO2005119780A1 (ja) 2004-06-04 2004-06-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1943033A true CN1943033A (zh) 2007-04-04
CN100521211C CN100521211C (zh) 2009-07-29

Family

ID=35463134

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800428080A Expired - Fee Related CN100521211C (zh) 2004-06-04 2004-06-04 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US7635885B2 (zh)
JP (1) JP5190198B2 (zh)
CN (1) CN100521211C (zh)
WO (1) WO2005119780A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617108A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 低温多晶硅tft基板结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892421B (zh) * 2005-07-07 2011-04-20 中芯国际集成电路制造(上海)有限公司 形成存储结接触孔的方法
KR101030765B1 (ko) * 2007-02-27 2011-04-27 후지쯔 세미컨덕터 가부시키가이샤 반도체 기억 장치, 반도체 기억 장치의 제조 방법, 및 패키지 수지 형성 방법
US8450168B2 (en) * 2010-06-25 2013-05-28 International Business Machines Corporation Ferro-electric capacitor modules, methods of manufacture and design structures
US8587045B2 (en) * 2010-08-13 2013-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of forming the same
US11296147B2 (en) * 2019-05-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device having spacer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242244A (ja) * 1985-08-20 1987-02-24 Toshiba Corp 双方向ブロツクチエ−ン制御方式
JPH10144878A (ja) * 1996-11-06 1998-05-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10242426A (ja) * 1996-12-26 1998-09-11 Sony Corp 半導体メモリセルのキャパシタ構造及びその作製方法
JP3655984B2 (ja) 1997-01-24 2005-06-02 株式会社伊藤製作所 砂等の沈殿物の水切りバケットにおける水切部材
JP3055494B2 (ja) * 1997-06-10 2000-06-26 日本電気株式会社 強誘電体メモリ及びその製造方法
JP2000066371A (ja) * 1998-08-17 2000-03-03 Nec Corp フォトマスク及びフォトレジストパターンの製造方法
JP2001358309A (ja) * 1999-05-14 2001-12-26 Toshiba Corp 半導体装置
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2002033459A (ja) * 2000-07-14 2002-01-31 Fujitsu Ltd 半導体装置及びその製造方法
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
JP4042730B2 (ja) * 2004-09-02 2008-02-06 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
KR100568515B1 (ko) * 2004-12-06 2006-04-07 삼성전자주식회사 저항 소자를 구비한 반도체소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104617108A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 低温多晶硅tft基板结构
CN104617108B (zh) * 2015-01-27 2017-06-27 深圳市华星光电技术有限公司 低温多晶硅tft基板结构

Also Published As

Publication number Publication date
JP5190198B2 (ja) 2013-04-24
US7927946B2 (en) 2011-04-19
US20100009466A1 (en) 2010-01-14
US20070097726A1 (en) 2007-05-03
WO2005119780A1 (ja) 2005-12-15
US7635885B2 (en) 2009-12-22
CN100521211C (zh) 2009-07-29
JPWO2005119780A1 (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1170316C (zh) 半导体装置及其制造方法
CN1758427A (zh) 具有嵌入式电容的半导体元件基材
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1207786C (zh) 半导体存储装置及其制造方法
CN1638093A (zh) 半导体器件的制造方法
CN1877842A (zh) 半导体器件及其制造方法
US7927946B2 (en) Semiconductor device and manufacturing method of the same
CN1184691C (zh) 半导体存储器件
CN1126175C (zh) 半导体存储器件
CN1649156A (zh) 半导体器件及其制造方法
US7652377B2 (en) Semiconductor device and manufacturing method of the same
CN1914734A (zh) 半导体装置及其制造方法
JP2002305289A (ja) 半導体集積回路装置およびその製造方法
US6483691B1 (en) Capacitor and method for manufacturing the same
CN1714452A (zh) 半导体器件及其制造方法
CN1624924A (zh) 半导体器件的制造方法
JP2002026295A (ja) 高誘電体キャパシタ及びその製造方法
CN1898799A (zh) 半导体装置的制造方法
KR100867363B1 (ko) 반도체 장치 및 그 제조 방법
JP4787152B2 (ja) 半導体装置及びその製造方法
JP2002299583A (ja) 半導体集積回路装置およびその製造方法
CN1723562A (zh) 具有铁电膜的半导体器件及其制造方法
JP2004281935A (ja) 半導体装置及びその製造方法
KR20070011273A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20210604

CF01 Termination of patent right due to non-payment of annual fee