CN1892421B - 形成存储结接触孔的方法 - Google Patents

形成存储结接触孔的方法 Download PDF

Info

Publication number
CN1892421B
CN1892421B CN 200510027615 CN200510027615A CN1892421B CN 1892421 B CN1892421 B CN 1892421B CN 200510027615 CN200510027615 CN 200510027615 CN 200510027615 A CN200510027615 A CN 200510027615A CN 1892421 B CN1892421 B CN 1892421B
Authority
CN
China
Prior art keywords
contact hole
oblong
storage junction
junction contact
storage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200510027615
Other languages
English (en)
Other versions
CN1892421A (zh
Inventor
吴金刚
李承赫
陈国庆
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200510027615 priority Critical patent/CN1892421B/zh
Publication of CN1892421A publication Critical patent/CN1892421A/zh
Application granted granted Critical
Publication of CN1892421B publication Critical patent/CN1892421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

用新型存储结接触孔提高光刻工艺裕度的方法，新型存储结接触孔的轮廓是长椭圆形，包括：步骤1，在要形成存储结接触孔的硅晶片上涂覆光刻胶层，进行光刻腐蚀，形成长椭圆形存储结接触孔(SNC)图形；步骤2，长椭圆形存储结接触孔(SNC)图形进行自对准蚀刻形成长椭圆形存储结接触孔(SNC)；步骤3，淀积多晶硅层；步骤4，化学机械研磨(CMP)多晶硅层，直到暴露出隔离两个相邻的存储结接触孔的位线顶上的氮化硅(SiN)隔离层为止。使光刻工艺景深裕度从圆形接触孔的0.38μm提高到用长椭圆形接触孔的0.59μm。准确地形成相对于位线对称的直径为130±13nm的两个小接触孔。

Description

形成存储结接触孔的方法 
技术领域
本发明涉及半导体器件中接触孔的形成方法，具体涉及用新型存储结接触孔提高光刻工艺裕度的方法。 
背景技术
半导体器件是一种具有多层结构的集成电路器件，各个膜层上形成的构件需要用贯穿这些膜层的接触孔中形成的导电接触栓(Plug)而相互连接，以构成具有规定功能的半导体器件。 
随着半导体器件越来越小型化，半导体器件的尺寸越来越缩小，例如，当前的半导体器件尺寸已经缩小到0.11μm，半导体器件中的接触孔直径(CD)已经达到130nm±13nm。 
当前半导体器件中形成的存储结接触孔(以下简称“SNC”)的轮廓是圆形，接触孔的直径是130nm±13nm。用当前通用的光刻工艺景深(以下简称DOF)裕度只能确定直径为0.18μm的孔。 
因此，当前的光刻工艺景深(以下简称DOF)裕度不足以用高数值孔径(NA)KrF光刻机确定接触孔直径(CD)为130nm±13nm的存储结接触孔。但是，通过提高光刻工艺的分辨率可以确定这样小孔径的孔。当前所采用的技术例如：用化学收缩提高光刻分辨率的方法(以下简称“RELACS”)，用收缩辅助膜提高光刻分辨率的方法(以下简称“SAFIER”)，和热流动处理(以下简称“TFP”)提高光刻分辨率的方法。 
所述的RELACS方法，是首先用当前所能达到的DOF光刻构图形成其直径为0.18μm的孔，然后，使接触孔以外的光刻胶(PR)在曝光的过程中发生化学反应而向孔的方向膨胀，由此将所形成的孔的直径从0.18μm缩小到0.13μm，以确定接触孔直径(CD)为130nm±13nm的存储结接触孔。该方法需要额外的涂覆步骤和额外的材料。 
所述的用收缩辅助膜提高光刻分辨率的方法(以下简称“SAFIER”)，也是首先用当前所能达到的景深(DOF)光刻构图形成其直径为0.18μm的孔，然后，涂覆一层辅助膜，将直径为0.18μm的孔缩小成直径为0.13μm的孔。该方法需要额外的涂覆步骤和额外的材料，成本比较高。 
所述的热流动处理(以下简称“TFP”)提高光刻分辨率的方法，首先用当前所能达到的DOF光刻构图形成其直径为0.18μm的孔，然后加热到140℃，在该温度下光刻胶流动，将直径为0.18μm的孔缩小成直径为0.13μm的孔。该方法要求用低Tg光刻胶；需要控制孔径(CD)的一致性，需要进行轮廓构图。 
此外，还可以用三次曝光的方法来确定成直径为0.13μm的孔。但是，该方法的生产量小，需要控制对准和接触孔直径(CD)，而且有光学老化的缺点。 
提高光刻分辨率的这三种方法的优缺点列在表1中： 
表1：提高光刻分辨率的各种方法的优缺点 
  工艺方法   优点   缺点
  TFT   1.不需要附加材料；   2.没有额外的涂覆步骤。   1.需要低Tg光刻胶；  2.需要控制CD的一致性；   3.轮廓构图。
  RELACS   1.可水溶解；  2.低Iso强偏置；   3.低烘烤温度；  4.已经商业化。   1.需要额外的涂覆步骤；   2.需要额外的材料。
  SAFIER   1.可水溶解；  2.低Iso强偏置；  3.低烘烤温度；   1.需要额外的涂覆步骤；  2.需要额外的材料；  3.成本比较高。
  三次曝光   1.不需要附加的材料；   2.不需要额外的涂覆步骤。   1.生产量低；  2.需要控制对准和CD；   3.有光学老化。
Tg：玻璃化温度. 
但是，用这三种方法需要增加光刻工艺步骤的数量，和增加生产成本。为了克服上述缺点，提出本发明，按本发明方法既不增加光刻工艺步骤也不增加生产成本而能提高光刻分辨率，以增加光刻工艺的裕度。 
发明内容
本发明的目的是，提出一种用新型存储结接触孔提高光刻工艺裕度的方法。本发明方法用新型存储结接触孔(SNC)设计来提高光刻工艺裕度，能够方便地确定直径为130nm±13nm的存储结接触孔。 
本发明方法中用的新型存储结接触孔(SNC)的轮廓是长椭圆形，所述长椭圆形存储结接触孔(SNC)在半导体晶片上占据的区域是两个圆形接触孔与它们之间的隔离位线所占据的区域。由于两个接触孔的轮廓是圆形，两个圆形接触孔和它们之间的隔离位线形成一个长椭圆形区域，长椭圆形新型存储结接触孔的两端分别是半圆形，即圆形接触孔的一半，长椭圆形新型存储结接触孔的两个长边的长度是一个圆形接触孔的直径加两个圆形接触孔之间的隔离位线宽度，长椭圆形新型存储结接触孔的两个长边之间的距离是一个圆形接触孔的直径。由于长椭圆形新型存储结接触孔的尺寸大，用现有的景深(DOF)能够准确地确定长椭圆形新型存储结接触孔。 
按本发明的一个技术方案，形成存储结接触孔的方法包括以下工艺步骤： 
步骤1，在要形成存储结接触孔的硅晶片上涂覆光刻胶层，进行光刻腐蚀，形成相对于位线对称的长椭圆形存储结接触孔(SNC)图形，该长椭圆形存储结接触孔图形的两个端部恰好覆盖所需形成的两个相邻的相对于位线对称的圆形存储结接触孔； 
步骤2，长椭圆形存储结接触孔(SNC)图形进行自对准蚀刻，形成长椭圆形存储结接触孔(SNC)； 
步骤3，淀积多晶硅层； 
步骤4，化学机械研磨(CMP)多晶硅层，直到暴露出隔离所述两个相邻的圆形存储结接触孔的位线顶上的氮化硅(SiN)隔离层为止。 
根据本发明的一个实施例，使光刻工艺裕度从圆形接触孔的0.38μm 提高到用长椭圆形接触孔的0.59μm，准确地形成相对于位线对称的直径为130±13nm的两个小接触孔。 
用本发明方法，不需要增加工艺步骤的数量，不需要用附加的材料，不增加生产成本，只需要用具有新型的长椭圆形存储结接触孔(SNC)图形的掩模形成长椭圆形存储结接触孔(SNC)图形就能提高光刻工艺裕度，确定其直径为130nm±13nm的小存储结接触孔。关于圆形接触孔和长椭圆形接触孔的布图设计与光刻工艺景深的评估列于表2中。 
表2 接触孔的布图设计与光刻工艺的评估 
  布图设计   接触孔直径   DOF@0％E/L   DOF@10％E/L   E/L@0μm DOF
  圆形孔   130±13nm   0.38μm   -   12.5％
  长椭圆形孔   130±13nm   0.59μm   0.35μm   20.4％
表2中DOF(景深)；E/L(能量损失，)是用来评估光刻工艺裕度的两个重要参数 
从表2中看到，用长椭圆形接触孔布图设计，可以增大光刻工艺裕度。 
长椭圆形接触孔布图设计的DOF裕度检测结果表明，长椭圆形接触孔宽度方向测试点1(MP1)的DOF裕度是130±13nm，长椭圆形接触孔长度方向测试点2(MP2)的DOF裕度是470±25nm。检测结果列于表3中。 
表3 长椭圆形接触孔的DOF裕度检测结果 
附图说明
通过以下结合附图的详细描述，将能更好地理解本发明的构成，本发明的操作，本发明的其他目的和优点。附图中： 
图1是按本发明方法的工艺流程图； 
图2是圆形和长椭圆形SNC的对比照片； 
图3是显示长椭圆形SNC的顶部光刻工艺(DOF)裕度的照片； 
图4是光刻工艺景深(DOF)裕度检测示意图；和 
图5是显示位线和SNC的顶部光刻工艺景深(DOF)裕度的照片。 
具体实施方式
按本发明的一个技术方案，用新型存储结接触孔提高光刻工艺裕度的方法，新型存储结接触孔的轮廓是长椭圆形，包括以下工艺步骤： 
步骤1，在要形成存储结接触孔的硅晶片上涂覆光刻胶层，进行光刻腐蚀，形成相对于位线对称的长椭圆形存储结接触孔(SNC)图形，该长椭圆形存储结接触孔图形的两个端部恰好覆盖所需形成的两个相邻的相对于位线对称的圆形存储结接触孔； 
步骤2，长椭圆形存储结接触孔(SNC)图形进行自对准蚀刻，形成相对于位线对称的长椭圆形存储结接触孔(SNC)； 
步骤3，淀积多晶硅层； 
步骤4，化学机械研磨(CMP)多晶硅层，直到暴露出隔离两个相邻的圆形存储结接触孔的位线顶上的氮化硅(SiN)隔离层为止，准确地形成相对于位线对称的直径为130±13nm的两个小接触孔。 
用本发明方法使光刻工艺景深裕度从圆形接触孔的0.38μm提高到用长椭圆形接触孔的0.59μm。 
以上以0.13μm的半导体器件为例说明了用新型存储结接触孔提高光刻工艺裕度的方法。但是本发明不限于本文中的详细描述。本行业的技术 人员应了解，本发明能以其他的形式实施。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。 

Claims (1)

1.一种形成存储结接触孔的方法，包括以下工艺步骤：
步骤1，在要形成存储结接触孔的硅晶片上涂覆光刻胶层，进行光刻腐蚀，形成相对于位线对称的长椭圆形存储结接触孔图形，其中，长椭圆形存储结接触孔的两端分别是半圆形，即圆形接触孔的一半，长椭圆形存储结接触孔的两个长边的长度是一个圆形接触孔的直径加两个圆形接触孔之间的隔离位线宽度，长椭圆形存储结接触孔的两个长边之间的距离是一个圆形接触孔的直径；
步骤2，长椭圆形存储结接触孔图形进行自对准腐蚀形成长椭圆形存储结接触孔；
步骤3，淀积多晶硅层；
步骤4，化学机械研磨多晶硅层，直到暴露出隔离所述两个相邻的圆形存储结接触孔的位线顶上的氮化硅隔离层为止，形成相对于位线对称的直径在117nm至143nm之间的两个圆形接触孔。 
CN 200510027615 2005-07-07 2005-07-07 形成存储结接触孔的方法 Active CN1892421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510027615 CN1892421B (zh) 2005-07-07 2005-07-07 形成存储结接触孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510027615 CN1892421B (zh) 2005-07-07 2005-07-07 形成存储结接触孔的方法

Publications (2)

Publication Number Publication Date
CN1892421A CN1892421A (zh) 2007-01-10
CN1892421B true CN1892421B (zh) 2011-04-20

Family

ID=37597408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510027615 Active CN1892421B (zh) 2005-07-07 2005-07-07 形成存储结接触孔的方法

Country Status (1)

Country Link
CN (1) CN1892421B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430718B (zh) * 2007-11-08 2010-08-25 中芯国际集成电路制造(上海)有限公司 一种可增大工艺裕度的接触孔层布图方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417849A (zh) * 2001-11-10 2003-05-14 三星电子株式会社 铁电电容器的制造方法
WO2005119780A1 (ja) * 2004-06-04 2005-12-15 Fujitsu Limited 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1417849A (zh) * 2001-11-10 2003-05-14 三星电子株式会社 铁电电容器的制造方法
WO2005119780A1 (ja) * 2004-06-04 2005-12-15 Fujitsu Limited 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN1892421A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
TWI294640B (en) Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
CN109075121B (zh) 用于半导体结构的后端线金属化层及其制造方法
US20080248600A1 (en) Method and device for wafer backside alignment overlay accuracy
US8667432B2 (en) Gate CD control using local design on both sides of neighboring dummy gate level features
US9269640B2 (en) Repairing monolithic stacked integrated circuits with a redundant layer and lithography process
US12009212B2 (en) Semiconductor device with reduced critical dimensions
US10833022B2 (en) Structure and method to improve overlay performance in semiconductor devices
JP2001274063A (ja) 半導体装置の製造方法
Seino et al. Directed self-assembly lithography using coordinated line epitaxy (COOL) process
TW533528B (en) Method of forming features in a layer of photoresist
CN1892421B (zh) 形成存储结接触孔的方法
US8840796B2 (en) Integrated circuit method with triple patterning
CN107919279B (zh) 形成图案化结构的方法
US9196524B2 (en) Manufacturing method of semiconductor device
US8031329B2 (en) Overlay mark, and fabrication and application of the same
TWI694309B (zh) 半導體裝置的形成方法
US7424700B2 (en) Method and system for selective optical pattern compensation
US9293358B2 (en) Double patterning method of forming semiconductor active areas and isolation regions
CN113745198A (zh) 晶圆结构及其制作方法
US7906432B2 (en) Method for manufacturing semiconductor device
CN108470691A (zh) 用于接触孔对准的多晶硅迭层测量图形的制造方法
CN110299345A (zh) 测量标记与监测半导体制作工艺的方法
US9711624B1 (en) Methods for direct measurement of pitch-walking in lithographic multiple patterning
KR100589048B1 (ko) 포토레지스트 패턴 형성 장치
Bok et al. 0.31 k1 ArF lithography for 70-nm DRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant