CN1191625C - 半导体存储器及其制造方法 - Google Patents

半导体存储器及其制造方法 Download PDF

Info

Publication number
CN1191625C
CN1191625C CNB971971862A CN97197186A CN1191625C CN 1191625 C CN1191625 C CN 1191625C CN B971971862 A CNB971971862 A CN B971971862A CN 97197186 A CN97197186 A CN 97197186A CN 1191625 C CN1191625 C CN 1191625C
Authority
CN
China
Prior art keywords
top electrode
capacitor
oxygen
semiconductor memory
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971971862A
Other languages
English (en)
Other versions
CN1227669A (zh
Inventor
三木浩史
栉田惠子
藤崎芳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1227669A publication Critical patent/CN1227669A/zh
Application granted granted Critical
Publication of CN1191625C publication Critical patent/CN1191625C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种防止电容下降和不良绝缘，特别是防止在比较低的温度下用等离子体加工而制作采用高介电常数即铁电材料的电容器的钝化膜(绝缘膜)所造成的电极剥层而改善了可靠性的半导体存储器以及制造此存储器的方法。半导体存储器具有由上电极、下电极、以及夹在二个电极之间且用作电容器绝缘膜的电容器绝缘膜(高介电常数即铁电薄膜制成的)构成的电容器结构，以及覆盖电容器结构且用等离子体处理方法制作的保护性绝缘膜组成的集成电容器。在组成电容器绝缘膜的薄膜表面上还制作了氧引入层。在存储器的制造工艺中，例如借助于在制作电极之后用等离子体处理方法制作保护性绝缘膜(SiO2钝化膜)之前，于氧气氛中进行热处理而将氧引入到电极与材料之间的边界中，从而在高介电常数即铁电材料的表面上制作氧引入层。因此能够防止电容下降、不良绝缘，特别是能够防止制作钝化膜(绝缘膜)所造成的电极剥层。此外，借助于抑制施加交流电场时的电容下降，能够减少不良绝缘的出现。而且，当铁电材料被用作介电膜时，可获得诸如提高剩余极化、降低矫顽电压之类的效果。

Description

半导体存储器及其制造方法
本发明涉及到半导体存储器及其制造方法，更确切地说是涉及到采用高介电常数即铁电材料薄膜作为存储电容器绝缘体的半导体存储器及其制造方法。
术语高介电常数即铁电材料薄膜意指形成电容器绝缘体的高介电常数即铁电薄膜，而采用这些绝缘薄膜的电容器，如下面详细所述那样，被通称为高介电常数即铁电薄膜电容器。
采用高介电常数材料作为电容器绝缘膜的半导体存储电容器，由于比采用诸如氧化硅膜或氮化硅膜之类的常规绝缘膜的电容器具有更大的单位表面积静电电容，现正被考虑用于要求表面积小的高静电电容，特别是大规模DRAM。
例如，根据“IEEE International Electron Device Meeting pp.823-826(1991)”，报道了采用(Ba，Sr)TiO3(以下缩写为BST)作为高铁电材料。
采用铁电材料作为电容器绝缘膜的结构完全相同的电容器也被考虑用作大规模非易失存储器。例如，根据“1995 Symposium on VLSITechnology Digest of Technical Papers，pp.123-124”，提到了用Pb(Zr，Ti)O3(以下称为PZT)作为铁电材料。如BST情况下那样，此时的电极材料是贵金属铂。
当制造采用这些材料的半导体存储器时，在制造电容器之后，制作一个电连接此电容器的互连层以及一个与在存储器单元和存储器芯片外部之间执行电转换的外围电路部件相关的互连层。为了在这些互连层之间以及在这些互连层和电容器之间提供电隔离，必须制作绝缘膜，且此工艺必须在还原气氛或弱氧化气氛中进行以避免互连层变坏。但已知电容器由于此工艺而遭到显著的损伤。
例如，根据”Material Research Society Symposium Proceedings，Vol.310，pp.151-156(1993)”报道，当用CVD方法制作SiO2膜作为层间绝缘膜时，铁电材料PZT失去其铁电性且漏电流增大。
而且，在存储器制造工艺中，作为最终步骤，要在氢气氛中进行退火以确保金属互连层和制作在电容器下方层中的晶体管的可靠性。已知这一氢处理如在层间绝缘膜制作步骤中那样，对电容器特性有影响。
例如，根据“8th International Symposium on IntegratedFerroelectrics，11c(1996)”，若SrBi2Ta2O9(以下称为SBT)被用作铁电材料，则在氢气氛中进行处理时，铁电性显著变坏，而且曾经试图用氧气氛中退火的方法来修复这一氢处理造成的损伤。
但发现上述各种方法被用于实际制造工序时存在一些问题，亦即：
(1)诸如铝之类的在电容器制造步骤之后制作的用作金属互连的材料不能抵抗高温氧化气氛。
(2)在后续步骤的氧退火中，层间绝缘膜厚度造成氧浓度下降，从损伤的恢复也更小。根据本发明人进行的实验，若为了确保晶体管的可靠性而已进行了氢处理，则电容器特性一旦变坏了，即使随后在氧中执行退火，也不能充分地恢复电容器特性，故难以修复。
一种变坏是电容器剥层(上电极从电容器绝缘层剥离)。由于这一现象，在采用大量精细互连的大规模存储器的制造过程中，在同一制造批号中的许多产品就要变成次品，成品率就下降，且可靠性急剧降低。
除了上述问题之外，还发现比之未经处理的电容器，在氢气氛中处理的电容器由于电压应力和交流电场应力而造成电特性明显退化，其可靠性存在严重问题。
日本公布的未经审查的涉及到铁电薄膜电容器制造方法的申请No.Hei 8-55967(1996年2月27日公布)，公开了如何借助于对铁电薄膜中的氧空位进行退火(在氧化气氛中)来降低漏电流。但没有提到电极剥层的问题。
因此，本发明的目的是解决上述各种问题，更确切地说是提供一种含有漏电流低、电容量大且剩余极化大的电容器的半导体存储器，以及这种存储器的制造方法。
为了达到上述目的，作为对电容器特性退化而进行研究的各种实验的结果，本发明人发现其主要原因是上电极和起电容器绝缘膜作用的高介电常数即铁电材料之间边界附近的结构性转变，更确切地说是在作为高介电常数即铁电材料的金属氧化物的表面上产生了氧空位。已发现在上电极(在高介电常数即铁电薄膜之后制作的)和高介电常数即铁电薄膜之间的边界处存在着大量的这种氧空位。还发现上电极的贵金属与高介电常数即铁电材料之间粘附性能的变坏(上电极剥层)与这一氧空位浓度有很强的关系。
在制作电容器电极(确切地说是上电极)之后，本发明人曾试图主动地氧化高介电常数即铁电材料-电极边界。结果，在作为后续步骤的制作高介电常数即铁电材料电容器的绝缘膜的步骤中，退化和剥层受到了抑制，并改善了长期可靠性。换言之，证实了在制作电容器之后，于氢处理之前进行氧处理，比之在制作电容器之后执行氢处理的现有技术，要有效得多。
因此，根据上述观察想到的本发明提供了一种含有集成电容器的半导体存储器，此集成电容器的结构包含上电极、下电极、和夹在这些电极之间的起电容器绝缘膜作用的高铁电氧化物薄膜，以及用等离子体处理方法制作的覆盖此电容器结构的保护性绝缘膜，其中，在起电容器绝缘膜作用的高铁电氧化物薄膜的表面上制作了具有更多的氧的层。
图1剖面图示出了根据本发明的用作半导体存储器存储电容的电容器的一个例子。
图2是根据现有技术的电容器的剖面图。
图3剖面图示出了根据现有技术的电容器的缺陷。
图4示出了根据本发明的电容器与根据现有技术的电容器的CV特性比较曲线。
图5示出了根据本发明的电容器与根据现有技术的电容器的IV特性比较曲线。
图6示出了根据本发明的电容器与根据现有技术的电容器的由交流电场应力造成的静电电容变化的特性曲线。
图7示出了根据本发明的电容器与根据现有技术的电容器在经受交流电场应力之后的击穿电压分布特性。
图8特性图示出了根据本发明的氧处理效果的温度关系。
图9特性图示出了根据本发明的氧处理效果的时间关系。
图10示出了在单元结构上表面中含有抗氧化性能差的材料的情况下的剖面图和氧化状态。
图11是根据本发明用氧处理方法得到的PZT电容器的IV特性图。
图12示出了钝化处理之后的本发明与现有技术之间的IV特性比较。
图13示出了钝化处理之后的本发明与现有技术之间的滞后特性比较。
图14示出了钝化处理之后的本发明与现有技术之间的IV特性比较。
图15是作为本发明一个例子的采用BST作为电容器绝缘膜的DRAM的结构剖面图。
图16是作为本发明一个例子的采用PZT作为电容器绝缘膜的DRAM的结构剖面图。
以下参照附图来详细描述本发明。
图1是穿过起半导体存储器存储电容作用的电容器主要部分的剖面图。首先，在含有晶体管之类的功能器件的半导体衬底101上，制作下电极102、电容器绝缘膜103(由高介电常数即铁电材料制成)、此电容器绝缘膜103表面上具有更多的氧的层104、以及上电极105，并用作为层间绝缘膜的保护膜106覆盖含有这些上/下电极和铁电材料的电容器。
用适当的腐蚀工艺在部分保护膜106中制作窗口，使金属互连107电连接到电容器的上电极105。
具有更多的氧的层104指制作上电极105时通过完全修复含有最少氧空位的层的方法所制作的层，该层是如下面所述的借助于在氧气氛中退火而制作在作为电容器绝缘膜103的高介电常数即铁电薄膜的表面上的。
下电极102和上电极105的电极材料通常是铂，但也可使用主要成分为例如钯、镍、钨、钛和钼的金属材料(单独使用或以合金的形式使用均可)或具有导电性的金属氧化物之类。
起电容器绝缘膜103作用的高介电常数即铁电薄膜，可以是例如含有以金属铅、铋、锶和钡中的至少一个作为其主要成分的氧化物的铁电薄膜。铁电薄膜的典型例子是缩写为PZT和PLZT(其中掺有La)的锆钛酸铅(Pb(Zr，Ti)O3)、钛酸铅(PbTiO3)、缩写为SBT的钽酸铋锶(SrBi2Ta2O9)以及钛酸铋(Bi4Ti3O12)。
高介电常数即铁电薄膜的典型例子是缩写为BST的钛酸锶钡((Ba，Sr)TiO3)、钛酸锶(SrTiO3)和钛酸钡(BaTiO3)。
作为层间绝缘膜的保护膜106可以是例如通常用作LSI层间绝缘膜的SiO2或Si3N4。
作为比较，图2和图3示出了不是根据本发明而是用现有技术工艺制造的集成电容器的剖面图。如图2所示，没有引入更多的氧的步骤，故在上电极105和高介电常数即铁电材料103之间的边界处产生了具有氧空位的层201。同样，如图3所示，在制作SiO2保护膜106时或由于在制作电容器之后的氢处理，在上电极105和高介电常数即铁电材料103之间的边界处产生了剥层部分301，且上电极105由于剥层而常常掉落。
用具有更多的氧的层104来修复具有氧空位的层201的方式首先从起始电特性表现出来。图4示出了用高介电常数材料(例如BST)作为铁电材料的集成电容器的微分电容-偏置电压特性(缩写为CV特性)的比较。
当用本发明修复具有氧空位的层201时，降低了具有氧空位的层中的电压降，故改善了1V或更小的存储器工作电压区中的有效介电常数。在图4中，对本发明示出的特性涉及到用氧处理(在氧气氛中退火)方法制作具有更多的氧的层104的情况，而对现有技术示出的特性是不执行氢处理或氧处理而制作上电极105的情况。而且，若如现有技术那样进行氢处理，然后进行氧处理，则比此处所示的现有技术特性更坏。
图5示出了漏电流-电压特性(以下称为IV特性)的比较。上电极与高介电常数即铁电材料之间边界处的电子能量势垒的高度，导致负电位侧上的漏电流降低(这是一种电流限制机制)，从而由于具有更多的氧的层而形成了具有增强的绝缘性能的集成电容器。
当铁电材料PZT被用作电容器绝缘膜103时，观察到了电通量密度-电场特性的改善了的变化曲线(以下简称为滞后特性)。在本发明的情况下，降低了作为产生剩余极化的阈值电场的矫顽电场，提高了剩余极化，从而获得了更稳定的非易失存储器的工作。
下面说明本发明对长期可靠性的影响。
在前面描述了集成电容器起始特性的改善。依赖所要求的存储器指标，可能出现虽然性能较低但不用本发明仍然能够获得可用的起始特性的情况。但当考虑长期可靠性和特别是在外加电压极性高速反转的过程中，发现介电常数和漏电流存在很强的随时间的起伏，以致不可能实际工作。
除了改善起始特性外，本发明还抑制了随时间的起伏。图6示出了当施加交流电场时本发明与现有技术的BST电容器静电电容随时间变化的比较。如图所见，在根据本发明的电容器中，在电极和高介电常数即铁电材料之间边界处由于交流电场应力产生的氧空位区的成长受到了抑制。因此，氧空位区不经常出现，从而降低了静电电容随时间的变化。
图7示出了当施加同样交流电场时，击穿电压累计失效率的时间关系特性。在根据本发明的电容器中，累计失效率受到了抑制。有可能氧空位区的产生受到抑制也抑制了此区域引起的击穿电压失效，因而降低了失效率。
如图3中的比较例子所示，当制作SiO2保护膜106时或当制作金属互连107之后执行氢处理时，在上电极与高介电常数即铁电材料之间的边界处的剥层区301的产生，导致成品率下降且生产线产出不能满足实际需要。但可以看到，在根据本发明的电容器中，这一剥层被适当地抑制了。
当分析其原因时，发现由于制作了保护性SiO2膜或由于制作金属互连之后的氢处理所造成的氧浓度较低的区域，主要集中在上电极与高介电常数即铁电材料膜之间的边界处，且氧浓度的降低导致在上电极与高介电常数即铁电材料之间的边界处失去粘附性。因此，可以推测，本发明对剥层的抑制是由于将氧引进到上电极105与高介电常数即铁电材料103之间的边界中不仅抑制了氧空位区的产生，而且也改善了上电极105与高介电常数即铁电材料103之间的粘附性。
实施例1
下面详细描述图1所示的包含具有更多的氧的层104的集成电容器的制造方法。首先，在含有用通常方法制作的场效应晶体管的衬底101上，用溅射方法制作待要成为电容器下电极102的铂膜。此膜的厚度为100nm。
然后，在此电极102上，用氧气氛中的反应溅射方法淀积100nm厚的PZT作为电容器绝缘膜103。淀积过程中的压力为0.5乇，衬底温度为室温。在正常压力下于650℃对此结构快速氧化30秒钟以使PZT结晶。
在此PZT 103上，用溅射方法再淀积50nm的铂以形成上电极105。随后，利用通常光刻工艺制作的掩模，借助于溅射腐蚀，将电容器分割成对应于存储器单元的微区，从而得到具有Pt/PZT/Pt三层的电容器结构。
然而发现，在上电极(Pt)105与PZT 103之间的边界处，亦即在PZT的表面上，已经形成了图2所示的缺氧层201，且粘附性不够。于是在这种情况下在带有水平石英管的电炉中进行氧退火。氧退火的条件是在通常压力下于氧气氛中500℃氧化30分钟。
图8示出了在由于淀积上部铂之后立即产生明显的缺氧层，Pt/PZT/Pt结构不表现充分的铁电性，因而如上所述接受氧退火的情况下，施加3V电压时的剩余极化的变化。如图所示，借助于执行400-575℃的氧退火，检测到了充分的剩余极化。另一方面，在600℃或更高的退火温度下观察到了剩余极化的降低。这表明最佳退火温度为450-550℃，且500℃更好。
图9示出了500℃下剩余极化随氧退火时间的变化。可见大约10分钟的退火步骤是有效的。此处的要点(虽然只限于这种集成电容器结构的情况)是，除了本发明的这一优点外，用氧退火还修复了对暴露于侧壁的高介电常数即铁电材料103的损伤。具体地说，图1所示的本发明的构造不仅解决了上电极/高介电常数即铁电材料边界处的具有氧空位层的问题，而且也修复了高介电常数即铁电材料侧壁上的损伤。
借助于对上部铂膜进行光刻步骤并在分割电容器之后执行氧处理，衬底温度升高时由应力造成的剥层也受到了抑制。
而且，当电容器根据存储器单元结构被分割成存储器单元时，有可能暴露抗氧化性能差的材料，例如用来连接下层衬底101中的晶体管的氮化钛。图10示出了电容器被分割成存储器单元的剖面图。
图10(1)示出了氧化之前的氮化钛1001，而在图10(2)中，氮化钛1001的暴露的周边被氧化以形成高阻层1004。由于电容器加工引起的损伤，具有暴露周边的氮化钛1001不保持氮化钛的通常抗氧化性，且难以在氧气氛中退火。在此图中，1002是到硅扩展层(此处是多晶硅)的连接栓，而1003是层间绝缘膜(SiO2)。
为了解决这一问题，在成为下电极102的铂膜腐蚀之前，或当腐蚀已经进行到一定程度但下氮化钛层1001的侧壁尚未暴露时，执行氧退火是有效的。
因此，本发明可以根据存储器单元的结构在各个时刻应用。本发明的优点原则上是靠在制作上电极105之后但钝化步骤(制作层间绝缘膜106)之前执行氧退火步骤而获得的，并可以应用于所有的存储器单元结构。
而且，如上述例子所述，本发明在消除电容器加工步骤造成的损伤方面也是有效的，因此，在加工完成之后应用甚至更为可取。
实施例2
下面描述另一个实施例，其中用氧气氛中退火之外的方法，在电容器绝缘膜表面上制作具有更多的氧的层104。
本发明的主要特点是将氧引入到上电极与高介电常数即铁电材料之间的边界中。完成这一点的另一个有效的方法是在上电极(此处为铂)105中主动地包含氧，以便将氧引入边界中。
具体地说，在氧中用溅射方法在高介电常数即铁电材料上淀积上电极105中的铂。例如借助于在氩气氛中(200毫乇)直流溅射，增加10％的氧而完成这一点。
用通常纯氩溅射制作的铂膜强烈地沿(111)取向，且颗粒的尺寸与膜的厚度同数量级，但在纯氧气氛中溅射的铂膜包含微颗粒并实际上全部失去了其沿(111)方向的取向。换言之，晶体性极端差。另一方面，发现对高介电常数即铁电材料的粘附性得到了极大的改善。在采用粘合带的剥层测试中，用纯氩溅射方法生长的高介电常数即铁电薄膜上的铂膜发生剥离，但用此氧溅射方法制作的铂不剥离。这被认为是由于如实施例1所示的氧退火情况那样，足够的氧被供给到了高介电常数即铁电材料边界。
溅射气氛的氧浓度越高，这一效果更显著，但虽然粘附性随氧浓度的提高而改善，淀积速率却降低了。实际的氧浓度约为5-30％，约为10％更好。
实施例3
另一个有效方法是在氧气氛中用CVD方法用铂络合物作为原材料来制作上电极105。具体地说，将铂络合物例如六氟乙酰丙酮铂[Pt(HFA)2：Pt(CF3COCHCOCF3)2]的温度升高到50℃，并引入到以氩作为载气的反应炉中。此原材料同氧一起引入到反应炉中。
载气的流速为50cc/min。在淀积3分钟之后，100nm厚的铂膜被制作成上电极105。由于上电极105的淀积是在氧气氛中进行的，故氧被引入上电极(铂)/高介电常数即铁电材料边界中，并获得了与实施例1氧退火相同的效果。
根据器件的结构，通常压力下的氧气氛退火可以引起例如与TiN的势垒金属的不希望有的氧化。
利用本发明在氧原子团辐照下退火或在氧等离子体中退火，发现可以降低退火温度。
实施例4
以下详细描述本发明造成的电容器电特性的改善。
图11示出了具有图1所示结构的电容器的电流-电压特性，其中的电容器绝缘膜是100nm厚的PZT(以下称为PZT电容器)。水平轴上的电压是上电极105对下电极102的电压。
主要特点是负电压侧上的漏电流降低，且由10-7A/cm2所定义的击穿电压从-4V改善为-4.5V。在PZT电容器的电流-电压特性中，在电流开始流动的电压(在图11中约为-4V)的正电压侧上的电流是肖特基电流，且此电流的值由电极与PZT之间的边界中的能带不连续性决定。
在此肖特基区域中，负电压侧上的电流值的降低表明电子从上电极注入的几率下降，亦即上电极/PZT边界快速氧化造成了能带不连续性增大。这提供了对根据本发明引入氧的效果的最直接的说明。。
图12示出了用CVD方法从原材料TEOS(四乙氧基硅烷的缩写)的等离子体分解淀积SiO2作为此电容器上的钝化膜106的情况，电流-电压特性是在用通常方法仅仅清除了电极上的钝化膜之后测得的。等离子体SiO2膜是在390℃的衬底温度下淀积的。
在用现有技术方法制作的电容器中，除了经常发生的上电极的剥层外，如图所示，在低电压下即使不发生剥层，也发生绝缘击穿，故不可能得到实际应用。另一方面，根据本发明，剥层被防止了，因而实际上不存在电流-电压特性的退化。
图13示出了膜厚度为100nm的PZT电容器的电通量密度-电场特性。图中作为比较而示出的现有技术方法制作的电容器[现有技术方法(1)]显示出铁电性，但矫顽电场很高，因而不适合于在通常LSI半导体存储器所要求的低电压下工作。
另一方面，根据本发明，矫顽电场被抑制到低值，并制作了即使在3V源电压下也显示充分铁电性的电容器。用同样的等离子体分解方法执行TEOS钝化之后的电流-电压特性示于图13(现有技术方法(2))。
不根据本发明的电容器却要求增大的矫顽电场，因而不适合于实际应用，根据本发明的电容器显示出没有钝化造成的变化，保持着高的铁电性，并对3V工作表现恰当的剩余极化。
如图14所示，当用BST作为铁电材料制作等离子体SiO2膜106作为电容器上的钝化膜时，在现有技术电容器中观察到绝缘击穿电压的急剧下降，特别是在负电压处，在根据本发明的电容器中未观察到这一现象。
下面给出采用这些电容器制作的半导体存储器的例子。
实施例5
图15是采用BST作为高介电常数即铁电材料的DRAM的例子。此处所用BST膜的厚度为25nm。静电电容为80fF/μm2，而10-8A/cm2所定义的绝缘临界电压为2.2V。发现采用这种电容器的DRAM具有10年的可靠性。
图16是用PZT作为高介电常数即铁电材料的用于非易失工作的半导体存储器的例子。此处所用的PZT的膜厚为100nm，剩余极化对3V工作为50μC/cm2，而非剩余极化分量为25μC/cm2。
如上所述，根据本发明的半导体存储器及其制造方法，防止了电容器电容的下降、绝缘失效、以及在等离子体中制作钝化膜(绝缘膜，可以在比较低的温度下进行)所造成的电极剥层，抑制了施加交流电场时的电容下降，而且降低了绝缘失效率。而且，当铁电材料被用作铁电膜时，增大了剩余极化并降低了矫顽电场。借助于提供具有这些优异特性的电容器，有可能生产高可靠性的非易失半导体存储器。

Claims (15)

1.一种制造半导体存储器的方法，包含：
制作栓塞、势垒金属和下电极；
借助于生长高铁电性氧化物薄膜作为所述下电极和上电极之间的电容器绝缘膜而制作电容器结构；以及
借助于生长覆盖所述电容器结构的保护膜而制作集成电容器，
其中，所述方法还包含在用等离子体处理方法制作所述保护膜之前，借助于在所述势垒金属不暴露于氧的状态下，通过所述上电极将所述氧引入上电极和高铁电性氧化物薄膜的边界中，而在所述上电极和所述高铁电性氧化物薄膜二者的边界之间、在除所述上电极区域之外的所述高铁电性氧化物薄膜的表面附近区域中制作含氧层。
2.根据权利要求1的制造半导体存储器的方法，其中通过所述上电极在所述上电极和高铁电性氧化物薄膜二者的所述边界之间制作所述含氧层的步骤，是在氧气氛中的退火步骤。
3.根据权利要求2的制造半导体存储器的方法，其中覆盖所述电容器结构的所述保护膜的生长步骤，是硅氢化物或四乙氧基硅烷等离子体辅助分解步骤。
4.根据权利要求3的制造半导体存储器的方法，其中在氧气氛中的所述退火步骤，是在400-575℃温度下于大气压力下至少执行10分钟的退火步骤。
5.一种制造半导体存储器的方法，包含：
制作栓塞、势垒金属和下电极；
借助于生长高铁电性氧化物薄膜作为所述下电极和上电极之间的电容器绝缘膜而制作电容器结构；以及
借助于用等离子体处理方法生长覆盖所述电容器结构的保护膜而制作集成电容器，
其中，所述方法还包含在所述势垒金属不暴露于氧的状态下，在制作所述电容器结构的步骤中制作所述上电极的步骤之后，借助于通过所述上电极将所述氧引入上电极和高铁电性氧化物薄膜的边界中，而在所述上电极和所述高铁电性氧化物薄膜二者的边界之间、在除所述上电极区域之外的所述高铁电性氧化物薄膜的表面附近区域中制作含氧层。
6.根据权利要求5的制造半导体存储器的方法，其中通过所述上电极在所述上电极和高铁电性氧化物薄膜二者的所述边界之间制作所述含氧层的步骤，是在氧气氛中的退火步骤。
7.根据权利要求6的制造半导体存储器的方法，其中在氧气氛中的所述退火步骤，是在400-575℃温度下于大气压力下至少执行10分钟的退火步骤。
8.根据权利要求5的制造半导体存储器的方法，其中覆盖所述电容器结构的所述保护膜的生长步骤，是硅氢化物或四乙氧基硅烷等离子体辅助分解步骤。
9.一种制造半导体存储器的方法，它至少包含：制作栓塞、势垒金属和下电极的步骤；借助于生长高铁电性氧化物薄膜作为所述下电极和上电极之间的电容器绝缘膜而制作电容器结构的步骤；以及借助于生长覆盖所述电容器结构的保护膜而制作集成电容器的步骤，其中在制作所述电容器结构步骤中制作所述上电极的步骤是在所述势垒金属不暴露于含氧气氛的状态下，在所述含氧气氛中生长上电极膜，并且在制作所述上电极的步骤中，在所述上电极和所述高铁电性氧化物薄膜二者的边界之间制作了含氧层，使得所述含氧层制作于除所述上电极之外的所述高铁电性氧化物薄膜的表面附近区域中。
10.根据权利要求9的制造半导体存储器的方法，其中所述的上电极制作步骤是一种借助于氧气氛中的溅射而生长金属薄膜的方法。
11.根据权利要求9的制造半导体存储器的方法，其中所述的上电极制作步骤是一种借助于氧气氛中的CVD而生长金属薄膜的方法。
12.根据权利要求9的制造半导体存储器的方法，其中所述的生长覆盖所述电容器结构的所述保护膜的步骤，是硅氢化物或四乙氧基硅烷等离子体辅助分解步骤。
13.根据权利要求9的制造半导体存储器的方法，其中制作所述上电极的所述步骤用溅射或CVD方法制作所述上电极，所述上电极由铂、钯和镍中的任何一个作为其主要成分。
14.根据权利要求9的制造半导体存储器的方法，其中所述含氧层是通过完全修复在所述高铁电性氧化物薄膜表面上产生的具有微小氧空位的层的来制作的层。
15.根据权利要求9的制造半导体存储器的方法，其中所述含氧层是在制作上电极时通过将氧引入上电极-高铁电性氧化物薄膜的边界中而制作的。
CNB971971862A 1996-07-09 1997-07-04 半导体存储器及其制造方法 Expired - Fee Related CN1191625C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP178907/1996 1996-07-09
JP178907/96 1996-07-09
JP17890796 1996-07-09

Publications (2)

Publication Number Publication Date
CN1227669A CN1227669A (zh) 1999-09-01
CN1191625C true CN1191625C (zh) 2005-03-02

Family

ID=16056772

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971971862A Expired - Fee Related CN1191625C (zh) 1996-07-09 1997-07-04 半导体存储器及其制造方法

Country Status (8)

Country Link
US (2) US6309894B1 (zh)
EP (1) EP0920054B1 (zh)
JP (1) JP3948629B2 (zh)
KR (1) KR100439488B1 (zh)
CN (1) CN1191625C (zh)
DE (1) DE69736895T2 (zh)
TW (1) TW345723B (zh)
WO (1) WO1998001904A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
JP3415487B2 (ja) * 1999-06-14 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体素子の製造方法
DE19963500C2 (de) * 1999-12-28 2002-10-02 Infineon Technologies Ag Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
US7315662B2 (en) 2000-08-25 2008-01-01 N Gimat Co. Electronic and optical devices and methods of forming these devices
US6682969B1 (en) * 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP2002208678A (ja) * 2001-01-11 2002-07-26 Fujitsu Ltd 半導体装置及びその製造方法
DE10105997C1 (de) * 2001-02-09 2002-07-25 Infineon Technologies Ag Verfahren zur Herstellung ferroelektrischer Kondensatoren und integrierter Halbleiterspeicherbausteine
DE10116875B4 (de) * 2001-04-04 2006-06-14 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers
TW563142B (en) * 2001-07-12 2003-11-21 Hitachi Ltd Thin film capacitor, and electronic circuit component
KR20030013123A (ko) * 2001-08-07 2003-02-14 삼성전자주식회사 커패시터를 갖는 반도체 장치 및 그의 제조 방법
DE10207130B4 (de) * 2002-02-20 2007-09-27 Infineon Technologies Ag Verfahren zur Herstellung eines Bauelements sowie Bauelement mit einer Edelmetallschicht, einer Edelmetallsilizidschicht und einer oxidierten Silizidschicht
US6803275B1 (en) * 2002-12-03 2004-10-12 Fasl, Llc ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US7033957B1 (en) 2003-02-05 2006-04-25 Fasl, Llc ONO fabrication process for increasing oxygen content at bottom oxide-substrate interface in flash memory devices
WO2004093193A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置の製造方法
JP2005109068A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
CN100463182C (zh) * 2004-10-19 2009-02-18 精工爱普生株式会社 铁电体存储器及其制造方法
JP2006261328A (ja) 2005-03-16 2006-09-28 Fujitsu Ltd 容量素子、半導体装置、及び容量素子の製造方法
US7750173B2 (en) 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
US7916513B2 (en) * 2008-11-05 2011-03-29 Seagate Technology Llc Non-destructive read back for ferroelectric data storage device
CN101476104B (zh) * 2008-12-24 2011-07-20 南京大学 一种高介电系数锆硅氧薄膜和制备方法及其应用
CN102683583B (zh) * 2011-03-15 2014-04-09 北京大学 单极阻变存储器及其制造方法
CN103236499B (zh) * 2013-05-07 2016-01-20 山东科技大学 一种单极型忆阻器及其制备方法
CN103346255B (zh) * 2013-06-26 2014-12-10 济南大学 一种异质结、铁电隧道结及其制备方法和应用
US11134868B2 (en) 2017-03-17 2021-10-05 Medtronic Minimed, Inc. Metal pillar device structures and methods for making and using them in electrochemical and/or electrocatalytic applications
KR20190008049A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자의 제조 방법
US10614868B2 (en) 2018-04-16 2020-04-07 Samsung Electronics Co., Ltd. Memory device with strong polarization coupling

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413234A (en) * 1992-02-12 1995-05-09 Continental White Cap, Inc. Tamper evident closure
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
JPH07263570A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 誘電体装置の製造方法
US5909043A (en) * 1994-06-02 1999-06-01 Texas Instruments Incorporated Sacrificial oxygen sources to prevent reduction of oxygen containing materials
JPH0855967A (ja) * 1994-07-29 1996-02-27 Texas Instr Inc <Ti> 強誘電体薄膜キャパシタの製造方法
KR0144932B1 (ko) * 1995-01-26 1998-07-01 김광호 반도체 장치의 캐패시터 및 그 제조방법

Also Published As

Publication number Publication date
CN1227669A (zh) 1999-09-01
DE69736895D1 (de) 2006-12-14
EP0920054A4 (en) 2002-08-14
US6309894B1 (en) 2001-10-30
EP0920054B1 (en) 2006-11-02
US20020013006A1 (en) 2002-01-31
KR100439488B1 (ko) 2004-09-18
DE69736895T2 (de) 2007-06-14
TW345723B (en) 1998-11-21
KR20000022458A (ko) 2000-04-25
EP0920054A1 (en) 1999-06-02
WO1998001904A1 (fr) 1998-01-15
US6420192B2 (en) 2002-07-16
JP3948629B2 (ja) 2007-07-25

Similar Documents

Publication Publication Date Title
CN1191625C (zh) 半导体存储器及其制造方法
US5973911A (en) Ferroelectric thin-film capacitor
CN1169193C (zh) 工序被破坏的铁电膜的电压循环恢复
CN1155943A (zh) 电介质电容器及其制造方法
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
CN1873917A (zh) 形成方法以及包含钌和包含钨层的集成电路结构
CN1231973C (zh) 薄膜电容器及其制造方法
CN1808717A (zh) 具有铁电电容器的半导体器件及其制造方法
JPH11145391A (ja) 薄膜キャパシタ及びその製造方法
CN1638093A (zh) 半导体器件的制造方法
JP3730840B2 (ja) 誘電体膜及びその製造方法
CN1236987A (zh) 制造铁电集成电路的方法
JPH11297867A (ja) ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス
CN1225793C (zh) 半导体装置及其制造方法
CN1496584A (zh) 金属氧化物介电膜气相生长方法和pzt膜
CN1311896A (zh) 制造叠层超晶格材料和制造包括该材料的电子器件的低温处理方法
CN100352007C (zh) 电极膜及其制造方法和强电介质存储器及半导体装置
JPH06232344A (ja) 半導体装置のキャパシタ
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR100388203B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH10173139A (ja) 半導体装置の製造方法
CN1276089A (zh) 介电元件的制造方法
KR100538074B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010026123A (ko) 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050302

Termination date: 20090804