KR20190008049A - 강유전성 메모리 소자의 제조 방법 - Google Patents

강유전성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20190008049A
KR20190008049A KR1020170089924A KR20170089924A KR20190008049A KR 20190008049 A KR20190008049 A KR 20190008049A KR 1020170089924 A KR1020170089924 A KR 1020170089924A KR 20170089924 A KR20170089924 A KR 20170089924A KR 20190008049 A KR20190008049 A KR 20190008049A
Authority
KR
South Korea
Prior art keywords
ferroelectric
material layer
ferroelectric material
layer
memory device
Prior art date
Application number
KR1020170089924A
Other languages
English (en)
Inventor
유향근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170089924A priority Critical patent/KR20190008049A/ko
Priority to US16/016,602 priority patent/US10475653B2/en
Priority to CN201810762994.9A priority patent/CN109256385B/zh
Publication of KR20190008049A publication Critical patent/KR20190008049A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H01L45/1253—
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

일 실시 예에 있어서, 강유전성 메모리 소자의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 준비한다. 상기 기판 상에 계면 절연층을 형성한다. 상기 계면 절연층 상에 강유전성 물질층을 형성한다. 상기 강유전성 물질층에 표면 처리를 수행하여, 상기 강유전성 물질층 내에 산소 공공 영역을 형성한다. 상기 강유전성 물질층 상에 게이트 전극층을 형성한다. 상기 강유전성 물질층을 열처리하여, 상기 강유전성 물질층을 결정화시킨다.

Description

강유전성 메모리 소자의 제조 방법{Method of Fabricating Ferroelectric Memory Device}
본 개시(disclosure)는 대체로(generally) 강유전성 메모리 소자의 제조 방법에 관한 것이다.
일반적으로, 강유전성 물질은 외부 전계가 인가되지 않은 상태에서, 자발적인 전기적 분극을 가지는 물질을 의미한다. 또한, 강유전성 물질은, 외부 전계의 인가에 의해, 히스테리시스 곡선 상의 두 개의 안정된 잔류 분극 중 어느 하나를 유지하도록 제어될 수 있다. 이러한 특징은 "0" 및 "1"의 로직 정보를 비휘발적으로 저장하는데 이용될 수 있다.
최근에는, 상기 강유전성 물질을 게이트 유전층에 적용하는 전계 효과 트랜지스터 형태의 강유전성 메모리 소자가 연구되고 있다. 상기 메모리 소자의 쓰기 동작은, 소정의 기록 전압을 게이트 전극층에 인가하여 상기 게이트 유전층에 서로 다른 잔류 분극 상태를 로직 정보로서 기록하는 과정으로 진행될 수 있다. 상기 메모리 소자의 읽기 동작은, 상기 게이트 유전층에 기록된 서로 다른 잔류 분극 상태에 따라 상기 전계 효과 트랜지스터의 채널 저항이 변화하는 성질을 이용하여, 상기 전계 효과 트랜지스터의 채널층을 통과하는 동작 전류를 판독하는 과정으로 진행될 수 있다.
본 개시의 실시 예는 강유전층 내의 분극 배향 및 정렬도를 제어할 수 있는 강유전성 메모리 소자의 제조 방법을 제공한다.
본 개시의 일 측면에 따르는 강유전성 메모리 소자의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 준비한다. 상기 기판 상에 계면 절연층을 형성한다. 상기 계면 절연층 상에 강유전성 물질층을 형성한다. 상기 강유전성 물질층에 표면 처리를 수행하여, 상기 강유전성 물질층 내에 산소 공공 영역을 형성한다. 상기 강유전성 물질층 상에 게이트 전극층을 형성한다. 상기 강유전성 물질층을 열처리하여, 상기 강유전성 물질층을 결정화시킨다.
본 개시의 다른 측면에 따르는 강유전성 메모리 소자의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 기판을 준비한다. 상기 기판 상에 계면 절연층을 형성한다. 상기 계면 절연층 상에 금속 산화물을 포함하는 강유전성 물질층을 형성한다. 상기 강유전성 물질층에 표면 처리를 수행하여, 상기 금속 산화물의 산소 공공의 농도를 증가시킨다. 상기 강유전성 물질층 상에 게이트 전극층을 형성한다. 상기 게이트 전극층을 캡핑층으로 적용하여 상기 강유전성 물질층에 대한 결정화 열처리를 수행한다.
일 실시 예에 따르는 제조 방법에 의하면, 강유전성 물질층에 표면 처리를 수행하여, 상기 강유전성 물질층 내에 산소 공공 영역을 형성한다. 이후에, 상기 산소 공공 영역이 형성된 강유전성 물질층을 결정화 열처리하여, 강유전층을 형성할 수 있다.
상기 결정화 열처리 과정에서, 상기 산소 공공 영역 내의 산소 공공이 상기 강유전성 물질층의 내부로 전계를 형성함으로써, 상기 강유전층의 결정립 내의 분극 축(polarization axis)을 소정 방향으로 균일하게 정렬시킬 수 있다. 이에 따라, 제조된 강유전성 메모리 소자의 동작 시에, 상기 강유전층 내의 분극 배향은 상기 분극 축에 평행한 방향으로 균일하게 형성될 수 있다. 이를 통해, 강유전성 메모리 소자의 스위칭 동작 시에 강유전층의 분극 배향이 균일하게 형성될 수 있어, 강유전성 메모리 소자 동작의 신뢰성이 향상될 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자를 개략적으로 나타내는 단면이다.
도 2a 내지 도 2c는 본 개시의 제1 실시 예에 따르는 강유전층 패턴의 분극 특성을 개략적으로 설명하는 도면이다.
도 3a 내지 도 3c는 본 개시의 제2 실시 예에 따르는 강유전층 패턴의 분극 특성을 개략적으로 설명하는 도면이다.
도 4는 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5 내지 도 9는 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 10은 본 개시의 다른 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 도면이다.
도 11는 본 개시의 또다른 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
도 1은 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자를 개략적으로 나타내는 단면이다. 도 1을 참조하면, 강유전성 메모리 소자(1)는 기판(101), 계면 절연층 패턴(115), 강유전층 패턴(125), 및 게이트 전극 패턴(135)을 포함한다. 강유전성 메모리 소자(1)는 강유전층 패턴(125)에 저장된 분극 배향에 따라, 서로 다른 채널 저항을 가지는 트랜지스터 형태의 소자일 수 있다.
본 실시 예에서 설명하는 강유전성 메모리 소자(1)는 다음과 같은 메모리 동작을 수행할 수 있다. 쓰기 동작과 관련하여, 게이트 전극 패턴(135)을 통해 소정의 쓰기 전압이 인가될 때, 강유전층 패턴(125) 내부에 소정 방향의 분극 배향이 결정된다. 그리고, 상기 쓰기 전압이 제거된 후에도 강유전층 패턴(125) 내에 상기 분극 배향을 가지는 잔류 분극이 저장될 수 있다. 상기 저장된 잔류 분극은 각각 대응되는 논리 정보를 구현할 수 있다. 한편, 상기 잔류 분극은 기판(101)의 채널 영역(105)으로 전자를 유도하거나, 채널 영역(105)에서 전자를 축출할 수 있다. 또는 상기 잔류 분극은 채널 영역(105)으로 홀과 같은 전하를 유도할 수 있다. 본 명세서에서 채널 영역(105)이란, 계면 절연층 패턴(115) 하부의 기판(101)에 위치하며, 전기적으로 전도할 수 있는 전하가 밀집하는 영역을 의미할 수 있다. 소스 영역(102)과 드레인 영역(103) 사이에서 전하가 전도하는 경로인 채널은 채널 영역(105) 내에 형성될 수 있다. 본 명세서에서, 상기 채널의 전기적 저항을 채널 저항으로 명명하기로 한다.
읽기 동작과 관련하여, 읽기 전압이 게이트 전극 패턴(135)에 인가될 때, 채널 영역(105)에 유도된 상기 전하의 타입 및 전하량 등에 따라 소스 영역(102)과 드레인 영역(103)간 채널 저항이 변화할 수 있다. 이와 같이, 상기 채널 저항을 측정함으로써, 강유전성 메모리 소자(1)에 저장된 논리 정보를 판독할 수 있다. 일 예로서, N형 전계효과트랜지스터 형태의 강유전성 메모리 소자인 경우, 채널 영역(105)에 유도되는 전자의 밀도가 증가할수록, 채널 저항은 감소할 수 있다.
기판(101)은 일 예로서, 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 일 실시 예에서, 기판(101)은 도핑되어 전도성을 가질 수 있다. 일 예로서, 기판(101)은 p형으로 도핑될 수 있다. 다른 예로서, 기판(101)은 강유전성 구조물(10)의 하부에 적어도 p형으로 도핑된 영역을 가질 수 있다.
게이트 전극 패턴(135)의 양단의 기판(101)에 소스 영역(102) 및 드레인 영역(103)이 배치될 수 있다. 일 실시 예에 있어서, 기판(101)이 p형으로 도핑될 때, 소스 영역(102) 및 드레인 영역(103)은 기판(101) 내에서 n형으로 도핑된 영역일 수 있다.
기판(101) 상에 계면 절연층 패턴(115)이 배치될 수 있다. 계면 절연층 패턴 (115)은 기판(101)과 강유전층 패턴(125) 사이에 개재됨으로써, 제조 공정 시에 기판(101)과 강유전층 패턴(125) 사이의 물질 확산을 억제하는 기능을 수행할 수 있다. 또한, 계면 절연층 패턴(115)은 서로 다른 크기의 결정 격자를 가지는 기판(101)과 강유전층 패턴(125)이 직접 접촉하는 것을 방지하여, 기판(101)과 강유전층 패턴(125)의 계면에서 변형(strain)에 의한 결정 결함이 발생하는 것을 억제할 수 있다.
계면 절연층 패턴(115)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 일 실시 예에 있어서, 기판(101)이 실리콘 기판일 경우, 계면 절연층 패턴(115)은 실리콘 산화물층, 실리콘 질화물층 또는 실리콘산질화물층일 수 있다.
계면 절연층 패턴(115) 상에 강유전층 패턴(125)이 배치된다. 강유전층 패턴(125)은 내부에 잔류 분극을 구비하는 강유전성 물질을 포함할 수 있다. 일 실시 예에서, 상기 잔류 분극은, 기판(101)의 채널 영역(105)에 전자를 유도하거나 채널 영역(105)으로부터 전자를 축출할 수 있다. 상기 채널 영역(105)에 분포하는 전자의 밀도에 따라, 소스 영역(102)과 드레인 영역(103)간 채널 저항이 결정될 수 있다. 강유전층(125)은 일 예로서, 7 내지 15 nm의 두께를 가질 수 있다. 다른 예로서, 강유전성 물질층(120)은 5 nm의 두께를 가지며, 산소 공공 영역(120h)은 강유전성 물질층(120)의 표면(120s)로부터 1 내지 2 nm의 깊이를 가지는 영역에 형성될 수 있다.
일 실시 예에 있어서, 강유전층 패턴(125)은 결정질의 금속 산화물을 포함할 수 있다. 강유전층 패턴(125)은 이성분계 금속 산화물(binary metal oxide)을 포함할 수 있다. 강유전층 패턴(125)은 일 예로서, 하프늄 산화물, 지르코늄 산화물, 또는 이들의 조합을 포함할 수 있다. 이때, 강유전층 패턴(125)은 사방정계(orthorhombic)의 결정 구조를 가질 수 있다.
일 실시 예에 있어서, 강유전층 패턴(125)은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 상기 강유전성 물질층 내부에 균일하게 분포할 수 있다. 강유전층(125) 내에 분포하는 도펀트는 강유전성 물질층(120)의 강유전성을 안정화시키는 역할을 수행할 수 있다. 강유전층 패턴(125)이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 강유전층 패턴(125)은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 일 예로서, 강유전층 패턴(125)은 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 조합을 포함할 수 있다.
한편, 외부 전계에 의해 강유전층 패턴(125) 내부에 형성되는 분극의 배향은, 후술하는 도 2a 내지 도 2c 및 도 3a 내지 도3c에서와 같이, 강유전층 패턴(125)의 결정립 내부의 분극 축(polarization axis)의 방향에 평행한 방향으로 형성될 수 있다. 이때, 상기 결정립 내부의 분극 축은, 강유전층 패턴(125)의 결정화 과정에서 결정될 수 있다. 일 실시 예에서, 강유전층 패턴(125)은 서로 다른 배향의 분극 축을 가지는 복수의 결정립을 구비할 수 있다. 다르게는, 강유전층 패턴(125)은 실질적으로 동일한 배향의 분극 축을 가지는 복수의 결정립을 구비할 수 있다.
강유전층 패턴(125) 상에 게이트 전극층 패턴(135)이 배치된다. 게이트 전극층 패턴(135)은 전도성 물질을 포함할 수 있다. 게이트 전극층 패턴(135)은 일 예로서, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드 또는 이들의 둘 이상의 조합을 포함할 수 있다.
도 2a 내지 도 2c는 본 개시의 제1 실시 예에 따르는 강유전층 패턴의 분극 특성을 개략적으로 설명하는 도면이다. 도 3a 내지 도 3c는 본 개시의 제2 실시 예에 따르는 강유전층 패턴의 분극 특성을 개략적으로 설명하는 도면이다. 상기 제1 및 제2 실시예에 따르는 강유전층 패턴은 도 1과 관련하여 상술한 강유전성 메모리 소자(1)에 적용될 수 있다.
도 2a를 참조하면, 제1 실시예의 강유전층 패턴(225)은 복수의 결정립(A, B, C)을 포함할 수 있다. 다만, 도 2a에서는 설명의 편의상 3개의 결정립(A, B, C)을 도시하고 있지만, 반드시 이에 한정되지 않고 강유전층 패턴(225)은 다양한 개수의 결정립을 가질 수 있다.
복수의 결정립(A, B, C)은 각각 소정의 방향으로 정렬된 분극 축(Pa, Pb, Pc)을 가질 수 있다. 제1 실시 예에서, 분극 축(Pa, Pb, Pc) 중 적어도 하나는 나머지 둘과 서로 다른 배향을 가질 수 있다. 일 실시 예로서, 제1 결정립(A)은 제1 방향으로 정렬되는 제1 분극 축(Pa)를 가질 수 있다. 제2 결정립(B)은 제2 방향으로 정렬되는 제2 분극 축(Pb)을 가지며, 제3 결정립(C)은 제3 방향으로 정렬되는 제3 분극 축(Pc)을 가질 수 있다. 도 2a에서, 제1 내지 제3 방향은 서로 다를 수 있다.
한편, 강유전성 메모리 소자(1)의 게이트 전극 패턴(135)에 양의 바이어스 극성을 가지는 제1 쓰기 전압이 인가되는 경우, 강유전층 패턴(225) 내부의 분극은 상기 제1 쓰기 전압에 의해 형성되는 전계를 따라 정렬될 수 있다. 상기 정렬된 분극 배향에 의해 채널 영역(105)으로 전자가 유도될 수 있다.
이때, 결정립(A, B, C) 별로, 결정립(A, B, C) 내부의 분극 축(Pa, Pb, Pc)에 평행한 단위 분극이 형성될 수 있다. 일 예로서, 도 2b에 도시되는 바와 같이, 제1 결정립(A) 내부의 단위 분극(Da1)은 제1 분극 축(Pa)에 평행한 방향으로 배향될 수 있다. 이때, 단위 분극(Da1)중 z 방향에 평행한 분극 성분, 즉, 기판(101)에 실질적으로 수직 방향으로 정렬되는 분극 성분(Dv1)이 기판(101)의 채널 영역(105)에 전자를 효과적으로 유도할 수 있다.
마찬가지로, 제2 및 제3 결정립(B, C) 내부의 단위 분극은 각각의 분극 축(Pb, Pc)에 평행한 방향을 따라 배향될 수 있으며, 상기 단위 분극 중, 기판(101)에 실질적으로 수직 방향으로 정렬되는 분극 성분이 기판(101)의 채널 영역(105)에 전자를 효과적으로 유도할 수 있다. 강유전층 패턴(225) 내부의 전체 분극은 상기 단위 분극의 합으로 이루어질 수 있다.
도 2b를 다시 참조하면, 기판(101)의 표면과 제1 결정립(A1) 내의 단위 분극(Da1)이 이루는 각(θ1)의 크기에 따라, 상기 전자를 유도할 수 있는 분극 성분(Dv1)의 크기가 각각 결정될 수 있다. 일 예로서, 기판(101)의 표면과 단위 분극(Da1)이 이루는 각이 수직일 경우, 상기 전자를 유도할 수 있는 분극 성분(Dv1)의 크기가 가장 클 수 있다. 제2 및 제3 결정립(B, C)의 경우도, 동일한 결과를 나타낼 수 있다.
한편, 강유전성 메모리 소자(1)의 게이트 전극 패턴(135)에 음의 바이어스 극성을 가지는 제2 쓰기 전압이 인가되는 경우, 강유전층 패턴(225) 내부의 분극은, 상기 제2 쓰기 전압에 의해 형성되는 전계를 따라 정렬될 수 있다. 상기 분극 배향에 의해 채널 영역(105)으로부터 전자가 축출될 수 있다.
도 2c를 참조하면, 제1 결정립(A1) 내부의 내부 분극(Da2)은 제1 분극 축(Pa)에 평행한 방향으로 배향될 수 있다. 내부 분극(Da1) 중 z 방향에 평행한 분극 성분, 즉, 기판(101)에 실질적으로 수직 방향으로 정렬되는 분극 성분(Dv2)이 기판(101)의 채널 영역(105)으로부터 전자를 효과적으로 축출할 수 있다. 제2 및 제3 결정립(B, C)의 경우도, 동일한 결과를 나타낼 수 있다.
도 3a를 참조하면, 제2 실시예의 강유전층 패턴(325)은 복수의 결정립(D, E, F)을 포함할 수 있다. 다만, 도 3a에서는 설명의 편의상 3개의 결정립(D, E, F)을 도시하고 있지만, 반드시 이에 한정되지 않고 강유전층 패턴(325)은 다른 다양한 개수의 결정립을 가질 수 있다.
복수의 결정립(D, E, F)은 실질적으로 동일한 방향으로 정렬된 분극 축(Pd, Pe, Pf)을 각각 가질 수 있다. 또한, 제2 실시 예의 강유전층 패턴(325) 내부의 분극 축(Pd, Pe, Pf)의 배향은 z 방향에 평행한 방향, 즉, 기판(101)에 수직인 방향으로 형성될 수 있다.
한편, 강유전성 메모리 소자(1)의 게이트 전극 패턴(135)에 양의 바이어스 극성을 가지는 제1 쓰기 전압이 인가되는 경우, 강유전층 패턴(325) 내부의 분극은 상기 제1 쓰기 전압에 의해 형성되는 전계를 따라 정렬될 수 있다.
이때, 도 3b에 도시되는 바와 같이, 제1 내지 제3 결정립(A,B,C) 내부의 제1 내지 제3 분극 축(Pd, Pe, Pf)이 실질적으로 동일한 배향을 가지며, 제1 내지 제3 분극 축(Pd, Pe, Pf)이 기판(101)에 대하여 실질적으로 수직인 방향으로 정렬되므로, 제1 내지 제3 결정립(A,B,C) 내부의 상기 단위 분극은 기판(101)에 대해 실질적으로 수직인 방향으로 정렬될 수 있다. 강유전층 패턴(325)의 전체 분극은 결정립(A, B, C) 내부의 단위 분극의 합으로 이루어질 수 있으므로, 상기 제1 쓰기 전압이 인가될 때, 강유전층 패턴(325) 내부의 분극은 기판(101)의 채널 영역(105)으로 전자를 효과적으로 유도할 수 있다.
마찬가지로, 도 3c에 도시되는 바와 같이, 강유전성 메모리 소자(1)의 게이트 전극 패턴(135)에 음의 바이어스 극성을 가지는 제2 쓰기 전압이 인가되는 경우, 강유전층 패턴(325) 내부의 분극은, 기판(101)에 실질적으로 수직인 방향으로 정렬된 분극 축(Pd, Pe, Pf)을 따라 정렬될 수 있다. 이에 따라, 상기 제2 쓰기 전압이 인가될 때, 강유전층 패턴(325) 내부의 분극은, 기판(101)의 채널 영역(105)으로부터 전자를 효과적으로 축출할 수 있다.
상술한 바와 같이, 외부 전계의 인가에 따라 강유전층 패턴(325)에 형성되는 분극 배향은 강유전층 패턴(325) 내부의 복수의 결정립(A, B, C, D, E, F)의 분극 축(Pa, Pb, Pc, Pd, Pe, Pf)의 배향 및 배향의 정렬도에 의해 결정될 수 있다. 이에 따라, 본 개시의 일 실시 예에서는, 강유전층 패턴(225, 325)의 분극 축(Pa, Pb, Pc, Pd, Pe, Pf)의 배향을 제어할 수 있는 강유전성 메모리 소자의 제조 방법을 개시한다.
도 4는 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 순서도이다. S110를 참조하면, 기판을 준비한다. 상기 기판은 반도체 물질을 포함할 수 있다. 상기 기판은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 상기 기판은 도핑되어 전도성을 가질 수 있다.
S120을 참조하면, 상기 기판 상에 계면 절연층을 형성한다. 상기 계면 절연층은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 상기 계면 절연층을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다.
S130을 참조하면, 상기 계면 절연층 상에 강유전성 물질층을 형성한다. 상기 강유전성 물질층은 비정질 상태로 형성될 수 있다. 일 실시 예에서, 상기 강유전성 물질층은 이성분계 금속 산화물을 포함할 수 있다. 일 예로서, 상기 강유전성 물질층은 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 강유전성 물질층을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다.
일 실시 예에 있어서, 상기 강유전성 물질층은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 상기 강유전성 물질층 내부에 균일하게 분포할 수 있다. 일 예로서, 상기 강유전성 물질층이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 상기 강유전성 물질층은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 상기 도펀트는 상기 강유전성 물질층이 결정화된 후에, 강유전층이 가지는 강유전성을 안정화시키는 역할을 수행할 수 있다.
S140를 참조하면, 상기 강유전성 물질층에 표면 처리를 수행하여, 상기 강유전성 물질층 내에 산소 공공 영역을 형성한다. 상기 산소 공공 영역은 상기 강유전성 물질층의 표면으로부터 내부 방향으로 소정 깊이로 형성될 수 있다.
일 실시 예에서, 상기 표면 처리 공정은 상기 강유전성 물질층에 대해 플라즈마 처리를 수행하는 과정을 포함한다. 상기 플라즈마 처리는 아르곤(Ar), 네온(Ne) 등과 같은 비활성 가스를 이용하여 진행될 수 있다. 상기 표면 처리에 의해, 상기 산소 공공 영역 내 상기 강유전성 물질층의 산소 공공의 농도가 증가할 수 있다.
다른 실시 예에서, 상기 표면 처리 공정은 상기 강유전성 물질층의 상부 영역에 대해 도펀트를 주입하는 과정을 포함할 수 있다. 상기 도펀트는, 상기 강유전성 물질층이 금속 산화물을 포함하는 경우, 상기 금속 산화물 내 금속의 원자가(valence)와 서로 다른 원자가를 가지는 금속을 적용할 수 있다. 상기 도펀트 주입 과정은 일 예로서, 이온 주입법을 적용할 수 있다. 상기 도펀트에 의해, 상기 금속 산화물 내 산소 공공의 농도가 증가할 수 있다.
S150를 참조하면, 상기 강유전성 물질층 상에 게이트 전극층을 형성한다. 상기 게이트 전극층은 일 예로서, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드 또는 이들의 둘 이상의 조합을 포함할 수 있다. 상기 게이트 전극층을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법, 스퍼터링법 등을 적용할 수 있다.
S160을 참조하면, 상기 산소 공공 영역을 포함하는 상기 강유전성 물질층을 열처리하여, 상기 강유전성 물질층을 결정화시킨다. 그 결과, 결정질의 강유전층이 형성될 수 있다. 일 실시 예에서, 상기 계면 절연층, 상기 산소 공공 영역을 구비하는 상기 강유전성 물질층 및 상기 게이트 전극층이 적층된 상기 기판을 500 내지 1000℃의 공정 온도에서 열처리를 진행할 수 있다. 상기 결정화를 통해, 상기 강유전층은 강유전 특성을 확보할 수 있다.
한편, 상기 산소 공공 영역 내부의 상기 산소 공공이 양의 전하를 가지고 있으므로, 상기 양의 전하에 의해 상기 강유전성 물질층 내부로 전계가 형성될 수 있다. 구체적인 실시 예에서, 상기 전계가 형성된 상태로, 상기 강유전성 물질층의 결정화 열처리가 진행될 수 있다. 이에 따라, 상기 결정화된 강유전층의 결정립은 상기 전계를 따라 배향되는 분극 축을 구비할 수 있다. 즉, 상기 산소 공공 영역 내부의 산소 공공의 농도 및 분포 상태를 제어함에 따라, 상기 강유전층의 결정립 내 분극 축의 배향을 제어할 수 있다.
도 4에 도시되지는 않았지만, 상기 기판 상에서, 상기 게이트 전극층, 상기 강유전층 및 상기 계면 절연층을 패터닝할 수 있다. 이어서, 각각 패터닝된 게이트 전극 패턴, 강유전층 패턴 및 계면 절연층 패턴의 양단에 위치하는 상기 기판에 소스 영역 및 드레인 영역을 형성할 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자를 제조할 수 있다. 일 예로서, 상기 산소 공공의 농도 및 분포 상태를 제어하여 상기 강유전층 내에 상기 기판 표면에 수직인 방향으로 정렬되는 분극 축을 형성할 수 있다. 이 경우, 강유전성 메모리 소자의 쓰기 동작 시에, 상기 강유전층 내에 상기 분극 축에 평행하게 배향되는 서로 다른 2 개의 잔류 분극을 구현할 수 있다. 상기 잔류 분극이 상기 기판 표면에 수직 방향으로 정렬되므로, 상기 기판의 채널 영역으로 전자를 유입시키는 인력과, 채널 영역으로부터 전자를 축출하는 척력을 각각 증가시킬 수 있다. 그 결과, 강유전성 메모리 소자의 스위칭 특성의 신뢰성이 향상될 수 있다.
몇몇 다른 실시 예들에 있어서, S140의 공정을 진행한 후에, S160의 공정을 먼저 진행할 수 있다. 즉, 상기 산소 공공 영역이 형성된 상기 강유전성 물질층을 열처리하여 상기 강유전성 물질층을 결정화시킨다. 이후에, S150와 관련한 공정을 진행하여, 상기 결정화된 강유전층 상에 상기 게이트 절연층을 형성할 수 있다.
몇몇 다른 실시 예들에 있어서, S160의 공정을 진행한 후에, 상기 결정화된 강유전층을 수소 분위기에서 열처리하는 공정을 추가적으로 진행할 수 있다. 상기 수소 분위기 열처리는 상기 강유전층 내부에 잔존하는 산소 공공을 제거하는 기능을 수행할 수 있다. 상기 수소 분위기 열처리는 일 예로서, 300 내지 500℃의 공정 온도에서 진행될 수 있다.
상기 산소 공공을 제거하는 이유는, 결정질의 상기 강유전층 내부에 상기 산소 공공이 과도하게 존재할 경우, 상기 산소 공공이 상기 강유전층 내부에서 누설 전류의 원인이 될 수 있기 때문이다. 즉, 외부로부터 전계가 인가될 때 상기 산소 공공이 상기 기판 또는 상기 게이트 전극층으로 전도함으로써 상기 누설 전류가 발생할 수 있기 때문에, 상기 강유전층 내부에 분포하는 산소 공공을 수소 분위기 열처리를 통해 제거한다.
몇몇 다른 실시 예들에 있어서, S160의 공정을 진행한 후에, 상기 결정화된 강유전층에 불소(F)를 주입하는 공정을 추가적으로 진행할 수 있다. 상기 강유전층에 주입되는 불소는, 상기 강유전층 내부의 산소 공공과 대체됨으로써, 상기 산소 공공을 제거하는 기능을 수행할 수 있다.
몇몇 다른 실시 예들에 있어서, 상기 수소 열처리 및 상기 불소 주입 공정은, 상기 결정질의 강유전층의 형성 후에, 순차적으로 진행될 수 있다. 다르게는, 상기 수소 열처리 및 상기 불소 주입 공정 중 어느 하나만 진행될 수 있다.
도 5 내지 도 9는 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 도 5를 참조하면, 기판(101)을 준비한다. 기판(101)은 반도체 물질을 포함할 수 있다. 기판(101)은 일 예로서, 실리콘(Si) 기판, 갈륨비소(GaAs) 기판, 인듐인(InP, indium phosphide) 기판, 게르마늄(Ge) 기판, 또는 실리콘 게르마늄(SiGe) 기판일 수 있다. 기판(101)은 도핑되어 전도성을 가질 수 있다.
기판(101) 상에 계면 절연층(110)을 형성한다. 계면 절연층(110)은 비정질 상을 가질 수 있다. 계면 절연층(110)은 일 예로서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 알루미늄 산화물을 포함할 수 있다. 일 실시 예에 있어서, 기판(101)이 실리콘 기판일 경우, 계면 절연층(110)은 실리콘 산화물층, 실리콘 질화물층 또는 실리콘산질화물층일 수 있다. 계면 절연층(110)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다.
이어서, 계면 절연층(110) 상에 강유전성 물질층(120)을 형성한다. 강유전성 물질층(120)은 비정질 상태로 형성될 수 있다. 일 실시 예에서, 강유전성 물질층(120)은 금속 산화물을 포함할 수 있다. 일 예로서, 강유전성 물질층(120)은 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다. 강유전성 물질층(120)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법 등을 적용할 수 있다.
일 실시 예에 있어서, 강유전성 물질층(120)은 적어도 하나의 도펀트를 포함할 수 있다. 상기 도펀트는 강유전성 물질층(120) 내부에 균일하게 분포할 수 있다. 일 예로서, 강유전성 물질층(120)이 하프늄 산화물, 지르코늄 산화물 또는 이들의 둘 이상의 조합을 포함할 때, 강유전성 물질층(120)은 2 내지 4의 원자가(valence)를 가지는 도펀트를 포함할 수 있다. 상기 도펀트는 일 예로서, 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd), 란타넘(La) 또는 이들의 조합을 포함할 수 있다.
도 6을 참조하면, 강유전성 물질층(120)에 표면 처리(St)를 수행하여, 강유전성 물질층(120) 내에 산소 공공 영역(120h)을 형성한다. 산소 공공 영역(120h)은 강유전성 물질층(120)의 표면(120s)으로부터 내부 방향으로 소정 깊이(t)로 형성될 수 있다. 강유전성 물질층(120)의 표면 처리된 영역은, 강유전성 물질층(120)의 표면으로부터 최대 깊이로 강유전성 물질층(120)의 두께의 1/2의 깊이까지 이를 수 있다. 일 예로서, 강유전성 물질층(120)은 7 내지 15 nm의 두께를 가지며, 산소 공공 영역(120h)은 강유전성 물질층(120)의 표면(120s)으로부터 2 내지 5 nm의 깊이를 가지는 영역에 형성될 수 있다. 다른 예로서, 강유전성 물질층(120)은 5 nm의 두께를 가지며, 산소 공공 영역(120h)은 강유전성 물질층(120)의 표면(120s)로부터 1 내지 2 nm의 깊이를 가지는 영역에 형성될 수 있다.
일 실시 예에서, 표면 처리(St) 공정은 강유전성 물질층(120)에 대해 플라즈마 처리를 수행하는 과정을 포함한다. 상기 플라즈마 처리는 아르곤(Ar), 네온(Ne) 등과 같은 비활성 가스를 이용하여 진행될 수 있다. 강유전성 물질층(120)이 금속 산화물을 포함하는 경우, 상기 플라즈마 처리는 상기 금속 산화물 내의 금속-산소 결합을 파괴하여, 산소 공공(10)을 생성할 수 있다. 즉, 상기 플라즈마 처리를 통해, 상기 금속 산화물 내 산소 공공(10)의 농도가 증가할 수 있다.
다른 실시 예에서, 표면 처리(St) 공정은 강유전성 물질층(120)의 상부 영역에 대해 도펀트를 주입하는 과정을 포함할 수 있다. 상기 도펀트는, 강유전성 물질층(120)이 금속 산화물을 포함하는 경우, 상기 금속 산화물 내 금속의 원자가(valence)와 서로 다른 원자가를 가지는 금속을 적용할 수 있다. 상기 도펀트 주입 과정은 일 예로서, 이온 주입법을 적용할 수 있다. 상기 도펀트 주입은, 강유전성 물질층(120) 내에 상기 도펀트와 산소 사이에 불완전한 결합 사이트를 생성시킴으로써, 산소 공공(10)을 생성할 수 있다. 즉, 상기 도펀트 주입 공정을 통해, 상기 금속 산화물 내 산소 공공(10)의 농도가 증가할 수 있다.
도 7을 참조하면, 산소 공공 영역(120h)을 포함하는 강유전성 물질층(120) 상에 게이트 전극층(130)을 형성한다. 게이트 전극층(130)은 일 예로서, 텅스텐(W), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐 질화물, 티타늄질화물, 탄탈륨질화물, 이리듐 산화물, 루테늄 산화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드 또는 이들의 둘 이상의 조합을 포함할 수 있다. 게이트 전극층(130)을 형성하는 공정은 일 예로서, 화학기상증착법, 원자층 증착법, 스퍼터링법 등을 적용할 수 있다.
이어서, 산소 공공 영역(120h)을 포함하는 강유전성 물질층(120)을 열처리하여, 강유전성 물질층(120)을 결정화시킨다. 그 결과, 도 8에 도시되는 바와 같이, 결정질의 강유전층(122)이 형성된다. 일 실시 예에서, 계면 절연층(110), 산소 공공 영역(120h)을 구비하는 강유전성 물질층(120) 및 게이트 전극층(130)이 적층된 기판(101)을 500 내지 1000℃의 공정 온도에서 열처리를 진행할 수 있다. 상기 열처리는, 게이트 전극층(130)을 강유전성 물질층(120)에 대한 캡핑층으로 적용한 상태에서 진행될 수 있다.
도 7을 다시 참조하면, 산소 공공 영역(120h) 내부의 산소 공공(10)이 양의 전하를 가지고 있으므로, 상기 양의 전하에 의해 강유전성 물질층(120) 내부로 전계(Eint)가 형성될 수 있다. 상기 전계(Eint)가 형성된 상태로, 강유전성 물질층(120)의 결정화 열처리가 진행될 수 있다. 이에 따라, 도 8에 도시되는 결정화된 강유전층(122)의 결정립은 상기 전계(Eint)를 따라 배향되는 분극 축을 구비할 수 있다. 즉, 산소 공공 영역 내부의 산소 공공의 농도 및 분포 상태를 제어함에 따라, 강유전층(122)의 결정립 내 분극 축의 배향을 제어할 수 있다.
일 예로서, 상기 전계(Eint)를 게이트 전극층(130)으로부터 기판(101) 방향으로 균일하게 형성할 경우, 상기 결정화 열처리 이후에, 강유전층(122) 내에 기판(101)의 표면(101s)에 수직인 방향으로 정렬되는 분극 축이 형성될 수 있다. 상기 산소 공공 영역은 일 예로서, 2 내지 5 nm의 두께를 가질 수 있다.
도 9를 참조하면, 기판(101) 상에서, 게이트 전극층(130), 강유전층(120) 및 계면 절연층(110)을 패터닝할 수 있다. 이어서, 각각 패터닝된 게이트 전극 패턴(135), 강유전층 패턴(125) 및 계면 절연층 패턴(115)의 양단에 위치하는 기판(101)에 소스 영역(102) 및 드레인 영역(103)을 형성할 수 있다. 소스 영역(102) 및 드레인 영역(103)을 형성하는 방법은 기판(101)의 도핑 타입과 반대의 도핑 타입으로 기판(101)의 일부분을 도핑하는 과정으로 진행될 수 있다. 일 예로서, 기판(101)이 p형으로 도핑되는 경우, 소스 영역(102) 및 드레인 영역(103)은 n형으로 도핑될 수 있다.
몇몇 다른 실시 예들에 있어서, 도 7 및 도 8과 관련하여 상술한 강유전성 물질층(120)의 결정화 열처리 공정은, 강유전성 물질층(120) 상에 게이트 전극층(130)이 형성되기 전에 진행될 수 있다. 즉, 일 예로서, 도 6과 관련하여 상술한 바와 같이, 강유전성 물질층(120) 내에 산소 공공 영역(120h)을 형성한 직후에, 강유전성 물질층(120)에 대한 결정화 열처리 공정이 진행될 수 있다. 이어서, 결정화된 강유전층(122) 상에 게이트 전극층(130)이 형성될 수 있다. 이후에, 도 9와 관련되어 상술한 바와 같이, 기판(101) 상에서, 게이트 전극층(130), 강유전층(120) 및 계면 절연층(110)의 패터닝 공정 및 소스 및 드레인 영역(102, 103)의 형성 공정이 진행될 수 있다.
상술한 공정을 진행함으로써, 본 개시의 일 실시 예에 따르는 강유전성 메모리 소자를 제조할 수 있다. 상기 제조 방법에 의하면, 강유전성 물질층에 표면 처리를 수행하여, 상기 강유전성 물질층 내에 산소 공공 영역을 형성한다. 이후에, 상기 산소 공공 영역이 형성된 강유전성 물질층을 결정화 열처리하여, 강유전층을 형성할 수 있다.
상기 결정화 열처리 과정에서, 상기 산소 공공 영역 내의 산소 공공이 상기 강유전성 물질층의 내부로 전계를 형성함으로써, 상기 강유전층의 결정립 내의 분극 축(polarization axis)을 소정 방향으로 균일하게 정렬시킬 수 있다. 이에 따라, 제조된 강유전성 메모리 소자의 동작 시에, 상기 강유전층 내의 분극 배향은 상기 분극 축에 평행한 방향으로 균일하게 형성될 수 있다. 이를 통해, 강유전성 메모리 소자의 스위칭 동작 시에 강유전층의 분극 배향이 균일하게 형성될 수 있어, 강유전성 메모리 소자 동작의 신뢰성이 향상될 수 있다.
도 10은 본 개시의 다른 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 도면이다. 도 10을 참조하면, 도 5 내지 도 9와 관련하여 상술한 실시예의 제조 방법과 비교할 때, 도 8와 관련된 강유전성 물질층(120)의 결정화 열처리 공정 이후에, 결정화된 강유전층(122)을 수소 분위기에서 열처리하는 공정을 추가적으로 진행할 수 있다.
상기 열처리 공정 시에, 수소는 게이트 전극층(130)을 통과하여 강유전층(122) 내부로 주입될 수 있다. 강유전층(122) 내부에 주입된 상기 수소는 상기 산소 공공을 대체함으로써, 상기 산소 공공을 제거할 수 있다. 상기 수소 분위기 열처리는 일 예로서, 300 내지 500℃의 공정 온도에서 진행될 수 있다.
상기 산소 공공을 제거하는 이유는, 결정질의 강유전층(122) 내부에 상기 산소 공공이 과도하게 존재할 경우, 상기 산소 공공이 강유전층(122) 내부에서 누설 전류의 원인이 될 수 있기 때문이다. 즉, 외부로부터 전계가 인가될 때 상기 산소 공공이 기판(101) 또는 게이트 전극층(130)으로 전도함으로써 상기 누설 전류가 발생할 수 있기 때문에, 강유전층(122) 내부에 분포하는 산소 공공을 수소 분위기 열처리를 통해 제거한다.
이후에, 도 9와 관련되어 상술한 바와 같이, 기판(101) 상에서, 게이트 전극층(130), 강유전층(120) 및 계면 절연층(110)의 패터닝 공정 및 소스 및 드레인 영역(102, 103)의 형성 공정이 진행될 수 있다. 상술한 공정을 진행함으로써, 본 실시 예에 따르는 강유전성 메모리 소자를 제조할 수 있다.
몇몇 다른 실시 예들에 있어서, 상기 수소 열처리는 상술한 패터닝 공정 및 소스 및 드레인 영역(102, 103)의 형성 공정 이후에 진행될 수도 있다. 다르게는, 상기 수소 열처리는 상술한 패터닝 공정과 소스 및 드레인 영역(102, 103)의 형성 공정 사이에 진행될 수 있다.
도 11는 본 개시의 또다른 실시 예에 따르는 강유전성 메모리 소자의 제조 방법을 개략적으로 나타내는 도면이다. 도 11을 참조하면, 도 5 내지 도 9와 관련하여 상술한 실시예의 제조 방법과 비교할 때, 도 8과 관련된 강유전성 물질층(120)의 결정화 열처리 공정 이후에, 결정화된 강유전층(122)에 불소(F)를 주입하는 공정을 추가적으로 진행할 수 있다. 상기 불소를 주입하는 공정은 일 예로서, 이온 주입 공정을 통해 진행될 수 있다. 강유전층(122)에 주입되는 불소는, 강유전층(122) 내부의 산소 공공과 대체됨으로써, 상기 산소 공공을 제거하는 기능을 수행할 수 있다.
이후에, 도 9와 관련되어 상술한 바와 같이, 기판(101) 상에서, 게이트 전극층(130), 강유전층(120) 및 계면 절연층(110)의 패터닝 공정 및 소스 및 드레인 영역(102, 103)의 형성 공정이 진행될 수 있다. 상술한 공정을 진행함으로써, 본 실시 예에 따르는 강유전성 메모리 소자를 제조할 수 있다.
몇몇 다른 실시 예들에 있어서, 상기 불소 주입 공정은 상술한 패터닝 공정 및 소스 및 드레인 영역(102, 103)의 형성 공정 이후에 진행될 수도 있다. 다르게는 상기 불소 주입 공정은 상기 패터닝 공정과 소스 및 드레인 영역(102, 103)의 형성 공정 사이에 진행될 수 있다.
몇몇 다른 실시 예들에 있어서, 도 10과 관련하여 상술한 수소 열처리 공정과 도 11과 관련하여 상술한 불소 주입 공정은 순차적으로 함께 진행될 수도 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2 3: 강유전성 메모리 소자,
10: 산소 공공, 101: 기판, 101s: 기판의 표면,
102: 소스 영역, 103: 드레인 영역,
105: 채널 영역, 110: 계면 절연층, 115: 계면 절연층 패턴,
120: 강유전성 물질층, 120h: 산소 공공 영역,
120s: 강유전성 물질층의 표면, 122: 강유전층,
125 225 325: 강유전층 패턴,
130: 게이트 전극층, 135: 게이트 전극 패턴.

Claims (20)

  1. 기판을 준비하는 단계;
    상기 기판 상에 계면 절연층을 형성하는 단계;
    상기 계면 절연층 상에 강유전성 물질층을 형성하는 단계;
    상기 강유전성 물질층에 표면 처리를 수행하여, 상기 강유전성 물질층 내에 산소 공공 영역을 형성하는 단계;
    상기 강유전성 물질층 상에 게이트 전극층을 형성하는 단계; 및
    상기 강유전성 물질층을 열처리하여, 상기 강유전성 물질층을 결정화시키는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 강유전성 물질층은 이성분계 금속 산화물을 포함하는
    강유전성 메모리 소자의 제조 방법.
  3. 제2 항에 있어서,
    상기 강유전성 물질층은
    하프늄 산화물 및 지르코늄 산화물 중 적어도 하나를 포함하는
    강유전성 메모리 소자의 제조 방법.
  4. 제1 항에 있어서,
    상기 강유전성 물질층에 표면 처리를 수행하는 단계는
    상기 강유전성 물질층에 대해 플라즈마 처리를 수행하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  5. 제4 항에 있어서,
    상기 플라즈마 처리는
    비활성 가스를 이용하여 진행되는
    강유전성 메모리 소자의 제조 방법.
  6. 제1 항에 있어서,
    상기 강유전성 물질층에 표면 처리를 수행하는 단계는
    상기 강유전성 물질층의 상부 영역에 대해 도펀트를 주입하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  7. 제6 항에 있어서,
    상기 도펀트를 주입하는 단계는
    상기 강유전성 물질층이 이성분계 금속 산화물을 포함하는 경우, 상기 금속 산화물 내 금속의 원자가(valence)와 서로 다른 원자가를 가지는 금속을 도펀트로서 주입하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  8. 제7 항에 있어서,
    상기 강유전성 물질층이 하프늄 산화물 또는 지르코늄 산화물을 포함하는 경우,
    상기 도펀트는 탄소(C), 실리콘(Si), 마그네슘(Mg), 알루미늄(Al), 이트륨(Y), 게르마늄(Ge), 주석(Sn), 스트론튬(Sr), 납(Pb), 칼슘(Ca), 바륨(Ba), 티타늄(Ti), 지르코늄(Zr), 가돌리늄(Gd) 및 란타넘(La) 중에서 선택되는 적어도 하나를 포함하는
    강유전성 메모리 소자의 제조 방법.
  9. 제1 항에 있어서,
    상기 강유전성 물질층은 7 내지 15 nm의 두께를 가지며,
    상기 산소 공공 영역은 상기 강유전성 물질층의 표면으로부터 2 내지 5 nm의 깊이를 가지는 영역에 형성되는
    강유전성 메모리 소자의 제조 방법.
  10. 제1 항에 있어서,
    상기 강유전성 물질층에 대한 열처리는
    상기 게이트 전극층을 상기 강유전성 물질층에 대한 캡핑층으로 적용한 상태에서 진행되는
    강유전성 메모리 소자의 제조 방법.
  11. 제1 항에 있어서,
    상기 강유전성 물질층을 결정화시키는 단계는
    500 내지 1000℃의 공정 온도에서 진행되는
    강유전성 메모리 소자의 제조 방법.
  12. 제1 항에 있어서,
    상기 강유전성 물질층의 결정화 공정 이후에,
    상기 결정화된 강유전성 물질층을 수소 분위기에서 열처리하는 단계를 더 포함하는
    강유전성 메모리 소자의 제조 방법.
  13. 제1 항에 있어서,
    상기 강유전성 물질층의 결정화 이후에,
    상기 강유전성 물질층에 불소(F)을 주입하는 단계를 더 포함하는
    강유전성 메모리 소자의 제조 방법.
  14. 기판을 준비하는 단계;
    상기 기판 상에 계면 절연층을 형성하는 단계;
    상기 계면 절연층 상에 금속 산화물을 포함하는 강유전성 물질층을 형성하는 단계;
    상기 강유전성 물질층에 표면 처리를 수행하여, 상기 금속 산화물의 산소 공공의 농도를 증가시키는 단계;
    상기 강유전성 물질층 상에 게이트 전극층을 형성하는 단계; 및
    상기 게이트 전극층을 캡핑층으로 적용하여 상기 강유전성 물질층에 대한 결정화 열처리를 수행하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  15. 제14 항에 있어서,
    상기 금속 산화물은
    하프늄 산화물 및 지르코늄 산화물 중 적어도 하나를 포함하는
    강유전성 메모리 소자의 제조 방법.
  16. 제14 항에 있어서,
    상기 강유전성 물질층에 표면 처리를 수행하는 단계는
    상기 강유전성 물질층에 대해 비활성 가스를 이용하는 플라즈마 처리를 수행하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  17. 제14 항에 있어서,
    상기 강유전성 물질층에 표면 처리를 수행하는 단계는
    상기 강유전성 물질층의 상부 영역에 대해 도펀트를 주입하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  18. 제17 항에 있어서,
    상기 도펀트를 주입하는 단계는
    상기 강유전성 물질층이 이성분계 금속 산화물을 포함하는 경우, 상기 금속 산화물 내 금속의 원자가(valence)와 서로 다른 원자가를 가지는 도펀트를 주입하는 단계를 포함하는
    강유전성 메모리 소자의 제조 방법.
  19. 제14 항에 있어서,
    상기 강유전성 물질층의 표면 처리된 영역은
    상기 강유전성 물질층의 표면으로부터 최대 상기 강유전성 물질층의 두께의 1/2의 깊이까지 이르는
    강유전성 메모리 소자의 제조 방법.
  20. 제14 항에 있어서,
    상기 결정화 열처리는
    500 내지 1000℃의 공정 온도에서 진행되는
    강유전성 메모리 소자의 제조 방법.
KR1020170089924A 2017-07-14 2017-07-14 강유전성 메모리 소자의 제조 방법 KR20190008049A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170089924A KR20190008049A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자의 제조 방법
US16/016,602 US10475653B2 (en) 2017-07-14 2018-06-24 Methods of fabricating ferroelectric memory devices
CN201810762994.9A CN109256385B (zh) 2017-07-14 2018-07-12 铁电存储器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170089924A KR20190008049A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20190008049A true KR20190008049A (ko) 2019-01-23

Family

ID=64999647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170089924A KR20190008049A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자의 제조 방법

Country Status (3)

Country Link
US (1) US10475653B2 (ko)
KR (1) KR20190008049A (ko)
CN (1) CN109256385B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210036714A (ko) 2019-09-26 2021-04-05 삼성전자주식회사 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
KR20210047592A (ko) * 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
DE102020132373A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
DE102020135119A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969615A (ja) * 1995-08-30 1997-03-11 Sony Corp 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
KR20020009332A (ko) * 2000-07-26 2002-02-01 주승기 강유전체 박막의 결정화 방법
JP4506951B2 (ja) * 2004-04-23 2010-07-21 セイコーエプソン株式会社 Ｍｆｓ型電界効果トランジスタ、強誘電体メモリならびに半導体装置
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
US20100252867A1 (en) * 2007-10-26 2010-10-07 University Of Seoul MFMS-FET, Ferroelectric Memory Device, And Methods Of Manufacturing The Same
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
JP6071825B2 (ja) 2013-09-20 2017-02-01 株式会社東芝 不揮発性記憶装置
CN103981573B (zh) * 2014-05-21 2016-08-24 宁波大学 提高钙钛矿结构铁电材料居里温度的方法
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
DE102016015010A1 (de) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN109256385B (zh) 2023-05-26
US20190019683A1 (en) 2019-01-17
US10475653B2 (en) 2019-11-12
CN109256385A (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
KR20190008049A (ko) 강유전성 메모리 소자의 제조 방법
CN108511517B (zh) 铁电存储器件和制造其的方法
KR102433290B1 (ko) 강유전성 소자의 제조 방법
US10522564B2 (en) Ferroelectric memory device and method of manufacturing the same
US11848193B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10903363B2 (en) Ferroelectric semiconductor device
US8722484B2 (en) High-K dielectric stack and method of fabricating same
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US20090224301A1 (en) Semiconductor memory device and method of manufacturing thereof
KR20180106661A (ko) 강유전성 메모리 소자 및 그 제조 방법
US20130178038A1 (en) Semiconductor device and method of manufacturing the same
KR20190008048A (ko) 강유전성 메모리 소자
KR20180111303A (ko) 강유전성 메모리 장치 및 그 제조 방법
JP2009117768A (ja) 半導体記憶装置およびその製造方法
JP2003031775A (ja) プラグの酸化を防止することのできる半導体メモリ素子及びその製造方法
US7459361B2 (en) Semiconductor device with ferroelectric capacitor and fabrication method thereof
US11302529B2 (en) Seed layer for ferroelectric memory device and manufacturing method thereof
KR100754442B1 (ko) 반도체 장치 및 그 제조 방법
JP3292699B2 (ja) 半導体装置及びその製造方法
JP4230243B2 (ja) 半導体装置及びその製造方法
US7157371B2 (en) Barrier layer and a method for suppressing diffusion processes during the production of semiconductor devices
JP4295464B2 (ja) 強誘電体半導体メモリ装置及びその製造方法
KR102314131B1 (ko) 강유전체 커패시터 소자 및 그 제조 방법
JP2002289810A (ja) 半導体装置およびその製造方法
JP4703500B2 (ja) 半導体装置の製造方法