CN109256385A - 铁电存储器件的制造方法 - Google Patents

铁电存储器件的制造方法 Download PDF

Info

Publication number
CN109256385A
CN109256385A CN201810762994.9A CN201810762994A CN109256385A CN 109256385 A CN109256385 A CN 109256385A CN 201810762994 A CN201810762994 A CN 201810762994A CN 109256385 A CN109256385 A CN 109256385A
Authority
CN
China
Prior art keywords
ferroelectric layer
layer
ferroelectric
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810762994.9A
Other languages
English (en)
Other versions
CN109256385B (zh
Inventor
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109256385A publication Critical patent/CN109256385A/zh
Application granted granted Critical
Publication of CN109256385B publication Critical patent/CN109256385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种制造铁电存储器件的方法。该方法包括：准备衬底；在衬底上形成界面绝缘层；在界面绝缘层上形成铁电层；将表面处理工艺应用于铁电层，以在铁电层中形成氧空位区；在铁电层上形成栅电极层；以及使铁电层退火以使铁电层结晶。

Description

铁电存储器件的制造方法
相关申请的交叉引用
本申请要求于2017年7月14日提交的第10-2017-0089924号韩国申请的优先权，其通过引用整体合并于此。
技术领域
本发明涉及铁电存储器件的制造方法。
背景技术
一般而言，铁电材料在没有外部施加的外部电场的情况下可以具有自发极化。此外，即使在外部电场被施加然后被移除之后，铁电材料可以具有在磁滞回线上彼此相反的两个稳定的剩余极化中的任何一个。因此，铁电材料作为在非易失性存储单元中使用的材料的候选会是具有吸引力的，所述非易失性存储单元储存与逻辑“0”和逻辑“1”相对应的数据。
近年来，人们致力于开发包括场效应晶体管(FET)型存储单元的铁电存储器件，其中铁电材料用作栅极介电层。可以通过向FET型存储单元的栅电极施加已知的或预设的写入电压从而在存储单元的栅极介电层中产生剩余极化来执行铁电存储器件的写入操作。在这种情况下，FET型存储单元的沟道电阻值可以根据保持在FET型存储单元的栅极介电层中的剩余极化的强度和方向而变化。随后，可以通过感测流经FET型存储单元的沟道区的单元电流来执行铁电存储器件的读取操作。
发明内容
根据一个实施例，提供了一种制造铁电存储器件的方法。所述方法可以包括：准备衬底；在所述衬底上形成界面绝缘层；在所述界面绝缘层上形成铁电层；将表面处理工艺应用于所述铁电层，以在所述铁电层中形成氧空位区；在所述铁电层上形成栅电极层；并且使所述铁电层退火以使所述铁电层结晶。
根据另一实施例，提供了一种制造铁电存储器件的方法。所述方法可以包括：准备衬底；在所述衬底上形成界面绝缘层；在所述界面绝缘层上形成包括金属氧化物材料的铁电层；将表面处理工艺应用于所述铁电层，以增加所述金属氧化物材料中氧空位的浓度；在所述铁电层上形成栅电极层；并且使用所述栅电极层作为覆盖层来使所述铁电层退火以使所述铁电层结晶。
附图说明
图1是示意性地示出了根据本公开的一个实施例的铁电存储器件的截面图。
图2A、图2B和图2C示意性地示出了根据本公开的比较实施例的铁电存储器件中包括的铁电图案的极化特性。
图3A、图3B和图3C示意性地示出了根据本公开的一个实施例的铁电存储器件中包括的铁电图案的极化特性。
图4是示出了根据本公开的一个实施例的铁电存储器件的制造方法的流程图。
图5至图9是示意性地示出了根据本公开的一个实施例的铁电存储器件的制造方法的截面图。
图10是示意性地示出了根据本公开的另一个实施例的铁电存储器件的制造方法的截面图。
图11是示意性地示出了根据本公开的又一个实施例的铁电存储器件的制造方法的截面图。
具体实施方式
现在将参照附图在下文中更全面地描述本公开的各种实施例。在附图中，为了说明清楚起见，组件(例如，层或区域)的尺寸(例如，宽度或厚度)可能被夸大。将要理解的是，当一个元件被称为“在”另一元件“上”时，它可以直接“在”另一元件“上”，或者也可以存在中间元件。在附图中，相同的附图标记始终指代相同的元件。
如本文所使用的，单数的术语“一”、“一个”和“所述”旨在也包括复数形式，除非上下文另有清楚地指示。将要理解的是，术语“包括”、“包括有”、“包含”、“包含有”、“具有”、“有”及其变体规定了所述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除存在和/或添加一个或更多个其它特征、整数、步骤、操作、元件、组件和/或其组合。此外，在诸如制造方法实施例的方法实施例中，所述方法的工艺步骤可以按照与说明书中描述的顺序不同的顺序执行，除非上下文另有清楚地表明。也就是说，所述方法的工艺步骤可以以与说明书中描述的顺序相同的顺序或以与其相反的顺序来执行。此外，在一个实施例中顺序执行的两个或更多个工艺步骤可以在另一个实施例中同时执行。
图1是示意性地示出了根据本公开的一个实施例的铁电存储器件中包括的铁电存储器件1的截面图。参考图1，铁电存储器件1可以包括依次层叠在衬底101上的界面绝缘图案115、铁电图案125和栅电极图案135。铁电存储器件1可以是FET型存储单元，其沟道电阻值根据铁电图案125中极化的方向和大小而变化。另外，可以在衬底101中将源极区102和漏极区103设置为彼此间隔开。界面绝缘图案115可以设置在基本上在源极区102与漏极区103之间的衬底101上。
铁电存储器件1可以执行下文所述的操作。如果写入电压被施加到栅电极图案135，那么铁电图案125的极化方向或取向可以响应于由写入电压产生的电场而改变。在移除写入电压之后，铁电图案125中可以保持具有与响应于写入电压而在铁电图案125中产生的极化相同的方向的剩余极化。所述剩余极化可以对应于铁电存储器件1中储存的数据。此外，铁电图案125中的剩余极化可以将电子诱导至沟道区105中，将电子从沟道区105排斥到衬底101的其它区域中，或者可以将空穴诱导入沟道区105中。如图1所示，沟道区105可以是与界面绝缘图案115相邻并且位于源极区102和漏极区103之间的衬底101的一部分。从概念上讲，将源极区102电连接到漏极区103的沟道层可以位于沟道区105中。沟道层的电阻值可以称为沟道电阻值，所述沟道电阻值可以变化。
如果将读取电压施加到栅电极图案135，则在源极区102与漏极区103之间的沟道电阻值可以根据衬底导电类型以及被诱导至沟道区105中的或从沟道区105被排斥的电荷的数量和性质而变化。通过感测流经在源极区102和漏极区103之间的沟道层的沟道电流，可以读出储存在铁电存储器件1中的数据。如果铁电存储器件1是N沟道FET型存储器件，那么随着被诱导至沟道区105中的电子浓度的增加，铁电存储器件1的沟道电阻值会被减小或降低。
衬底101可以包括半导体衬底。例如，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。在一个实施例中，衬底101可以掺杂杂质以具有导电类型。例如，衬底101可以掺杂有P型杂质以提供P型衬底。在另一个实施例中，衬底101可以包括在衬底101中形成的P型阱(未示出)。在这种情况下，沟道区105可以位于P型阱内部。
如图1所示，源极区102和漏极区103可以分别设置在沟道区105的两侧或端部处。在一个实施例中，如果衬底101掺杂有P型杂质，则源极区102和漏极区103可以掺杂N型杂质。
界面绝缘图案115可以设置在衬底101上。界面绝缘图案115可以设置在衬底101和铁电图案125之间，以抑制或阻止在衬底101与铁电图案125之间的原子相互扩散。此外，界面绝缘图案115可以防止衬底101与铁电图案125之间的直接接触，特别是当衬底101和铁电图案125具有不同的晶格常数时。在界面处由晶格应变产生的晶体缺陷可以限制或阻止在衬底101与铁电图案125之间的缺陷形成。
界面绝缘图案115可包括例如氧化硅(SiO)材料、氮化硅(SiN)材料、氮氧化硅(SiON)材料、氧化铝(AlO)材料或含有其中至少两种不同材料的组合材料。在一个实施例中，如果衬底101是硅衬底，则界面绝缘图案115可以是氧化硅(SiO)层、氮化硅(SiN)层、氮氧化硅(SiON)层或包含其中至少两种不同材料的组合材料。
铁电图案125可以设置在与衬底101相对的或者在衬底101另一侧上的界面绝缘图案115上。铁电图案125可以包括能够保持剩余极化的铁电材料。在一个实施例中，铁电图案125中的剩余极化可以诱导电子移动到衬底101的沟道区105中，或者可以从沟道区105排斥电子。在源极区102与漏极区103之间的沟道电阻值可以根据诱导至沟道区105中或者从沟道区105排斥出的电荷的浓度而变化。在一个实施例中，铁电图案125可以具有约七(7)纳米(nm)至约十五(15)nm的厚度。铁电图案125可以包括氧空位区120h。氧空位区120h可以从铁电图案125的顶表面120s延伸到铁电图案125中，并且具有约一(1)nm至约二(2)nm的厚度。
在一个实施例中，铁电图案125可以包括具有晶体结构的金属氧化物材料。铁电图案125可以包括二元金属氧化物材料。例如，铁电图案125可以包括氧化铪(HfO)材料、氧化锆(ZrO)材料或其组合。铁电图案125可以具有斜方晶系的晶体结构。
在一个实施例中，铁电图案125可以包括至少一种掺杂剂。铁电图案125中的掺杂剂可以均匀分布。分布在铁电图案125中的掺杂剂可以使铁电图案125的铁电性能稳定。如果铁电图案125包括氧化铪(HfO)材料、氧化锆(ZrO)材料或其组合，则铁电图案125可以掺杂有具有二至四的化合价的掺杂剂。例如，铁电图案125的掺杂剂可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)和镧(La)中的至少一种。
同时，由施加电压产生的电场所产生的形成于铁电图案125中的极化可以排列成与铁电图案125的颗粒(例如，晶粒)中的极化轴平行或一致，如下且参考图2A、图2B、图2C、图3A、图3B和图3C所述。在铁电图案125中的晶粒中的极化轴的取向可以在结晶工艺期间建立。在一个实施例中，铁电图案125的晶粒可以具有极化轴，并且所述极化轴中的至少两个极化轴可以具有不同的方向。可选地，铁电图案125的晶粒可以具有极化轴，并且所有的极化轴可以具有相同的方向。
栅电极图案135可以设置在与界面绝缘图案115相对的或在界面绝缘图案115另一侧上的铁电图案125上。栅电极图案135可以包括导电材料。例如，栅电极图案135可以包括钨(W)材料、钛(Ti)材料、铜(Cu)材料、铝(Al)材料、铂(Pt)材料、铱(Ir)材料、钌(Ru)材料、氮化钨(WN)材料、氮化钛(TiN)材料、氮化钽(TaN)材料、氧化铱(IrO)材料、氧化钌(RuO)材料、碳化钨(WC)材料、碳化钛(TiC)材料、硅化钨(WSi)材料、硅化钛(TiSi)材料、硅化钽(TaSi)材料或含有其中至少两种不同材料的组合材料。
图2A、图2B和图2C示意性地示出了铁电图案225的极化特性，所述铁电图案225包括在根据本公开的比较实施例制造的铁电存储器件中。图3A、图3B和图3C示意性地示出了铁电图案325的极化特性，所述铁电图案325包括在根据本公开的一个实施例制造的铁电存储器件中。图3A、图3B、图3C、图2A、图2B和图2C中所示的铁电图案225或325可以在上述且参考图1的铁电存储器件1中的铁电图案125中找到。在图2A、图2B、图2C、图3A、图3B、图3C中，x方向与铁电图案125的长度方向(即图1中所示的x方向)平行，z方向与铁电图案125的厚度方向平行(即图1中所示的z方向)。例如，z方向与垂直于衬底101的表面的法线平行，而x方向在衬底101的表面上垂直于z方向。
参照图2A，铁电图案225可以包括多个晶粒，例如，第一至第三晶粒A、B和C。尽管图2A示出了铁电图案225包括三个晶粒A、B和C的示例，但本公开不限于此。例如，在一些实施例中，铁电图案225可以包括四个或更多个晶粒。
第一至第三晶粒A、B和C可以各自具有极化轴平面方向分别为Pa、Pb和Pc的第一至第三极化轴。在比较实施例中，极化轴平面方向Pa、Pb或Pc中的至少一个具有与其它极化轴平面方向不同的方向。例如，第一晶粒A可以具有第一极化轴平面方向Pa，第二晶粒B可以具有第二极化轴平面方向Pb，并且第三晶粒C可以具有第三极化轴平面方向Pc。在附图2A中，第一极化轴平面方向、第二极化轴平面方向和第三极化轴平面方向彼此不同。
同时，如果将具有正极性的第一写入电压施加到铁电存储器件1的栅电极图案135，则可以调整铁电图案225中的极化，以与由第一写入电压产生的电场一致。铁电图案225中的极化可以将电子诱导至沟道区105中。此外，在存在施加的写入电压时，可以在每个晶粒中形成与晶粒轴一致的单元极化取向。因此，晶粒A、B和C中的每个单元极化取向的平面方向与第一晶粒A中的第一极化轴平面方向Pa、第二晶粒B中的第二极化轴平面方向Pb和第三晶粒C中的第三极化轴平面方向Pc平行。例如，如图2B所示，第一晶粒A中的单元极化矢量Da1可以与第一极化轴平面方向Pa平行。单元极化矢量Da1在Z轴方向上的分量(即垂直分量Dv1)与垂直于衬底101的表面的法线平行。在单元极化矢量Da1的分量中，垂直矢量分量Dv1可以将电子诱导至衬底101的沟道区105中。在附图中，X轴方向表示与铁电存储器件1中在源极区102与漏极区103之间的沟道区105中的电荷流动方向平行的方向。
类似地，第二晶粒B中的单元极化取向可以与晶粒B的极化轴一致，而晶粒B中的单元极化取向的平面方向平行于第二极化轴平面方向Pb。与垂直于衬底101的表面的法线相平行的垂直矢量分量也可以有效地将电子诱导至衬底101的沟道区105中。此外，第三晶粒C中的单元极化取向可以与晶粒C的极化轴平行，并且晶粒C中的单元极化取向的平面方向平行于第三极化轴平面方向Pc。与垂直于衬底101的表面的法线相平行的垂直矢量分量可以将电子诱导至衬底101的沟道区105中。因此，平面中的铁电图案225的总极化可以表示为晶粒A、B和C的单元极化矢量的垂直矢量分量(即，在z方向)的和。
再次参考图2B，可以基于衬底101的表面与第一晶粒A的单元极化矢量Da1之间的角度θ1来确定能够将电子诱导至沟道区105中的垂直矢量分量Dv1的强度或大小。例如，如果衬底101的表面与第一晶粒A的单元极化矢量Da1之间的角度θ1为直角，则能够诱导电子的垂直矢量分量Dv1可以具有与单元极化矢量Da1相同的值。当衬底101的表面与各晶粒的单元极化矢量之间的夹角为直角时，在第二晶粒B和第三晶粒C中适用相同的特性。
如图2C所示，如果将具有负极性的第二写入电压施加到铁电存储器件1的栅电极图案135，则铁电图案225中的极化可以根据由第二写入电压产生的电场而取向。在这种情况下，可以通过铁电图案225中的极化从沟道区105排斥沟道区105中的电子。
再次参考图2C，如果将具有相反偏压的第二写入电压施加到铁电存储器件1的栅电极图案135，则可以将第一晶粒A中的单元极化矢量Da2排列成与第一极化轴平面方向Pa平行或一致。单元极化矢量Da2的分量之中与Z轴方向平行的极化分量(即垂直矢量分量Dv2)与垂直于衬底101的表面的法线平行。在单元极化矢量Da2的分量之中，垂直矢量分量Dv2可以有效地将电子排斥出衬底101的沟道区105并进入衬底101的其它区域。与上述同样的解释也可以同样地应用于第二晶粒B和第三晶粒C。
参照图3A，根据一个实施例形成的铁电图案325可以包括多个晶粒，例如第一至第三晶粒D、E和F，尽管图3A示出了铁电图案325包括三个晶粒D、E和F的示例。但本公开不限于此。例如，在一些实施例中，铁电图案325可以包括四个或更多个晶粒。
第一至第三晶粒D、E和F可以各自具有第一至第三极化轴，所述第一至第三极化轴具有在x-z平面中的极化轴平面方向Pd、Pe和Pf，所述极化轴平面方向Pd、Pe和Pf被排列成具有相同的方向。例如，第一、第二和第三极化轴平面方向Pd、Pe和Pf都可以具有与垂直于衬底101的表面的Z轴相同的方向。
同时，如果具有正极性的第一写入电压被施加到包括铁电图案325的铁电存储器件1的栅电极图案135，则铁电图案325中的极化可以改变成与由第一写入电压产生的电场一致。在这种情况下，如图3A所示，第一至第三极化轴平面方向Pd、Pe和Pf具有相同的方向，该方向基本垂直于衬底101的表面。因此，第一至第三晶粒D、E和F中的所有单元极化矢量也可以垂直于衬底101的表面。例如，如果第一写入电压被施加到包括铁电图案325的铁电存储器件1的栅电极图案135，则第一晶粒D中的单元极化矢量Dp1可以排列成基本垂直于衬底101的表面。类似地，晶粒E和F中的单元极化矢量也在x-z平面中基本上垂直于衬底101的表面。铁电图案325的总极化可以表示为晶粒D、E和F的单元极化矢量的和。因此，如果第一写入电压被施加到包括铁电图案325的铁电存储器件1的栅电极图案135，则在铁电图案325中的总极化可以在所述平面中有效地将电子诱导至衬底101的沟道区105中。
类似地，如图3C所示，如果将具有负极性的第二写入电压施加到包括铁电图案325的铁电存储器件1的栅电极图案135，则铁电图案325中的极化可以根据由第二写入电压产生的电场而排列。例如，如果第二写入电压被施加到包括铁电图案325的铁电存储器件1的栅电极图案135，则第一晶粒D中的单元极化矢量Dp2可以被定向为基本垂直于衬底101的表面。因此，如果第二写入电压被施加到栅电极图案135，则铁电图案325中的极化可以有效地从衬底101的沟道区105排斥电子。电子可以移动到衬底101的其它区域中。
如上所述，通过施加至栅电极图案135的外部电压而在铁电图案225或325中排列的单元极化矢量的方向可以由晶粒A、B和C中的极化轴平面方向Pa、Pb和Pc或者晶粒D、E和F中的极化轴平面方向Pd、Pe和Pf来确定。因此，下文中，本公开提供了能够控制铁电图案125中的极化轴的方向的铁电存储器件的制造方法。
图4是示出了根据本公开的一个实施例的铁电存储器件的制造方法的流程图。在一个实施例中，图4所示的制造方法提供了包括图3A、图3B和图3C中所示的铁电图案325的铁电存储器件。参照图4，可以提供衬底(步骤S110)。衬底可以包括半导体材料。例如，衬底可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。衬底可以掺杂有杂质以具有导电类型，例如n型或p型。
可以在衬底上形成或设置界面绝缘层(步骤S120)。界面绝缘层可以形成或设置为包括氧化硅(SiO)材料、氮化硅(SiN)材料、氮氧化硅(SiON)材料或氧化铝(AlO)材料。可以使用化学气相沉积(CVD)技术、原子层沉积(ALD)技术等形成或设置界面绝缘层。
可以在界面绝缘层上形成或设置铁电层(步骤S130)。铁电层可以形成或设置为具有非晶态。在一个实施例中，铁电层可以形成或设置为包括二元金属氧化物材料。例如，铁电层可以形成或设置为包括氧化铪(HfO)材料、氧化锆(ZrO)材料或其组合。可以使用CVD技术、ALD技术等来形成或设置铁电层。
在一个实施例中，铁电层可以形成或设置为包括至少一种掺杂剂。掺杂剂可以均匀分布在铁电层中。例如，如果铁电层形成或设置为包括氧化铪(HfO)材料、氧化锆(ZrO)材料或其组合，则铁电层可以掺杂有具有二至四的化合价的掺杂剂。分布在铁电层中的掺杂剂可以在铁电层结晶之后使铁电层的铁电性能稳定。
可以对铁电层施加表面处理工艺以在铁电层中形成氧空位区(步骤S140)。氧空位区可以形成或设置为具有预先设定的深度或预定厚度，如从铁电层的顶表面朝向铁电层的主体来测量。
在一个实施例中，施加到铁电层的表面处理可以包括等离子体工艺。等离子体工艺可以使用诸如氩气(Ar)气体、氖(Ne)气体或类似物的惰性气体来执行。表面处理工艺可以增加铁电层中的氧空位的浓度以形成氧空位区。
在一个实施例中，表面处理工艺可以包括掺杂剂注入工艺，其中杂质被注入到铁电层的上部区域。如果铁电层包括金属氧化物材料，则注入铁电层中的掺杂剂可以包括具有与金属氧化物材料中包括的金属的化合价不同的化合价的金属离子。可以使用离子注入技术将掺杂剂注入铁电层中。如果掺杂剂被注入铁电层中，则铁电层中氧空位的浓度增加。
然后，可以在铁电层上形成或设置栅电极层(步骤S150)。栅电极层可以形成为包括钨(W)材料、钛(Ti)材料、铜(Cu)材料、铝(Al)材料、铂(Pt)材料、铱(Ir)材料、钌(Ru)材料、氮化钨(WN)材料、氮化钛(TiN)材料、氮化钽(TaN)材料、氧化铱(IrO)材料、氧化钌(RuO)材料、碳化钨(WC)材料、碳化钛(TiC)材料、硅化钨(WSi)材料、硅化钛(TiSi)材料、硅化钽(TaSi)材料或含有其中至少两种不同材料的组合材料。可以使用CVD技术、ALD技术、溅射技术等来形成或设置栅电极层。
使用热处理工艺可以使铁电层退火以使铁电层结晶(步骤S160)。结果，铁电层可以具有晶体结构。在一个实施例中，铁电层可以通过使铁电存储器件退火而结晶，所述铁电存储器件包括衬底以及依次层叠在衬底上的界面绝缘层、包括氧空位区的铁电层和栅电极层。以约500摄氏度至约1000摄氏度的温度进行退火。暴露于热处理工艺的铁电层可以在退火之后具有铁电性能。
由于在铁电层的与栅电极层共同的表面处或附近氧空位区中的氧空位具有正电荷，所以电荷的位置倾向于产生穿过铁电层的电场。在为使铁电层结晶而执行的热处理工艺期间，电场穿过铁电层处于适当位置。因此，在结晶的铁电层中的晶粒可以形成为具有与穿过铁电层的电场一致排列的极化轴，所述电场部分由氧空位的位置建立。也就是说，在结晶的铁电层中的晶粒的极化轴的方向可以由氧空位区中的氧空位的浓度和分布情况来确定。在一个实施例中，在结晶的铁电层中的晶粒的极化轴的方向可以沿电场的方向垂直于衬底的表面。
虽然在图4中未示出，但是可以将栅电极层、铁电层和界面绝缘层图案化，以形成依次层叠在衬底的一部分上的界面绝缘图案、铁电图案和栅电极图案。随后，可以使用栅电极图案作为离子注入掩模将杂质离子注入到衬底中，从而形成彼此间隔开的源极区和漏极区。
根据实施例的铁电存储器件可以通过执行上述的工艺步骤来制造。在结晶的铁电图案中晶粒的极化轴的方向可能取决于氧空位区中氧空位的浓度和分布情况。在这种情况下，结晶的铁电图案可以呈现两种不同的剩余极化，所述两种不同的剩余极化具有与极化轴平行的两个相反方向。在执行铁电存储器件的写入操作之后，结晶的铁电图案可以具有两种不同的剩余极化中的任何一种。由于极化轴垂直于衬底的表面，所以在结晶的铁电图案中两种不同的剩余极化都可以排列成与垂直于衬底表面的方向平行。因此，可以使得用于诱导电子进入衬底的沟道区的吸引力和用于从沟道区排斥电子的排斥力最大化，以提高铁电存储器件的开关特性的可靠性。
在一些其它实施例中，在执行用于形成氧空位区的步骤S140之后，接着是用于使铁电层结晶的步骤S160，之后完成用于形成栅电极层的步骤S150。也就是说，在应用栅电极层之前，可以使包括氧空位区的铁电层退火以使铁电层结晶，以便在结晶的铁电层上形成栅电极层。
在一些其它实施例中，在完成用于使铁电层结晶的图4的步骤S160之后，可以使用氢气作为环境气体使结晶的铁电层进一步退火。例如，可以在依次执行步骤S130、S140、S150和S160之后执行附加退火工艺(即，氢退火工艺)。再如，可以在依次执行步骤S130、S140和S160之后执行附加退火工艺。在执行附加退火工艺之后，可以执行步骤S150。又如，可以在依次执行步骤S130、S140、S160和S150之后执行附加退火工艺。可以执行使用氢气作为环境气体的附加退火工艺，以去除在结晶的铁电层中的氧空位。氢退火工艺可以在约300摄氏度至约500摄氏度的温度下进行。
由于氧空位区会促进泄漏电流，因此可以执行氢退火工艺以去除氧空位。在没有退火工艺的情况下，当在制成铁电存储器件之后在铁电存储器件的写入操作或读取操作期间将外部电压施加至栅电极时，根据偏置电压，氧空位可以朝向栅电极或衬底移动，以在铁电存储器件中引起泄漏电流。因此，可以执行氢退火工艺，以去除在铁电存储器件中引起泄漏电流的氧空位。
在一些其它实施例中，在执行用于使铁电层结晶的步骤S160之后，可以通过注入将氟离子附加地注入到结晶的铁电层中。注入到结晶的铁电层中的氟离子可能被困在氧空位中，其抵消或限制了单元中氧空位的影响。
在一些其它实施例中，可以在使铁电层结晶之后依次执行氢退火工艺和氟注入工艺。在其它实施例中，在使铁电层结晶之后完成氢退火工艺或氟注入工艺。
图5至图9是示出了根据本公开的一个实施例的铁电存储器件的制造方法的截面图。参照图5，可以提供衬底101。衬底101可以包括半导体材料。例如，衬底101可以是硅(Si)衬底、砷化镓(GaAs)衬底、磷化铟(InP)衬底、锗(Ge)衬底或硅锗(SiGe)衬底。衬底101可以掺杂有杂质以具有导电类型。
界面绝缘层110可以形成或设置为具有非晶态。界面绝缘层110可以形成或设置为包括氧化硅(SiO)材料、氮化硅(SiN)材料、氮氧化硅(SiON)材料或氧化铝(AlO)材料。在一个实施例中，如果衬底101是硅衬底，则界面绝缘层110可以由氧化硅(SiO)材料、氮化硅(SiN)材料或氮氧化硅(SiON)材料形成。可以使用化学气相沉积(CVD)技术、原子层沉积(ALD)技术等来形成或设置界面绝缘层110。
随后，铁电层120可以形成或设置在界面绝缘层110上。铁电层120可以形成或设置为具有非晶态。在一个实施例中，铁电层120可以形成为包括金属氧化物材料。例如，铁电层120可以形成为包括氧化铪(HfO)材料、氧化锆(ZrO)材料或其组合。可以使用CVD技术、ALD技术等来形成或设置铁电层120。
在一个实施例中，铁电层120可以包括至少一种掺杂剂。掺杂剂可以均匀分布在铁电层120中。如果铁电层120包括氧化铪(HfO)材料、氧化锆(ZrO)材料或其组合，则铁电层120可以掺杂有具有二至四的化合价的掺杂剂。例如，铁电层120的掺杂剂可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)和镧(La)中的至少一种。
参照图6，可以对铁电层120应用表面处理工艺ST，以在铁电层120中形成氧空位区120h。氧空位区120h可以具有从铁电层120的顶表面120s向下延伸到铁电层120的主体中的深度t(即厚度t)。氧空位区120h的最大深度(即最大厚度)可以大约是铁电层120的厚度的一半。在一个实施例中，铁电层120可以形成或设置为具有约七(7)nm至约十五(15)nm的厚度，并且氧空位区120h可以形成或设置为具有约二(2)nm至约五(5)nm的深度。在另一个实施例中，铁电层120可以形成或设置为具有约五(5)nm的厚度，并且氧空位区120h可以形成为具有约为一(1)nm至约二(2)nm的深度。
在一个实施例中，表面处理工艺ST可以包括应用于铁电层120的等离子体工艺。等离子体工艺可以使用诸如氩气(Ar)气体、氖(Ne)气体或类似物的惰性气体来执行。如果铁电层120形成为包括金属氧化物材料，则等离子体工艺可以打破金属氧化物材料中的金属氧键，以在金属氧化物材料中产生氧空位10。也就是说，等离子体工艺可以增加在铁电层120中所使用的金属氧化物材料中的氧空位10的浓度。
在另一个实施例中，表面处理工艺ST可以包括用于将掺杂剂注入到铁电层120的上部区域中的掺杂剂注入工艺。如果铁电层120形成为包括金属氧化物材料，则注入到铁电层120中的掺杂剂可以包括具有与金属氧化物材料中包括的金属的化合价不同化合价的金属离子。可以使用离子注入技术将掺杂剂注入到铁电层120中。掺杂剂可以与铁电层120中包含的金属氧化物的氧不完全键合，以在金属氧化物中形成氧空位10。如同等离子体工艺，掺杂剂注入工艺也可以增加在铁电层120中使用的金属氧化物材料中的氧空位10的浓度。
参照图7，栅电极层130可以形成或设置在包括氧空位区120h的铁电层120上。栅电极层130可以形成为包括钨(W)材料、钛(Ti)材料、铜(Cu)材料、铝(Al)材料、铂(Pt)材料、铱(Ir)材料、钌(Ru)材料、氮化钨(WN)材料、氮化钛(TiN)材料、氮化钽(TaN)材料、氧化铱(IrO)材料、氧化钌(RuO)材料、碳化钨(WC)材料、碳化钛(TiC)材料、硅化钨(WSi)材料、硅化钛(TiSi)材料、硅化钽(TaSi)材料或包含上述列出的至少两种不同材料的组合材料。可以使用CVD技术、ALD技术、溅射技术等来形成或设置栅电极层130。
随后，可以使由栅电极层130覆盖的包括氧空位区120h的铁电层120退火，以使铁电层120结晶。结果，如图8所示，可以形成结晶铁电层122(也称为结晶的铁电层122)。在一个实施例中，可以通过使铁电存储器件退火来形成结晶铁电层122，所述铁电存储器件包括衬底101以及依次层叠在衬底101上的界面绝缘层110、包括氧空位区120h的铁电层120和栅电极层130。在约500摄氏度至约1000摄氏度的温度下进行退火。在铁电层120上形成用作覆盖层的栅电极层130之后，可以执行用于形成结晶铁电层122的退火工艺。
再次参考图7，由于氧空位区120h中的氧空位10起到正电荷的作用，可以产生穿过铁电层120的电场Eint。使用穿过铁电层120的电场Eint，铁电存储器件可以被退火，以形成图8中所示的结晶铁电层122。因此，结晶的铁电层122中的晶粒可以形成为具有沿电场Eint排列的极化轴。因此，在结晶的铁电层122中的晶粒的极化轴的取向可以通过氧空位区120h中的氧空位10的浓度和分布情况来控制。
在一个实施例中，如果电场Eint取向为从栅电极层130朝向衬底101，则经历退火工艺的结晶的铁电层122中的晶粒具有与垂直于衬底101的表面101s的方向平行的极化轴。氧空位区120h可以具有约二(2)nm至约五(5)nm的厚度。
参照图9，可以使栅电极层130、结晶的铁电层122和界面绝缘层110图案化，以形成依次层叠在衬底101上的界面绝缘图案115、铁电图案125和栅电极图案135。随后，可以使用栅电极图案135作为离子注入掩模将杂质离子注入到衬底101中，从而形成彼此间隔开的源极区102和漏极区103。源极区102和漏极区103可以形成为具有与衬底101的导电类型相反的导电类型。例如，如果衬底101掺杂有P型杂质离子，则源极区102和漏极区103可以掺杂有N型杂质离子。
在一些其它实施例中，用于使上述且参照图7和图8的铁电层120结晶的退火工艺可以在栅电极层130形成在铁电层120上之前进行。也就是说，在氧空位区120h形成在铁电层120中之后，可以进行用于使铁电层120结晶的退火工艺，随后在结晶的铁电层122上形成栅电极层130。接着，可以使用如上所述且参照图9的相同技术来形成界面绝缘图案115、铁电图案125、栅电极图案135、源极区102和漏极区103。
根据一个实施例的铁电存储器件可以使用如上所述且参照图4至图9的各种工艺来制造。根据该制造方法，可以将表面处理工艺应用于铁电层，以在铁电层中形成氧空位区。随后，包括氧空位区的铁电层可以被退火，以形成结晶的铁电层。
氧空位区中的氧空位形成穿过铁电层的电场。在退火工艺期间，电场影响在结晶的铁电层中形成的晶粒的极化轴的排列。随后，当铁电存储器件以写入模式或读取模式工作时，在结晶的铁电层中形成的单元极化取向与晶粒的极化轴平行。因此，可以提高铁电存储器件的开关操作的可靠性。
图10是示出了根据本公开的另一个实施例的铁电存储器件的制造方法的截面图。参照图10，与图4至图9中所示的实施例相比，根据本实施例的方法可以进一步包括在使铁电层120退火以形成图8所示的结晶的铁电层122后利用氢气作为环境气体进行的附加退火工艺。
在进行氢退火工艺的同时，氢H2可以通过栅电极层130注入到结晶的铁电层122中。注入到结晶的铁电层122中的氢H2可以与氧空位10反应，以去除氧空位10。氢退火工艺可以在约300摄氏度至约500摄氏度的温度下执行。
由于氧空位区会促进泄漏电流，因此可以进行氢退火工艺以去除氧空位。在没有退火工艺的情况下，当在铁电存储器件的写入操作或读取操作期间将外部电压施加到栅电极图案135时，根据电压偏置，氧空位10可以朝向栅电极图案135或衬底101移动，以在铁电存储器件中引起泄漏电流。因此，可以进行氢退火工艺来去除在铁电存储器件中引起泄漏电流的氧空位10。
随后，可以使用如上所述且参照图9的相同技术来形成界面绝缘图案115、铁电图案125、栅电极图案135、源极区102和漏极区103。
在一些其它实施例中，氢退火工艺可以在如图9所示形成源极区102和漏极区103之后进行。在另一个实施例中，可以在形成栅电极图案135、铁电图案125和界面绝缘图案115之后但在形成源极区102和漏极区103之前进行氢退火工艺。
图11是示出了根据本公开的又一个实施例的铁电存储器件的制造方法的截面图。参照图11，与图4至图9中所示的实施例相比较，根据本实施例的方法可以进一步包括在使铁电层120退火以形成图8所示的结晶的铁电层122之后用于将氟离子F注入至结晶的铁电层122中的工艺。可以使用离子注入技术将氟离子F注入到结晶的铁电层122中。注入到结晶的铁电层122中的氟离子F可以与氧空位10反应并有效地去除它们。
随后，可以使用如上所述且参照图9的相同技术来形成界面绝缘图案115、铁电图案125、栅电极图案135、源极区102和漏极区103。
在一些其它实施例中，可以在形成源极区102和漏极区103之后执行氟注入工艺。在其它实施例中，可以在形成栅电极图案135、铁电图案125和界面绝缘图案115之后但在形成源极区102和漏极区103形成之前执行氟注入工艺。
在一些其它实施例中，图10所示的氢退火工艺和图11所示的氟注入工艺可以在铁电层120结晶之后以任意次序或顺序来进行。
为了说明的目的，已公开本公开的实施例。本领域的普通技术人员将认识到的是，在不偏离所附权利要求中所公开的本公开的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (20)

1.一种制造铁电存储器件的方法，所述方法包括：
准备衬底；
在所述衬底上形成界面绝缘层；
在所述界面绝缘层上形成铁电层；
将表面处理工艺应用于所述铁电层，以在所述铁电层中形成氧空位区；
在所述铁电层上形成栅电极层；以及
使所述铁电层退火以使所述铁电层结晶。
2.如权利要求1所述的方法，其中，所述铁电层形成为包括二元金属氧化物材料。
3.如权利要求2所述的方法，其中，所述铁电层形成为包括氧化铪HfO材料和氧化锆ZrO材料中的至少一种。
4.如权利要求1所述的方法，其中，所述表面处理工艺包括应用于所述铁电层的等离子体工艺。
5.如权利要求4所述的方法，其中，使用惰性气体执行所述等离子体工艺。
6.如权利要求1所述的方法，其中，所述表面处理工艺包括将掺杂剂注入到所述铁电层的上部区域中。
7.如权利要求6所述的方法，
其中，所述铁电层包括二元金属氧化物材料，并且所述掺杂剂包括化合价与所述二元金属氧化物材料中的金属原子的化合价不同的金属离子。
8.如权利要求7所述的方法，其中，所述铁电层形成为包括氧化铪HfO材料或氧化锆ZrO材料，并且所述掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、钛Ti、锆Zr、钆Gd和镧La中的至少一种。
9.如权利要求1所述的方法，
其中，所述铁电层具有约7nm至约15nm的厚度；
其中，所述氧空位区形成为从所述铁电层的顶表面具有大约2nm至约5nm的深度。
10.如权利要求1所述的方法，其中，在所述铁电层上形成所述栅电极层并且所述栅电极层用作所述铁电层的覆盖层之后使所述铁电层退火。
11.如权利要求1所述的方法，其中，在约500摄氏度至约1000摄氏度的温度下使所述铁电层退火。
12.如权利要求1所述的方法，还包括：在使所述铁电层结晶之后，将第二退火工艺应用于结晶的所述铁电层，
其中，使用氢气作为环境气体进行所述第二退火工艺。
13.如权利要求1所述的方法，还包括在使所述铁电层结晶之后将氟离子注入到结晶的所述铁电层中。
14.一种制造铁电存储器件的方法，该方法包括：
准备衬底；
在所述衬底上形成界面绝缘层；
在所述界面绝缘层上形成包括金属氧化物材料的铁电层；
将表面处理工艺应用于所述铁电层，以增加所述金属氧化物材料中氧空位的浓度；
在所述铁电层上形成栅电极层；以及
使用所述栅电极层作为覆盖层来使所述铁电层退火以使所述铁电层结晶。
15.如权利要求14所述的方法，其中，所述金属氧化物材料包括氧化铪HfO材料和氧化锆ZrO材料中的至少一种。
16.如权利要求14所述的方法，其中，所述表面处理工艺包括使用惰性气体执行的等离子体工艺。
17.如权利要求14所述的方法，其中，所述表面处理工艺包括将掺杂剂注入到所述铁电层的上部区域中。
18.如权利要求17所述的方法，
其中，所述铁电层包括二元金属氧化物材料，并且所述掺杂剂包括化合价与所述二元金属氧化物材料中的金属原子的化合价不同的金属离子。
19.如权利要求14所述的方法，
其中，通过所述表面处理工艺在所述铁电层中形成表面处理区域，所述表面处理区域具有从所述铁电层的顶表面的预定深度；
其中，所述预定深度的最大值约为所述铁电层的厚度的一半。
20.如权利要求14所述的方法，其中，在约500摄氏度至约1000摄氏度的温度下进行退火。
CN201810762994.9A 2017-07-14 2018-07-12 铁电存储器件的制造方法 Active CN109256385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170089924A KR20190008049A (ko) 2017-07-14 2017-07-14 강유전성 메모리 소자의 제조 방법
KR10-2017-0089924 2017-07-14

Publications (2)

Publication Number Publication Date
CN109256385A true CN109256385A (zh) 2019-01-22
CN109256385B CN109256385B (zh) 2023-05-26

Family

ID=64999647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810762994.9A Active CN109256385B (zh) 2017-07-14 2018-07-12 铁电存储器件的制造方法

Country Status (3)

Country Link
US (1) US10475653B2 (zh)
KR (1) KR20190008049A (zh)
CN (1) CN109256385B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928116A (zh) * 2019-12-06 2021-06-08 财团法人工业技术研究院 铁电记忆体
CN113380825A (zh) * 2020-05-28 2021-09-10 台湾积体电路制造股份有限公司 铁电存储器器件及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210036714A (ko) 2019-09-26 2021-04-05 삼성전자주식회사 강유전 박막 구조체 및 그 제조방법과, 강유전 박막 구조체를 포함하는 전자 소자
KR20210047592A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 전자 소자 및 그 제조방법
KR20210138993A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 박막 구조체 및 이를 포함하는 반도체 소자
DE102020132373A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung und deren ausbildungsverfahren
US11569382B2 (en) * 2020-06-15 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
JP2022051465A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114199A (en) * 1995-08-30 2000-09-05 Sony Corporation Manufacturing method for ferroelectric film and nonvolatile memory using the same
US6309894B1 (en) * 1996-07-09 2001-10-30 Hitachi, Ltd Semiconductor memory and method of manufacturing the same
US6335207B1 (en) * 2000-07-26 2002-01-01 Seung Ki Joo Method for fabricating ferroelectric thin film
US20050236652A1 (en) * 2004-04-23 2005-10-27 Takeshi Kijima MFS type field effect transistor, its manufacturing method, ferroelectric memory and semiconductor device
US20100252867A1 (en) * 2007-10-26 2010-10-07 University Of Seoul MFMS-FET, Ferroelectric Memory Device, And Methods Of Manufacturing The Same
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
CN103981573A (zh) * 2014-05-21 2014-08-13 宁波大学 提高钙钛矿结构铁电材料居里温度的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709359B2 (en) 2007-09-05 2010-05-04 Qimonda Ag Integrated circuit with dielectric layer
JP6121819B2 (ja) * 2013-07-04 2017-04-26 株式会社東芝 半導体装置および誘電体膜
JP6071825B2 (ja) 2013-09-20 2017-02-01 株式会社東芝 不揮発性記憶装置
JP6751866B2 (ja) * 2016-04-22 2020-09-09 国立研究開発法人産業技術総合研究所 半導体強誘電体記憶素子の製造方法及び半導体強誘電体記憶トランジスタ
DE102016015010A1 (de) * 2016-12-14 2018-06-14 Namlab Ggmbh Integrierte Schaltung, die eine ferroelektrische Speicherzelle enthält, und ein Herstellungsverfahren dafür
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114199A (en) * 1995-08-30 2000-09-05 Sony Corporation Manufacturing method for ferroelectric film and nonvolatile memory using the same
US6309894B1 (en) * 1996-07-09 2001-10-30 Hitachi, Ltd Semiconductor memory and method of manufacturing the same
US6335207B1 (en) * 2000-07-26 2002-01-01 Seung Ki Joo Method for fabricating ferroelectric thin film
US20050236652A1 (en) * 2004-04-23 2005-10-27 Takeshi Kijima MFS type field effect transistor, its manufacturing method, ferroelectric memory and semiconductor device
US20100252867A1 (en) * 2007-10-26 2010-10-07 University Of Seoul MFMS-FET, Ferroelectric Memory Device, And Methods Of Manufacturing The Same
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
CN103981573A (zh) * 2014-05-21 2014-08-13 宁波大学 提高钙钛矿结构铁电材料居里温度的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUN XU ET AL.: "Ferroelectric phase stabilization of HfO2 by nitrogen doping", 《APPLIED PHYSICS EXPRESS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928116A (zh) * 2019-12-06 2021-06-08 财团法人工业技术研究院 铁电记忆体
CN112928116B (zh) * 2019-12-06 2024-03-22 财团法人工业技术研究院 铁电记忆体
CN113380825A (zh) * 2020-05-28 2021-09-10 台湾积体电路制造股份有限公司 铁电存储器器件及其形成方法

Also Published As

Publication number Publication date
KR20190008049A (ko) 2019-01-23
US10475653B2 (en) 2019-11-12
CN109256385B (zh) 2023-05-26
US20190019683A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
CN109256385A (zh) 铁电存储器件的制造方法
US10964721B2 (en) Semiconductor devices including ferroelectric layer and methods of fabricating the same
US11848193B2 (en) Ferroelectric semiconductor device and method of manufacturing the same
US10453514B2 (en) Ferroelectric memory device and method of manufacturing the same
CN108511517A (zh) 铁电存储器件和制造其的方法
TWI426598B (zh) 用於電子裝置之電子阻隔層
US10923501B2 (en) Ferroelectric memory device and method of manufacturing the same
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
CN109075168A (zh) 具有耐腐蚀复合间隙壁的三维存储器件
TW200917467A (en) Highly scalable thin film transistor
US10593699B2 (en) Ferroelectric memory device
US20230012093A1 (en) Non-volatile storage device, non-volatile storage element, and manufacturing method for their production
CN107785376A (zh) 3d交叉条非易失性存储器
US7989290B2 (en) Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US20230189532A1 (en) Memory cell, memory cell arrangement, and methods thereof
CN103178067A (zh) 非易失性存储装置及其制造方法
US20230378309A1 (en) Ferroelectric channel field effect transistor
US11404638B2 (en) Multi-doped data storage structure configured to improve resistive memory cell performance
CN114446970A (zh) 存储器单元、电容存储器结构及其方法
KR20220148640A (ko) 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US20230268385A1 (en) Electronic devices and methods of manufacturing the same
WO2007041108A1 (en) Contact spacer formation using atomic layer deposition
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
US20240032305A1 (en) Memory cell and methods for processing a memory capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea