CN103178067A - 非易失性存储装置及其制造方法 - Google Patents

非易失性存储装置及其制造方法 Download PDF

Info

Publication number
CN103178067A
CN103178067A CN2012105572188A CN201210557218A CN103178067A CN 103178067 A CN103178067 A CN 103178067A CN 2012105572188 A CN2012105572188 A CN 2012105572188A CN 201210557218 A CN201210557218 A CN 201210557218A CN 103178067 A CN103178067 A CN 103178067A
Authority
CN
China
Prior art keywords
oxide
nonvolatile memory
memory devices
electrode
maintaining part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105572188A
Other languages
English (en)
Other versions
CN103178067B (zh
Inventor
薮原秀彦
广谷太志
片冈淳司
龟冈恒志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103178067A publication Critical patent/CN103178067A/zh
Application granted granted Critical
Publication of CN103178067B publication Critical patent/CN103178067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及非易失性存储装置及其制造方法。根据一个实施方式,本发明的非易失性存储装置具备第1电极、第2电极、设在第1电极与第2电极之间的存储单元。存储单元具有保持部、电阻变化部、离子供给部。保持部设在第1电极上且具有电子阱。电阻变化部设在保持部上。离子供给部设在电阻变化部与第2电极之间且含有金属元素。

Description

非易失性存储装置及其制造方法
(相关文献的引用)
本申请基于由2011年12月20日提出申请的在先日本专利申请2011-278990号产生的优先权的利益,并要求享有该利益,在此通过引用包含其全部内容。
技术领域
本发明涉及非易失性存储装置及其制造方法。
背景技术
已有在两个电极间设有电阻变化部和离子供给部的非易失性存储装置。
在这样的非易失性存储装置中,当以离子供给部侧的电极为正极、以电阻变化部侧的电极为负极而施加电压时,离子供给部中所含的金属会变成离子而在电阻变化部中扩散,并从负极侧的电极接受电子,从而在两个电极间形成金属的导电路径(filament)。由此,离子供给部侧的电极与电阻变化部侧的电极之间的电阻处于低的状态。
另一方面,当施加极性相反的电压时,已成为导电路径的金属通过离子化使导电路径变短、甚至消失。由此,离子供给部侧的电极与电阻变化部侧的电极之间的电阻处于高的状态。
如此,即可形成至少两个电阻状态,从而能够存储数据。
但是,在这样的非易失性存储装置中存在以下问题:例如即使在不施加电压的状态下,所形成的导电路径也会变短等,从而使电阻状态发生改变。
为此,希望开发出能够长时间保持电阻状态的特性(数据保持特性)高的非易失性存储装置。
发明内容
发明所要解决的问题
本发明在于提供能够实现数据保持特性的提高的非易失性存储装置及其制造方法。
用于解决问题的手段
根据一个实施方式,非易失性存储装置具备第1电极、第2电极、设在第1电极与第2电极之间的存储单元。存储单元具有保持部、电阻变化部、离子供给部。保持部设在第1电极上且具有电子阱。电阻变化部设在保持部上。离子供给部设在电阻变化部与第2电极之间且含有金属元素。
发明效果
本发明能够提供可实现数据保持特性的提高的非易失性存储装置及其制造方法。
附图说明
图1是用于例示第1实施方式的非易失性存储装置的剖面示意图。
图2A~C是用于例示比较例的非易失性存储装置101的作用的剖面示意图。
图3是用于例示非易失性存储装置1的作用的剖面示意图。
图4A~E是用于例示非易失性存储装置1的制造方法的工序剖面示意图。
图5是用于例示层叠了的存储单元2的一个例子的剖面示意图。
具体实施方式
以下,一边参照附图一边对实施方式进行例示。
另外,各附图中对同样的构成要素赋予同一符号并适当省略详细的说明。
参照附图对第1实施方式进行说明。图1是用于例示非易失性存储装置的剖面示意图。
另外,在图1中,主要示出存储单元的部分,省略了设在非易失性存储装置1中的已知的字线、位线、保护膜、层间绝缘膜、接头、外围电路部等。
如图1所示,非易失性存储装置1具备第1电极3、存储单元2和第2电极8。
第1电极3由导电性材料形成。
作为导电性材料,没有特别限定,例如可例示出钨(W)、氮化钨(WN)、碳化钨(WC)、钛(Ti)、氮化钛(TiN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)、硅化物、添加有掺杂元素的硅等。
第2电极8设在后述的离子供给部7上。
第2电极8由导电性材料形成。第2电极8的材料可以与第1电极3的材料相同。
另外,第1电极3、第2电极8与未图示的字线、位线连接。
此外,还可以将第1电极3、第2电极8作为字线、位线。
在设于第1电极3与第2电极8之间的存储单元2上,设有存储部4、离子供给部7。
在存储部4上设有保持部5、电阻变化部6。
保持部5设在第1电极3上。
保持部5俘获从后述的导电路径7a向第1电极3侧移动的电子。或者,保持部5俘获来自第1电极3侧的电子。
为此,保持部5具有俘获电子的电子阱。
例如,保持部5可以含有具有电子阱的金属氧化物。
例如,保护部5可以由具有因缺氧等而产生的缺陷的金属氧化物等形成。
在这种情况下,金属氧化物可以为氧化铪(HfOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、氧化镧(LaxOy)、氧化钽(TaxOy)、氧化锶(SrxOy)、氧化钇(YxOy)、氧化钡(BaxOy)、氧化锌(ZnxOy)等。
另外,保持部5可以由一层形成,也可以是多个层层叠而成的。
例如,保持部5可以是由硅氧化物(SiOx)形成的层与由上述金属氧化物形成的层层叠而成的。
在这样的情况下,保持部5可以具有含有硅氧化物(SiOx)的层;以及含有选自由氧化铪(HfOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、氧化镧(LaxOy)、氧化钽(TaxOy)、氧化锶(SrxOy)、氧化钇(YxOy)、氧化钡(BaxOy)、氧化锌(ZnxOy)组成的组中的至少一种的层。
当制成多个层层叠而成的保持部5时,不仅各层内部的电子阱可以俘获电子,而且生成在各层的界面上的电子阱也可以俘获电子。
根据本发明者们所获得的知识,保持部5的电子阱密度优选为1×1011/cm3以上。
当保持部5的电子阱密度为1×1011/cm3以上时,能够充分阻碍构成后述的导电路径7a的金属离子化。
由此,能够长时间保持规定的电阻状态,从而能够提高数据保持特性。
另外,保持部5的电子阱密度优选为1×1013/cm3以下。
当保持部5的电子阱密度超过1×1013/cm3时,有可能会容易产生漏电流。
另外,保持部5的相对介电常数优选高于电阻变化部6的相对介电常数。这样即可施加高电压,因此容易形成后述的导电路径7a。
例如,保持部5可以含有选自由相对介电常数高于硅氧化物的金属氧化物、相对介电常数高于硅氧化物的金属氮化物、相对介电常数高于硅氧化物的金属氧化物与金属氮化物的混合物组成的组中的至少一种。或者,还可以是由这些材料形成的多个层层叠而成的保持部。
在多个层层叠的情况下,多个层可以分别含有选自由相对介电常数高于硅氧化物的金属氧化物、相对介电常数高于硅氧化物的金属氮化物、相对介电常数高于硅氧化物的金属氧化物与金属氮化物的混合物组成的组中的互不相同的至少一种。
另外,关于保持部5的作用和效果的详细内容见后述。
电阻变化部6设在保持部5上。
电阻变化部6由电阻高、且不会妨碍来自离子供给部7的离子扩散的材料形成。
例如,电阻变化部6可以由非晶硅、硅氧化物等形成。
离子供给部7设在电阻变化部6与第2电极8之间。
离子供给部7向电阻变化部6的内部扩散金属离子,从扩散后的金属离子析出金属从而在电阻变化部6的内部形成导电路径。
例如,离子供给部7可以由银(Ag)、铜(Cu)、钴(Co)、镍(Ni)、铝(Al)、钛(Ti)等金属、或者它们的合金等形成。
接着,与非易失性存储装置1的作用一起例示出保持部5的作用和效果。
图2A~C是用于例示比较例的非易失性存储装置101的作用的剖面示意图。
另外,在图2A~C中,主要例示存储单元102的作用。
如图2A所示,在比较例的非易失性存储装置101中设有第1电极103、存储单元102、第2电极108。
在存储单元102中设有电阻变化部106、离子供给部107。
这里,第1电极103、离子供给部107、第2电极108可以分别与上述的第1电极3、离子供给部7、第2电极8相同。
另外,非易失性存储装置101中的存储部即电阻变化部106可以与上述的电阻变化部6相同。
即,比较例的非易失性存储装置101是未设有保持部5的情况。
在这样的非易失性存储装置101中,以第1电极103为负极、第2电极108为正极的方式施加电压。
这样即如图2B所示,构成离子供给部107的金属(例如银(Ag))发生正离子化,在电场的作用下向负极(第1电极103)一侧移动,离子化后的金属析出,从而在电阻变化部106的内部形成导电路径107a。当形成导电路径107a时,第1电极103与第2电极108之间的电阻处于低的状态。
另外,在形成有导电路径107a的状态下以第1电极103为正极、第2电极108为负极的方式施加电压。
这样,构成导电路径107a的金属发生离子化,从而导电路径107a变短或消失。
当导电路径107a变短或消失时,第1电极103与第2电极108之间的电阻处于高的状态。
如此,即可形成至少两个电阻状态,所以能够存储数据。
这里,在形成有导电路径107a的状态下,即使未在第1电极103与第2电极108之间施加电压,有时导电路径107a也会变短。
例如,在电子从导电路径107a与第1电极103相接的部分、或其附近的导电路径107a向第1电极103侧移动的同时,构成导电路径107a的金属发生离子化。
例如,当构成导电路径107a的金属为银(Ag)时,Ag→Ag离子(Ag+)+电子(e-),电子(e-)向第1电极103侧移动,同时银(Ag)发生Ag离子化。
当这样的反应持续发生时,会如图2C所示那样,导电路径107a和第1电极103被隔离,无法维持低电阻状态。
即,无法长时间保持规定的电阻状态,数据保持特性有可能会变差。
与此相对,由于在本实施方式的非易失性存储装置1中设有保持部5,因此能够长时间保持规定的电阻状态。
接着,与本实施方式的非易失性存储装置1的作用一起例示保持部5的作用和效果。
图3是用于例示非易失性存储装置1的作用的剖面示意图。
对于非易失性存储装置1,以第1电极3为负极、第2电极8为正极的方式施加电压。
这样,构成离子供给部7的金属(例如银(Ag))发生离子化,在电场的作用下沿着电阻变化部6的内部朝向第1电极3侧扩散。沿着电阻变化部6的内部扩散后的金属离子在第1电极3的附近接受电子,再次作为金属析出。
然后,通过反复进行构成离子供给部7的金属的离子化、扩散、析出,如图3所示那样在电阻变化部6的内部形成导电路径7a。
当形成导电路径7a时,第1电极3与第2电极8之间的电阻处于低的状态。
另外,在形成有导电路径7a的状态下,以第1电极3为正极、第2电极8为负极的方式施加电压。
这样,构成导电路径7a的金属发生离子化,从而导电路径7a变短、甚至消失。
当导电路径7a变短或消失时,第1电极3与第2电极8之间的电阻处于高的状态。
这样,即可形成至少两种电阻状态,所以能够存储数据。
这里,当电子从导电路径7a与第1电极3相接的部分、或位于其附近的导电路径7a向第1电极3侧移动时,构成导电路径7a的金属会发生离子化,导电路径7a和第1电极3被隔离。因此,无法长时间保持规定的电阻状态,数据保持特性有可能会变差。
为此,在本实施方式的非易失性存储装置1中,在第1电极3上设置具有俘获电子的电子阱的保持部5。
当保持部5所具有的电子阱俘获从导电路径7a移动而来的电子时,被电子阱俘获的电子和从导电路径7a移动而来的电子之间形成平衡状态。
另外,在多个层层叠而成的保持部5的情况下,不仅各层内部的电子阱俘获电子,而且在各层彼此之间的界面处也俘获电子。
因此,电子从导电路径7a向第1电极3侧的移动得到抑制,所以能够阻碍构成导电路径7a的金属的离子化。
其结果是,能够长时间保持规定的电阻状态,所以能够提高数据保持特性。
参照附图对第2实施方式进行说明。对非易失性存储装置1的制造方法进行例示。
图4A~E是用于例示非易失性存储装置1的制造方法的工序剖面示意图。
图4A~E所例示的是制造交叉点型的非易失性存储装置1的情况。
另外,关于设在非易失性存储装置1上的外围电路部等的形成,可适用已知的技术,因此省略它们的例示,这里主要对存储单元2的形成进行例示。
另外,图4中的箭头X、Y、Z表示相互正交的三个方向,例如,X、Y表示与基板的主面平行的方向,Z表示与基板的主面垂直的方向。
首先,如图4A所示那样,形成被加工成存储单元2的形态之前的层叠体21。
即,在晶片等基板20的主面上依次层叠成为第1电极3的膜23、成为保持部5的膜25、成为电阻变化部6的膜26、成为离子供给部7的膜27,从而形成层叠体21。另外,在各膜的形成中,根据需要可以实施热处理等。
另外,各膜的材料可以与上述的材料相同。
关于成为第1电极3的膜23、成为电阻变化部6的膜26、成为离子供给部7的膜27的形成,例如可采用溅射法、化学气相沉积法(CVD:ChemicalVapor Deposition)等已知的成膜法来进行。
如上所述,保持部5具有俘获电子的电子阱。
为此,成为保持部5的膜25由可形成电子阱的材料来形成。
另外,可形成电子阱的材料可以与上述的材料相同。
例如,在形成成为保持部5的膜25的工序中,可以形成含有选自由氧化铪(HfOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、氧化镧(LaxOy)、氧化钽(TaxOy)、氧化锶(SrxOy)、氧化钇(YxOy)、氧化钡(BaxOy)、氧化锌(ZnxOy)组成的组中的至少一种的膜25。
关于成为保持部5的膜25的形成,例如可采用溅射法、低压化学气相沉积法(LPCVD:Low Pressure Chemical Vapor Deposition)、原子层沉积法(ALD:Atomic Layer Deposition)等来进行。
另外,还可以在成为保持部5的膜25的成膜后,例如通过进行离子注入来产生因缺氧等而产生的缺陷,从而形成电子阱。
在成为保持部5的膜25的成膜后进行离子注入的情况下,可以控制保持部5所具有的电子阱的密度。
例如在进行离子注入时,可以控制电子阱的密度,使保持部5的电子阱密度为1×1011/cm3以上。
另外,例如在进行离子注入时,可以控制电子阱的密度,使保持部5的电子阱密度为1×1013/cm3以下。
关于离子注入,例如可以注入氧离子。
接着,如图4B所示那样,在层叠体21上形成沟槽21a。
关于沟槽21a的形成,例如可采用PEP(光刻工艺:Photo EngravingProcess)和RIE法(反应性离子蚀刻法:Reactive Ion etching)等来进行。
另外,在图4B中,例示出了与X方向大致垂直地切割层叠体21而成的剖面。
由此,层叠体21在Y方向上被沟槽21a分离。另外,沿X方向延伸的条状的第1电极3形成于基板20上。
另外,关于对各膜进行蚀刻处理时的蚀刻条件,根据各膜的材料等来适当选择。
例如,蚀刻用的气体、放电条件等可根据各膜的材料等适当改变。
接着,如图4C所示那样,在沟槽21a的内部埋入绝缘物,形成元件分离部30a。
关于元件分离部30a的形成,可采用旋涂法等涂布法来进行。
例如,使用旋涂法,涂布作为聚硅氮烷系材料的全氢聚硅氮烷(PHPS)溶液,即可在沟槽21a的内部形成以二氧化硅(SiO2)为主成分的元件分离部30a。
另外,关于元件分离部30a的形成,还可采用物理气相沉积法(PVD;Physical Vapor Deposition)、化学气相沉积法等。
然后,使用CMP(化学机械抛光:Chemical Mechanical Polishing)法等将形成有元件分离部30a的层叠体21的表面进行平坦化。
接着,如图4D所示那样,在层叠体21上形成沟槽21b。
关于沟槽21b的形成,可以与上述沟槽21a的形成同样地操作。另外,在图4D中,例示出了与Y方向大致垂直地切割层叠体21而成的剖面。
层叠体21在Y方向上被上述沟槽21a分离,在X方向上被沟槽21b分离。
然后,在沟槽21b的内部埋入绝缘物,形成元件分离部30b。
关于元件分离部30b的形成,可以与上述元件分离部30a的形成同样地操作。
另外,使用CMP法等将形成有元件分离部30b的层叠体21的表面进行平坦化。
接着,如图4E所示那样,在层叠体21上形成成为第2电极8的膜,采用PEP及RIE法(反应性离子蚀刻法:Reactive Ion etching)等在层叠体21上形成沿Y方向延伸的条状的第2电极8。
如此操作即可在沿X方向延伸的条状的第1电极3与沿Y方向延伸的条状的第2电极8的交点处形成存储单元2。
在这样的情况下,可以将条状的第1电极3以及条状的第2电极8中的任意一方作为字线、将任意另一方作为位线。
如上所述那样操作即可制造交叉点型的非易失性存储装置1。
另外,在第1实施方式、第2实施方式中所例示的是设置一层存储单元2的情况,但也可以层叠多个存储单元2来进行设置。
在层叠存储单元2的情况下,可以在上下相邻的存储单元2彼此之间设置绝缘层。
另外,对于上下相邻的存储单元2,还可以共用第1电极3或第2电极8。
图5是用于例示层叠了的存储单元2的一个例子的剖面示意图。
如图5所示那样,当上下相邻的存储单元2共用第2电极8时,可以实现非易失性存储装置的小型化和制造工序的简略化。
另外,上下相邻的存储单元2还可以共用第1电极3。
根据以上所例示的实施方式,可以实现能够达成数据保持特性的提高的非易失性存储装置及其制造方法。
对本发明的几个实施方式进行了说明,但这些实施方式是作为例子示出的,并没有打算用于限定发明的范围。这些新颖的实施方式能够以其它各种各样的形态来实施,在不脱离发明主旨的范围内可以进行各种省略、置换、变更。这些实施方式及其变形不仅包含在发明的范围和主旨内,也包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种非易失性存储装置,其是具备第1电极、第2电极、以及设在所述第1电极与所述第2电极之间的存储单元的非易失性存储装置,
所述存储单元具有:
设在所述第1电极上且具有电子阱的保持部;
设在所述保持部上的电阻变化部;以及
设在所述电阻变化部与所述第2电极之间且含有金属元素的离子供给部。
2.根据权利要求1所述的非易失性存储装置,其中,所述保持部含有具有所述电子阱的金属氧化物。
3.根据权利要求1所述的非易失性存储装置,其中,所述保持部含有选自由氧化铪(HfOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、氧化镧(LaxOy)、氧化钽(TaxOy)、氧化锶(SrxOy)、氧化钇(YxOy)、氧化钡(BaxOy)、氧化锌(ZnxOy)组成的组中的至少一种。
4.根据权利要求1所述的非易失性存储装置,其中,所述保持部的电子阱密度为1×1011/cm3以上。
5.根据权利要求1所述的非易失性存储装置,其中,所述保持部的电子阱密度为1×1013/cm3以下。
6.根据权利要求1所述的非易失性存储装置,其中,所述保持部具有层叠了的多个层。
7.根据权利要求1所述的非易失性存储装置,其中,所述保持部具有:
含有硅氧化物(SiOx)的层;以及
含有选自由氧化铪(HfOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、氧化镧(LaxOy)、氧化钽(TaxOy)、氧化锶(SrxOy)、氧化钇(YxOy)、氧化钡(BaxOy)、氧化锌(ZnxOy)组成的组中的至少一种的层。
8.根据权利要求1所述的非易失性存储装置,其中,所述保持部的相对介电常数高于所述电阻变化部的相对介电常数。
9.根据权利要求1所述的非易失性存储装置,其中,所述保持部含有选自由相对介电常数高于硅氧化物的金属氧化物、相对介电常数高于硅氧化物的金属氮化物、相对介电常数高于硅氧化物的金属氧化物与金属氮化物的混合物组成的组中的至少一种。
10.根据权利要求1所述的非易失性存储装置,其中,所述保持部具有层叠了的多个层,
所述多个层分别含有选自由相对介电常数高于硅氧化物的金属氧化物、相对介电常数高于硅氧化物的金属氮化物、相对介电常数高于硅氧化物的金属氧化物与金属氮化物的混合物组成的组中的互不相同的至少一种。
11.根据权利要求1所述的非易失性存储装置,其中,所述离子供给部含有选自由银、铜、钴、镍、铝、钛组成的组中的至少一种。
12.根据权利要求1所述的非易失性存储装置,其中,所述电阻变化部含有非晶硅以及硅氧化物中的至少任一种。
13.根据权利要求1所述的非易失性存储装置,其中,所述离子供给部在所述电阻变化部的内部形成导电路径,
所述保持部俘获从所述导电路径向所述第1电极侧移动的电子。
14.根据权利要求1所述的非易失性存储装置,其中,所述保持部具有层叠了的多个层,
所述保持部在所述多个层的内部和所述多个层之间的界面处俘获从所述导电路径向所述第1电极侧移动的电子。
15.根据权利要求1所述的非易失性存储装置,其中,所述存储单元是多个层叠而设置的。
16.一种非易失性存储装置的制造方法,其是具有第1电极、第2电极、以及设在所述第1电极与所述第2电极之间的存储单元的非易失性存储装置的制造方法,其具备:
在成为所述第1电极的膜上形成成为保持部的膜的工序;
在成为所述保持部的膜上形成成为电阻变化部的膜的工序;以及
在成为所述电阻变化部的膜上形成成为离子供给部的膜的工序,
在所述形成成为保持部的膜的工序中,通过进行离子注入来形成电子阱。
17.根据权利要求16所述的非易失性存储装置的制造方法,其中,在进行所述离子注入时,控制所述电子阱的密度,使所述保持部的电子阱密度为1×1011/cm3以上。
18.根据权利要求16所述的非易失性存储装置的制造方法,其中,在进行所述离子注入时,控制所述电子阱的密度,使所述保持部的电子阱密度为1×1013/cm3以下。
19.根据权利要求16所述的非易失性存储装置的制造方法,其中,在进行所述离子注入时,注入氧离子。
20.根据权利要求16所述的非易失性存储装置的制造方法,其中,在所述形成成为保持部的膜的工序中,形成含有选自由氧化铪(HfOx)、硅氧氮化物(SiOxNy)、氧化铝(AlxOy)、氧化镧(LaxOy)、氧化钽(TaxOy)、氧化锶(SrxOy)、氧化钇(YxOy)、氧化钡(BaxOy)、氧化锌(ZnxOy)组成的组中的至少一种的所述膜。
CN201210557218.8A 2011-12-20 2012-12-20 非易失性存储装置及其制造方法 Active CN103178067B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011278990A JP5480233B2 (ja) 2011-12-20 2011-12-20 不揮発性記憶装置、及びその製造方法
JP2011-278990 2011-12-20

Publications (2)

Publication Number Publication Date
CN103178067A true CN103178067A (zh) 2013-06-26
CN103178067B CN103178067B (zh) 2016-08-03

Family

ID=48609197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210557218.8A Active CN103178067B (zh) 2011-12-20 2012-12-20 非易失性存储装置及其制造方法

Country Status (3)

Country Link
US (1) US9142774B2 (zh)
JP (1) JP5480233B2 (zh)
CN (1) CN103178067B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390611A (zh) * 2015-10-16 2016-03-09 福州大学 一种基于双存储介质层的低功耗阻变存储器及其制备方法
CN108400237A (zh) * 2017-02-07 2018-08-14 华邦电子股份有限公司 导电桥接式随机存取存储器及其制造方法
CN109273597A (zh) * 2018-08-29 2019-01-25 西北工业大学 一种基于SrO阻变存储器及其制备方法
CN112216791A (zh) * 2019-07-10 2021-01-12 中国科学院化学研究所 一种基于溶液法的氧化硅基忆阻器及其制备方法与应用

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634245B2 (en) 2015-01-09 2017-04-25 Micron Technology, Inc. Structures incorporating and methods of forming metal lines including carbon
US9647207B2 (en) 2015-01-26 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory (RRAM) structure
JP6430306B2 (ja) * 2015-03-19 2018-11-28 東芝メモリ株式会社 不揮発性記憶装置
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
JP2020047681A (ja) 2018-09-15 2020-03-26 キオクシア株式会社 半導体記憶装置
JP7092968B2 (ja) 2018-09-22 2022-06-29 豊田合成株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034590A (zh) * 2006-03-11 2007-09-12 三星电子株式会社 存储器件及其操作方法
US20100265750A1 (en) * 2009-04-20 2010-10-21 Tianhong Yan Memory system with data line switching scheme
CN102194512A (zh) * 2010-02-09 2011-09-21 索尼公司 存储元件、存储装置以及存储装置操作方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
JP2007165474A (ja) * 2005-12-12 2007-06-28 Sony Corp 記憶素子及び記憶装置
KR101275800B1 (ko) * 2006-04-28 2013-06-18 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100790882B1 (ko) * 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4816314B2 (ja) 2006-08-08 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP5627166B2 (ja) * 2007-05-09 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体記憶装置の製造方法
JP5227544B2 (ja) * 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
US8294219B2 (en) * 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
WO2009072201A1 (ja) * 2007-12-06 2009-06-11 Fujitsu Limited 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置
JP5458892B2 (ja) * 2007-12-19 2014-04-02 日本電気株式会社 スイッチング素子およびその製造方法
KR20090074344A (ko) * 2008-01-02 2009-07-07 삼성전자주식회사 불휘발성 메모리 장치 및 이를 제조하는 방법
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
US8062918B2 (en) * 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
US8431984B2 (en) * 2008-11-18 2013-04-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices including deep and high density trapping layers
KR20100087571A (ko) * 2009-01-28 2010-08-05 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
KR101595790B1 (ko) * 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
JP2010267784A (ja) * 2009-05-14 2010-11-25 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011014640A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
KR101055748B1 (ko) * 2009-10-23 2011-08-11 주식회사 하이닉스반도체 저항 변화 장치 및 그 제조방법
JP5300773B2 (ja) * 2010-03-29 2013-09-25 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2012064808A (ja) * 2010-09-16 2012-03-29 Sony Corp 記憶素子および記憶装置
JP2012069664A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 抵抗変化型メモリ
US8829482B1 (en) * 2010-09-23 2014-09-09 Adesto Technologies Corporation Variable impedance memory device structure and method of manufacture including programmable impedance memory cells and methods of forming the same
JP5364739B2 (ja) * 2011-02-18 2013-12-11 株式会社東芝 不揮発性抵抗変化素子
JP2012186316A (ja) * 2011-03-04 2012-09-27 Sony Corp 記憶素子および記憶装置
JP5524115B2 (ja) * 2011-03-22 2014-06-18 株式会社東芝 不揮発性半導体記憶装置
US8531867B2 (en) * 2011-05-05 2013-09-10 Adesto Technologies Corporation Conductive filament based memory elements and methods with improved data retention and/or endurance
US8854873B1 (en) * 2011-05-05 2014-10-07 Adesto Technologies Corporation Memory devices, architectures and methods for memory elements having dynamic change in property
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
US20130065377A1 (en) * 2011-09-09 2013-03-14 Intermolecular, Inc. Interface layer improvements for nonvolatile memory applications
US20130051116A1 (en) * 2011-08-24 2013-02-28 Advanced Micro Devices, Inc. Integrated circuit with face-to-face bonded passive variable resistance memory and method for making the same
US20130051117A1 (en) * 2011-08-24 2013-02-28 Advanced Micro Devices, Inc. Integrated circuit with vertically integrated passive variable resistance memory and method for making the same
US20130070513A1 (en) * 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Method and apparatus for direct backup of memory circuits
US20130083048A1 (en) * 2011-09-29 2013-04-04 Advanced Micro Devices, Inc. Integrated circuit with active memory and passive variable resistive memory with shared memory control logic and method of making same
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
US8791445B2 (en) * 2012-03-01 2014-07-29 Intermolecular, Inc. Interfacial oxide used as switching layer in a nonvolatile resistive memory element
US8982602B2 (en) * 2012-08-30 2015-03-17 Adesto Technologies Corporation Memory devices, circuits and, methods that apply different electrical conditions in access operations
US9472756B2 (en) * 2012-09-07 2016-10-18 Kabushiki Kaisha Toshiba Nonvolatile memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034590A (zh) * 2006-03-11 2007-09-12 三星电子株式会社 存储器件及其操作方法
US20100265750A1 (en) * 2009-04-20 2010-10-21 Tianhong Yan Memory system with data line switching scheme
CN102194512A (zh) * 2010-02-09 2011-09-21 索尼公司 存储元件、存储装置以及存储装置操作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390611A (zh) * 2015-10-16 2016-03-09 福州大学 一种基于双存储介质层的低功耗阻变存储器及其制备方法
CN105390611B (zh) * 2015-10-16 2019-01-18 福州大学 一种基于双存储介质层的低功耗阻变存储器及其制备方法
CN108400237A (zh) * 2017-02-07 2018-08-14 华邦电子股份有限公司 导电桥接式随机存取存储器及其制造方法
CN108400237B (zh) * 2017-02-07 2022-01-14 华邦电子股份有限公司 导电桥接式随机存取存储器及其制造方法
CN109273597A (zh) * 2018-08-29 2019-01-25 西北工业大学 一种基于SrO阻变存储器及其制备方法
CN112216791A (zh) * 2019-07-10 2021-01-12 中国科学院化学研究所 一种基于溶液法的氧化硅基忆阻器及其制备方法与应用
CN112216791B (zh) * 2019-07-10 2022-11-22 中国科学院化学研究所 一种基于溶液法的氧化硅基忆阻器及其制备方法与应用

Also Published As

Publication number Publication date
CN103178067B (zh) 2016-08-03
JP5480233B2 (ja) 2014-04-23
JP2013131579A (ja) 2013-07-04
US9142774B2 (en) 2015-09-22
US20130153850A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN103178067B (zh) 非易失性存储装置及其制造方法
US10453514B2 (en) Ferroelectric memory device and method of manufacturing the same
KR102022744B1 (ko) 통합된 산소 격리 구조를 갖는 비휘발성 저항 메모리 소자
JP5488458B2 (ja) 抵抗変化素子及びその製造方法
WO2009096363A1 (ja) 抵抗変化型不揮発性記憶装置とその製造方法
US8581225B2 (en) Variable resistance nonvolatile memory device and method of manufacturing the same
US8466005B2 (en) Method for forming metal oxides and silicides in a memory device
KR20180106661A (ko) 강유전성 메모리 소자 및 그 제조 방법
JP5783961B2 (ja) 不揮発性記憶装置
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
KR20180002940A (ko) 자기 메모리 소자의 제조 방법
JP2010140996A (ja) 不揮発性半導体記憶装置及びその製造方法
US20140264225A1 (en) Resistance-variable memory device
CN109256385A (zh) 铁电存储器件的制造方法
US9735201B2 (en) Memory device
WO2012127735A1 (ja) 抵抗変化素子及び半導体記憶装置
JP2010226058A (ja) 不揮発性記憶装置及びその製造方法
TWI604645B (zh) 供可變電阻式記憶體用之貴金屬/非貴金屬電極
KR102228548B1 (ko) 저항 변화 소자의 제조 방법 및 저항 변화 소자
JP2004056108A (ja) 半導体装置及びその製造方法
US20130134373A1 (en) Nonvolatile resistive memory element with a novel switching layer
KR20090060610A (ko) 저항성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170727

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211013

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.