CN105390611A - 一种基于双存储介质层的低功耗阻变存储器及其制备方法 - Google Patents
一种基于双存储介质层的低功耗阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN105390611A CN105390611A CN201510665569.4A CN201510665569A CN105390611A CN 105390611 A CN105390611 A CN 105390611A CN 201510665569 A CN201510665569 A CN 201510665569A CN 105390611 A CN105390611 A CN 105390611A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- end electrode
- storage medium
- make
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 149
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 12
- 230000008020 evaporation Effects 0.000 claims description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 12
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 12
- 238000004549 pulsed laser deposition Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 239000002355 dual-layer Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 230000009977 dual effect Effects 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910000765 intermetallic Inorganic materials 0.000 claims description 6
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- -1 PCO Polymers 0.000 claims description 4
- 239000004696 Poly ether ether ketone Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- JUPQTSLXMOCDHR-UHFFFAOYSA-N benzene-1,4-diol;bis(4-fluorophenyl)methanone Chemical compound OC1=CC=C(O)C=C1.C1=CC(F)=CC=C1C(=O)C1=CC=C(F)C=C1 JUPQTSLXMOCDHR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229920001971 elastomer Polymers 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 claims description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 3
- 229920002530 polyetherether ketone Polymers 0.000 claims description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 3
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000005457 optimization Methods 0.000 abstract description 2
- 230000032258 transport Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种基于双存储介质层的低功耗阻变存储器及其制备方法，所述存储器包括一衬底；一第一端电极，设置于所述衬底上，并与所述衬底形成良好电接触；一双层阻变介质，设置于所述第一端电极的左侧或上方；一第二端电极，若所述双层阻变介质设置于所述第一端电极的左侧，则所述第二端电极设置于所述双层阻变介质的左侧；若所述双层阻变介质设置于所述第一端电极的上方，则所述第二端电极设置于所述双层阻变介质的上方。本发明的存储器由两个端电极和夹于两电极间的双层存储介质组成，通过参数优选和合理设计，使得该存储器的工作电流为微安级别，这为阻变存储器低功耗运行提供了保证。
Description
技术领域
本发明属于半导体存储器技术领域，特别涉及一种基于双存储介质层的低功耗阻变存储器及其制备方法。
背景技术
阻变存储器（RRAM）通常由简单三明治结构（电极/存储介质/电极）构成，通过施加电信号，改变存储材料的电阻状态，从而实现双稳态的存储功能。在相同体积中，保存更多数据是存储产业不断追求的目标，也是其始终存在的根源。缩小存储器的物理尺寸，以便获得高存储密度是提高存储量的可行手段之一。这将使得在同一空间中存储单元的数量急剧提高，从而导致单位体积中的焦耳热骤增。在三维集成的发展趋势中，这一效应将会更加显著，极不利于存储性能的稳定。因此，控制并降低工作电流，以便降低焦耳热（或功耗）是提高阻变器件的存储密度必然遇到的课题。
发明内容
有鉴于此，本发明的目的是提供一种基于双存储介质层的低功耗阻变存储器及其制备方法，通过厚度优化和参数优选，实现了阻变存储器工作电流和功耗的大大降低。
本发明采用以下方案实现：一种基于双存储介质层的低功耗阻变存储器，其特征在于：包括一衬底；一第一端电极，设置于所述衬底上，并与所述衬底形成良好电接触；一双层阻变介质，设置于所述第一端电极的左侧或上方；一第二端电极，若所述双层阻变介质设置于所述第一端电极的左侧，则所述第二端电极设置于所述双层阻变介质的左侧；若所述双层阻变介质设置于所述第一端电极的上方，则所述第二端电极设置于所述双层阻变介质的上方；
其中，所述的双层阻变介质是由第一氧化层与第二氧化层组成的叠层结构；在第一氧化层与第二氧化层的层间，所述第一氧化层的吉布斯自由能低于所述第二氧化层的吉布斯自由能，所述第一氧化层的电子亲和势也低于所述第二氧化层的电子亲和势，所述第二氧化层的厚度≤15nm且所述第一氧化层的厚度大于所述第二氧化层厚度至少2nm。
进一步地，所述衬底为聚合物、金属、半导体或绝缘体；所述端电极为导电金属、金属合金、导电金属化合物或半导体；所述双层存储介质为半导体或绝缘体。
进一步地，所述聚合物包括塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA以及PI；所述导电金属包括Ta、Cu、Pt、Ti、Au、W、Ni、Al以及Ag；所述金属合金包括Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W以及Al/Zr；所述导电金属化合物包括TiN、TiW、TaN以及WSi；所述半导体包括Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、HfOx、GeOx以及FTO；所述绝缘体包括MgO、ZrOx、HfOx、GeOx以及SiOx。
本发明还采用以下方法实现：一种基于双存储介质层的低功耗阻变存储器的制备方法，其特征在于：包括以下步骤：
步骤S1：在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发制作第一端电极；
步骤S2：在所述第一端电极的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作第二氧化层，并与所述第一端电极形成良好电接触；
步骤S3：在所述第二氧化层的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作第一氧化层，并与所述第二氧化层形成良好电接触，从而形成双存储介质层；
步骤S4：在所述第一氧化层的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极，并形成良好电接触，从而形成具有双介质层的阻变存储器。
进一步地，若所述步骤S2中，在所述第一端电极的左侧制作第二氧化层，则所述步骤S3中，在所述第二氧化层的左侧制作第一氧化层；若所述步骤S2中，在所述第一端电极的上方制作第二氧化层，则所述步骤S3中，在所述第二氧化层的上方制作第一氧化层；
进一步地，若所述步骤S3中，在所述第二氧化层的左侧制作第一氧化层，则所述步骤S4中，在所述第一氧化层的左侧制作第二端电极；若所述步骤S3中，在所述第二氧化层的上方制作第一氧化层，则所述步骤S4中，在所述第一氧化层的上方制作第二端电极。
与现有技术相比，本发明的有益效果提供了一种基于双存储介质层的低功耗阻变存储器及其制备方法，在双介质层间引入电子输运过程中必须克服的能量，从而大大降低了阻变存储器的工作电流，具有很强的实用性和广阔的应用前景。
附图说明
图1为本发明中阻变存储器的结构示意图。
图2为本发明中电子在双介质层中输运的示意图。
图3为本发明中单介质层和双介质层阻变存储器的电流-电压特性。
图示说明：01-第二端电极，02-第一氧化层，03-第二氧化层，04-第一端电极，05-衬底。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。本发明提供优选实施例，只用于本发明做进一步的说明，不应该被认为仅限于在此阐述的实施例，也不能理解为对本发明保护范围的限制，该领域技术熟练人员根据上述发明内容对本发明做出的一些非本质的改进和调整，仍属于本发明的保护范围。下述优选实施例中所使用的实验方法如无特殊说明，均为常规方法；所用的材料、试剂等，如无特殊说明，均可从商业途径获得。在图示中，衬底、第一端电极、阻变存储介质、第二端电极等结构为理想化模型，不应该被认为严格规定其参数、几何尺寸。在此，参考图是本发明理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括能够实现相同功能的其他形状。
本实施例提供一种基于双存储介质层的低功耗阻变存储器，如图1所示，包括：
一衬底05；
一第一端电极（右电极或下电极）04，设置于所述衬底05上，并与所述衬底05形成良好电接触；
一第二氧化层03，设置于所述第一端电极04的左侧或上方；
一第一氧化层02，若所述第二氧化层03设置于第一端电极04的左侧，则所述第一氧化层02设置于所述第二氧化层03的左侧；若所述第二氧化层03设置于第一端电极04的上方，则所述第一氧化层02设置于所述第二氧化层03的上方；
一第二端电极01，若所述第一氧化层02设置于第二氧化层03的左侧，则所述第二端电极01设置于所述第一氧化层02的左侧；若所述第一氧化层02设置于第二氧化层03的上方，则所述第二端电极01设置于所述第一氧化层02的上方；
其中，所述第一氧化层的吉布斯自由能低于所述第二氧化层的吉布斯自由能，所述第一氧化层的电子亲和势也低于所述第二氧化层的电子亲和势，所述第二氧化层的厚度≤15nm且所述第一氧化层的厚度大于所述第二氧化层厚度至少2nm。
在本实施例中，所述衬底05为聚合物、金属、半导体或具有绝缘功能的衬底；所述第一端电极04和第二端电极01的材质为导电金属、金属合金、导电金属化合物或半导体；由所述第一氧化层02和第二氧化层03形成的双层存储介质的材质为半导体或绝缘体。
在本实施例中，所述聚合物包括塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA以及PI；所述导电金属包括Ta、Cu、Pt、Ti、Au、W、Ni、Al以及Ag；所述金属合金包括Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W以及Al/Zr；所述导电金属化合物包括TiN、TiW、TaN以及WSi；所述半导体包括Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、HfOx、GeOx以及FTO；所述绝缘体包括MgO、ZrOx、HfOx、GeOx以及SiOx。
在本实施例中，一种基于双存储介质层的低功耗阻变存储器的制备方法，其特征在于：包括以下步骤：
步骤S1：在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发制作第一端电极；
步骤S2：在所述第一端电极的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作第二氧化层，并与所述第一端电极形成良好电接触；
步骤S3：在所述第二氧化层的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作第一氧化层，并与所述第二氧化层形成良好电接触，从而形成双存储介质层；
步骤S4：在所述第一氧化层的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极，并形成良好电接触，从而形成具有双介质层的阻变存储器。
在本实施例中，若所述步骤S2中，在所述第一端电极的左侧制作第二氧化层，则所述步骤S3中，在所述第二氧化层的左侧制作第一氧化层；若所述步骤S2中，在所述第一端电极的上方制作第二氧化层，则所述步骤S3中，在所述第二氧化层的上方制作第一氧化层；
在本实施例中，若所述步骤S3中，在所述第二氧化层的左侧制作第一氧化层，则所述步骤S4中，在所述第一氧化层的左侧制作第二端电极；若所述步骤S3中，在所述第二氧化层的上方制作第一氧化层，则所述步骤S4中，在所述第一氧化层的上方制作第二端电极。
在本实施例中，如图2所示，由于第一氧化层02和第二氧化层03的电子亲和势不一样，在它们的界面处将形成针对电子输运中必须克服的能量差，这在一定程度上抑制了电流的增加；同时由于第一氧化层02的吉布斯自由能比第二氧化层03的吉布斯自由能小，导致第二氧化层03中的氧离子容易跑到第一氧化层02中。一方面，导致较薄第二氧化层03中出现较多氧空位，使得电子可利用氧空位在第二氧化层03中实现轻松的输运。另一方面，较厚第一氧化层02中的氧空位急剧减少，第一氧化层02的电绝缘特性得到加强，电子在两电极间的输运必须克服两氧化层界面处的能量差，才可跃迁到第一氧化层02的导带中，从而实现电子的输运。因此，真正能够在两电极间输运的电子数量大为减少，这就抑制了电流的增加，从而获得微安级别的工作电流。
以下结合优选的实施例进行详细说明。
实施例1：
一种基于双存储介质层的低功耗阻变存储器，其结构如图1所示，由玻璃衬底05、厚度为200nm的ITO作为第一端电极04、厚度为15nm的ZnO作为第二氧化层03、厚度为30nm的HfOx作为第一氧化层02和厚度为200nm的Ti作为第二端电极01构成。
基于该双存储介质层的阻变存储器的具体制作步骤如下：
将具有ITO导电薄膜的玻璃衬底放入真空室中，采用磁控溅射制备15nm的ZnO作为第二氧化层；随后采用磁控溅射制备30nm的HfOx作为第一氧化层，从而形成双层存储介质；接着在HfOx之上溅射200nm的Ti电极。最后，通过微电子加工工艺，加工出分离的阻变存储器，其电极面积约为40000平方微米。
图3是单层存储介质和上述双层存储介质阻变存储器的实测图。从图中，我们可以看出采用单层ZnO或者单层HfOx作为存储介质，其阻变存储器的工作电流为1mA以上。但若保留其它条件不变，而仅仅将单层存储介质换成符合上述条件的HfOx/ZnO双存储介质层，阻变存储器的最大工作电流大大降低到2μA，功耗也随之大幅降低。
实施例2：
一种基于双存储介质层的低功耗阻变存储器，其结构如图1所示，由PET衬底05、厚度为250nm的ITO作为第一端电极04、厚度为5nm的ZnO作为第二氧化层03、厚度为20nm的GeOx作为第一氧化层02和厚度为200nm的Ti作为第二端电极01构成。
基于该双层存储介质的阻变存储器的具体制作步骤如下：
将具有ITO导电薄膜的PET衬底放入真空室中，采用磁控溅射制备5nm的ZnO作为第二氧化层；随后采用磁控溅射制备20nm的GeOx作为第一氧化层，从而形成双层存储介质；接着在GeOx之上溅射200nm的Ti电极。最后，通过微电子加工工艺，加工出分离的阻变存储器，其电极面积约为10000平方微米。通过类似的测试手段，可以获得的微安级别的低工作电流。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。
Claims (6)
1.一种基于双存储介质层的低功耗阻变存储器，其特征在于：包括
一衬底；
一第一端电极，设置于所述衬底上，并与所述衬底形成良好电接触；
一双层阻变介质，设置于所述第一端电极的左侧或上方；
一第二端电极，若所述双层阻变介质设置于所述第一端电极的左侧，则所述第二端电极设置于所述双层阻变介质的左侧；若所述双层阻变介质设置于所述第一端电极的上方，则所述第二端电极设置于所述双层阻变介质的上方；
其中，所述的双层阻变介质是由第一氧化层与第二氧化层组成的叠层结构；在第一氧化层与第二氧化层的层间，所述第一氧化层的吉布斯自由能低于所述第二氧化层的吉布斯自由能，所述第一氧化层的电子亲和势也低于所述第二氧化层的电子亲和势，所述第二氧化层的厚度≤15nm且所述第一氧化层的厚度大于所述第二氧化层厚度至少2nm。
2.根据权利要求1所述的一种基于双存储介质层的低功耗阻变存储器，其特征在于：所述衬底为聚合物、金属、半导体或绝缘体；所述端电极为导电金属、金属合金、导电金属化合物或半导体；所述双层存储介质为半导体或绝缘体。
3.根据权利要求2所述的一种基于双存储介质层的低功耗阻变存储器，其特征在于：所述聚合物包括塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA以及PI；所述导电金属包括Ta、Cu、Pt、Ti、Au、W、Ni、Al以及Ag；所述金属合金包括Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W以及Al/Zr；所述导电金属化合物包括TiN、TiW、TaN以及WSi；所述半导体包括Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、HfOx、GeOx以及FTO；所述绝缘体包括MgO、ZrOx、HfOx、GeOx以及SiOx。
4.一种如权利要求1所述的基于双存储介质层的低功耗阻变存储器的制备方法，其特征在于：包括以下步骤：
步骤S1：在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发制作第一端电极；
步骤S2：在所述第一端电极的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作第二氧化层，并与所述第一端电极形成良好电接触；
步骤S3：在所述第二氧化层的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作第一氧化层，并与所述第二氧化层形成良好电接触，从而形成双存储介质层；
步骤S4：在所述第一氧化层的左侧或上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极，并形成良好电接触，从而形成具有双介质层的阻变存储器。
5.根据权利要求4所述的一种基于双存储介质层的低功耗阻变存储器的制备方法，其特征在于：若所述步骤S2中，在所述第一端电极的左侧制作第二氧化层，则所述步骤S3中，在所述第二氧化层的左侧制作第一氧化层；若所述步骤S2中，在所述第一端电极的上方制作第二氧化层，则所述步骤S3中，在所述第二氧化层的上方制作第一氧化层。
6.根据权利要求4所述的一种基于双存储介质层的低功耗阻变存储器的制备方法，其特征在于：若所述步骤S3中，在所述第二氧化层的左侧制作第一氧化层，则所述步骤S4中，在所述第一氧化层的左侧制作第二端电极；若所述步骤S3中，在所述第二氧化层的上方制作第一氧化层，则所述步骤S4中，在所述第一氧化层的上方制作第二端电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510665569.4A CN105390611B (zh) | 2015-10-16 | 2015-10-16 | 一种基于双存储介质层的低功耗阻变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510665569.4A CN105390611B (zh) | 2015-10-16 | 2015-10-16 | 一种基于双存储介质层的低功耗阻变存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105390611A true CN105390611A (zh) | 2016-03-09 |
| CN105390611B CN105390611B (zh) | 2019-01-18 |
Family
ID=55422673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510665569.4A Active CN105390611B (zh) | 2015-10-16 | 2015-10-16 | 一种基于双存储介质层的低功耗阻变存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105390611B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807456A (zh) * | 2018-05-24 | 2018-11-13 | 中国科学院微电子研究所 | 一种阻变存储器的设计方法及装置 |
| CN112086557A (zh) * | 2020-09-18 | 2020-12-15 | 华南师范大学 | 一种阻态依赖阈值开关性质的实现方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1815770A (zh) * | 2004-12-21 | 2006-08-09 | 三星电子株式会社 | 具有两种电阻材料层的非易失性存储器件 |
| CN101034732A (zh) * | 2006-03-10 | 2007-09-12 | 三星电子株式会社 | 电阻随机存取存储器装置 |
| CN101106171A (zh) * | 2006-07-10 | 2008-01-16 | 三星电子株式会社 | 包括可变电阻材料的非易失存储器 |
| CN101183705A (zh) * | 2006-11-16 | 2008-05-21 | 三星电子株式会社 | 具有固溶体层的电阻式随机存取存储器及其制造方法 |
| CN102074650A (zh) * | 2009-11-17 | 2011-05-25 | 三星电子株式会社 | 非易失性存储器器件以及其制造方法和操作方法 |
| CN103178067A (zh) * | 2011-12-20 | 2013-06-26 | 株式会社东芝 | 非易失性存储装置及其制造方法 |
| CN103280526A (zh) * | 2013-05-29 | 2013-09-04 | 北京大学 | 一种忆阻层及忆阻器 |
-
2015
- 2015-10-16 CN CN201510665569.4A patent/CN105390611B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1815770A (zh) * | 2004-12-21 | 2006-08-09 | 三星电子株式会社 | 具有两种电阻材料层的非易失性存储器件 |
| CN101034732A (zh) * | 2006-03-10 | 2007-09-12 | 三星电子株式会社 | 电阻随机存取存储器装置 |
| US20070215977A1 (en) * | 2006-03-10 | 2007-09-20 | Samsung Electronics Co., Ltd. | Resistance random access memory device and a method of manufacturing the same |
| CN101106171A (zh) * | 2006-07-10 | 2008-01-16 | 三星电子株式会社 | 包括可变电阻材料的非易失存储器 |
| CN101183705A (zh) * | 2006-11-16 | 2008-05-21 | 三星电子株式会社 | 具有固溶体层的电阻式随机存取存储器及其制造方法 |
| CN102074650A (zh) * | 2009-11-17 | 2011-05-25 | 三星电子株式会社 | 非易失性存储器器件以及其制造方法和操作方法 |
| CN103178067A (zh) * | 2011-12-20 | 2013-06-26 | 株式会社东芝 | 非易失性存储装置及其制造方法 |
| CN103280526A (zh) * | 2013-05-29 | 2013-09-04 | 北京大学 | 一种忆阻层及忆阻器 |
Non-Patent Citations (1)
| Title |
|---|
| A.PRAKASH, ET AL.: "《Bipolar resistive switching memory using bilayer TaOx/WOx films》", 《SOLID-STATE ELECTRONICS》 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108807456A (zh) * | 2018-05-24 | 2018-11-13 | 中国科学院微电子研究所 | 一种阻变存储器的设计方法及装置 |
| CN108807456B (zh) * | 2018-05-24 | 2020-01-21 | 中国科学院微电子研究所 | 一种阻变存储器的设计方法及装置 |
| CN112086557A (zh) * | 2020-09-18 | 2020-12-15 | 华南师范大学 | 一种阻态依赖阈值开关性质的实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105390611B (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1858074B1 (en) | Nonvolatile memory device using oxygen-deficient metal oxide layer and method of manufacturing the same | |
| CN104810476A (zh) | 非挥发性阻变存储器件及其制备方法 | |
| US9178143B2 (en) | Resistive memory structure | |
| CN104659208A (zh) | 非挥发性阻变存储器件及其制备方法 | |
| US8907314B2 (en) | MoOx-based resistance switching materials | |
| CN105226183B (zh) | 一种阻变存储器及提高其正负向电流差的方法 | |
| US10305033B2 (en) | Resistive random access memory | |
| CN102916129A (zh) | 基于氧化钒/氧化锌叠层结构的阻变存储器及其制备方法 | |
| CN102194995A (zh) | 一种基于氧化锌的极性可控阻变存储器及其制备方法 | |
| CN105206743B (zh) | 具有多层器件结构的电阻式随机存取存储器（rram） | |
| CN103682093A (zh) | 电阻式存储单元、电阻式存储阵列及其形成方法 | |
| CN203617055U (zh) | 一种复合电极结构的氧化锌压敏电阻器 | |
| CN105390611B (zh) | 一种基于双存储介质层的低功耗阻变存储器及其制备方法 | |
| CN104103756A (zh) | 一种阻变存储器及采用其实现多值存储的方法 | |
| CN109888093A (zh) | 一种双极型阈值选通器及其制备方法 | |
| CN104795492B (zh) | 一种基于氧化铪/氧化钛叠层结构的低功耗阻变存储器 | |
| CN105355781A (zh) | 一种阻变存储器及其功耗调节方法 | |
| CN103199194B (zh) | 一种多阻态阻变存储器 | |
| CN103730572B (zh) | 一种互补型阻变存储器及其制备方法 | |
| US20090186443A1 (en) | Method to enhance performance of complex metal oxide programmable memory | |
| CN102136487A (zh) | 一种基于氧化锌材料的电阻式ram存储单元及制备方法 | |
| CN102723438A (zh) | 有机阻变型存储单元、存储器及其制备方法 | |
| CN103078053A (zh) | 一种多值阻变存储器及其制备方法 | |
| US11133464B2 (en) | Conductive amorphous oxide contact layers | |
| CN207993903U (zh) | 一种性能可调控且稳定性高的阻变存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |