CN105355781A - 一种阻变存储器及其功耗调节方法 - Google Patents

一种阻变存储器及其功耗调节方法 Download PDF

Info

Publication number
CN105355781A
CN105355781A CN201510665228.7A CN201510665228A CN105355781A CN 105355781 A CN105355781 A CN 105355781A CN 201510665228 A CN201510665228 A CN 201510665228A CN 105355781 A CN105355781 A CN 105355781A
Authority
CN
China
Prior art keywords
oxide layer
end electrode
resistance
substrate
storing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510665228.7A
Other languages
English (en)
Other versions
CN105355781B (zh
Inventor
赖云锋
曾泽村
程树英
林培杰
俞金玲
周海芳
郑巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201510665228.7A priority Critical patent/CN105355781B/zh
Publication of CN105355781A publication Critical patent/CN105355781A/zh
Application granted granted Critical
Publication of CN105355781B publication Critical patent/CN105355781B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种阻变存储器,包括衬底、第一端电极、第二端电极以及双层阻变介质;所述第一端电极设置于所述衬底上,并与衬底形成良好电接触,所述双层阻变介质设置于所述第一端电极的上方,所述第二端电极设置于所述双层阻变介质的上方;所述双层阻变介质包括氧化层1和氧化层2组成的叠层结构,其中氧化层1设置于第二端电极侧,所述氧化层2设置于第一端电极侧,所述氧化层2经等离子处理。本发明制备过程中,采用等离子处理的手段调节电子输运中需要克服的能量,从而获得功耗可调的效果。

Description

一种阻变存储器及其功耗调节方法
技术领域
本发明涉及半导体存储器技术领域,特别是一种阻变存储器及其功耗调节方法。
背景技术
阻变存储器由于具有读写速度快、存储密度高、良好的CMOS工艺兼容性和极佳的微缩能力,而得到工业界和学术界的广泛关注,成为下一代非挥发存储技术中非常有力的竞争者。阻变存储器(RRAM)通常由简单三明治结构(电极/存储介质/电极)构成,通过施加电信号,改变存储材料的电阻值,从而实现双稳态的存储功能(通常,器件由高阻变为低阻的过程称为SET过程,而器件由低阻变为高阻的过程称为RESET过程)。随着器件尺寸的不断缩小和集成度的不断提高,存储器工作过程中产生的焦耳热越来越显著,这极大地影响了存储性能的稳定。另一方面,对微小尺度器件的工作电流进行微调,还有助于工艺和外围电路间的匹配。因此,通过技术手段调节存储器的功耗变得很有意义。
发明内容
有鉴于此,本发明提出一种阻变存储器及其功耗调节方法,调节了阻变存储器的功耗。
本发明的装置采用以下方案实现:一种阻变存储器,具体包括衬底、第一端电极、第二端电极以及双层阻变介质;所述第一端电极设置于所述衬底上,并与衬底形成良好电接触,所述双层阻变介质设置于所述第一端电极的上方,所述第二端电极设置于所述双层阻变介质的上方;所述双层阻变介质包括氧化层1和氧化层2组成的叠层结构,其中氧化层1设置于第二端电极侧,所述氧化层2设置于第一端电极侧,所述氧化层2经等离子处理。
本发明的装置还提供了另一种方案实现:一种阻变存储器,包括衬底、第一端电极、第二端电极以及双层阻变介质;所述第一端电极设置于所述衬底上,并与衬底形成良好电接触,所述双层阻变介质设置于所述第一端电极的左侧,所述第二端电极设置于所述双层阻变介质的左侧;所述双层阻变介质包括氧化层1和氧化层2组成的叠层结构,其中氧化层1设置于第二端电极侧,所述氧化层2设置于第一端电极侧,所述氧化层2经等离子处理。
进一步地,在上述两个方案中,所述衬底为聚合物、金属、半导体或绝缘体;所述第一端电极与第二端电极为导电金属、金属合金、导电金属化合物或半导体;所述双层阻变介质为半导体或绝缘体。
进一步地,在上述两个方案中,所述聚合物为塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA和PI;所述导电金属为Ta、Cu、Pt、Ti、Au、W、Ni、Al或Ag;所述金属合金为Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W或Al/Zr;所述导电金属化合物为TiN、TiW、TaN或WSi;所述半导体为Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、TiOx、TaOx、HfOx、GeOx或FTO;所述绝缘体为AlOx、MgO、ZrOx、HfOx、GeOx或SiOx
本发明的方法采用以下方案实现:一种基于上文装置第一方案所述的阻变存储器的功耗调节方法,具体包括以下步骤:
步骤S1:在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第一端电极;
步骤S2:在所述第一端电极的上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层2,并与所述第一端电极形成良好电接触;
步骤S3:通过等离子处理所述氧化层2的表面;
步骤S4:在等离子处理过氧化层2的上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层1,并与所述氧化层2形成良好电接触,从而形成双层阻变介质;
步骤S5:在所述氧化层1的上方,通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极,并形成良好电接触。
进一步地,步骤S3所述等离子处理采用的等离子源是Ar、N2、O2、CF4、SF6、NH3、H2、CHF3气体中的一种或几种。
本发明还提供了一种基于上文装置第二方案所述的阻变存储器的功耗调节方法,具体包括以下步骤:
步骤S1:在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第一端电极;
步骤S2:在所述第一端电极的左侧通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层2,并与所述第一端电极形成良好电接触;
步骤S3:通过等离子处理所述氧化层2的表面;
步骤S4:在等离子处理过氧化层2的左侧通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层1,并与所述氧化层2形成良好电接触,从而形成双层阻变介质;
步骤S5:在所述氧化层1的左侧,通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极,并形成良好电接触。
进一步地,步骤S3所述等离子处理采用的等离子源是Ar、N2、O2、CF4、SF6、NH3、H2、CHF3气体中的一种或几种。
与现有技术相比,本发明采用等离子处理的方式,调节了电子输运过程中必须克服且处于双层阻变介质界面处的能量,从而实现阻变存储器功耗的可调,具有很强的实用性和广阔的应用前景。
附图说明
图1(a)为本发明中阻变存储器的结构示意图一。
图1(b)为本发明中阻变存储器的结构示意图二。
图2(a)为本发明中单层HfOx、单层ZnO的价带谱和XPS谱图。
图2(b)为本发明中单层HfOx和双层HfOx/ZnO的XPS谱图。
图3为本发明中不同Ar等离子能量处理后HfOx/ZnO阻变存储器SET和RESET过程的功耗。
[主要组件符号说明]
图中:01为第二端电极,02为氧化层1,03为氧化层2,04为第一端电极,05为衬底。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
如图1(a)所示,本发明提供一种阻变存储器,具体包括衬底05、第一端电极04、第二端电极01以及双层阻变介质;所述第一端电极04设置于所述衬底05上,并与衬底05形成良好电接触,所述双层阻变介质设置于所述第一端电极04的上方,所述第二端电极01设置于所述双层阻变介质的上方;所述双层阻变介质包括氧化层1(02)和氧化层2(03)及所述氧化层1(02)和氧化层2(03)组成的叠层结构,其中氧化层1(02)设置于第二端电极侧,所述氧化层2(03)设置于第一端电极侧,所述氧化层2(03)经等离子处理。
如图1(b)所示,本发明的另一种方案:一种阻变存储器,包括衬底05、第一端电极04、第二端电极01以及双层阻变介质;所述第一端电极04设置于所述衬底05上,并与衬底05形成良好电接触,所述双层阻变介质设置于所述第一端电极04的左侧,所述第二端电极01设置于所述双层阻变介质的左侧;所述双层阻变介质包括氧化层1(02)和氧化层2(03)及所述氧化层1(02)和氧化层2(03)组成的叠层结构,其中氧化层1(02)设置于第二端电极侧,所述氧化层2(03)设置于第一端电极04侧,所述氧化层2(03)经等离子处理。
进一步地,在上述两个方案中,所述衬底05为聚合物、金属、半导体或绝缘体;所述第一端电极04与第二端电极01为导电金属、金属合金、导电金属化合物或半导体;所述双层阻变介质为半导体或绝缘体。
进一步地,在上述两个方案中,所述聚合物为塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA和PI;所述导电金属为Ta、Cu、Pt、Ti、Au、W、Ni、Al或Ag;所述金属合金为Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W或Al/Zr;所述导电金属化合物为TiN、TiW、TaN或WSi;所述半导体为Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、TiOx、TaOx、HfOx、GeOx或FTO;所述绝缘体为AlOx、MgO、ZrOx、HfOx、GeOx或SiOx
本发明还提供了一种基于上文装置第一方案所述的阻变存储器的功耗调节方法,具体包括以下步骤:
步骤S1:在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第一端电极;
步骤S2:在所述第一端电极的上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层2,并与所述第一端电极形成良好电接触;
步骤S3:通过等离子处理所述氧化层2的表面;
步骤S4:在等离子处理过氧化层2的上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层1,并与所述氧化层2形成良好电接触,从而形成双层阻变介质;
步骤S5:在所述氧化层1的上方,通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极,并形成良好电接触。
进一步地,步骤S3所述等离子处理采用的等离子源是Ar、N2、O2、CF4、SF6、NH3、H2、CHF3气体中的一种或几种。
本发明还提供了一种基于上文装置第二方案所述的阻变存储器的功耗调节方法,具体包括以下步骤:
步骤S1:在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第一端电极;
步骤S2:在所述第一端电极的左侧通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层2,并与所述第一端电极形成良好电接触;
步骤S3:通过等离子处理所述氧化层2的表面;
步骤S4:在等离子处理过氧化层2的左侧通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层1,并与所述氧化层2形成良好电接触,从而形成双层阻变介质;
步骤S5:在所述氧化层1的左侧,通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极,并形成良好电接触。
进一步地,步骤S3所述等离子处理采用的等离子源是Ar、N2、O2、CF4、SF6、NH3、H2、CHF3气体中的一种或几种。
特别的,图2(a)为本发明中单层HfOx、单层ZnO的价带谱和XPS谱图。图2(b)为本发明中单层HfOx和双层HfOx/ZnO的XPS谱图。图中可见,采用等离子处理氧化层2(03)后,我们发现等离子处理后HfOx/ZnO界面处的能量(1.60-1.52+9.15-8.70+15.55-15.90=0.18电子伏特)高于未经等离子处理HfOx/ZnO界面处的能量(1.60-1.30+8.95-8.80+15.40-15.90=-0.05电子伏特)。由于界面处的能量与电流相关,而电流电压与功耗紧密联系。等离子处理可以调节电流和功耗。
以下结合优选的实施例进行详细说明。
实施例1:
一种阻变存储器,其结构如图1所示,由玻璃衬底05、厚度为200nm的ITO作为第一端电极04、厚度为15nm的ZnO作为氧化层2(03)、厚度为30nm的HfOx作为氧化层1(02)和厚度为200nm的Ti作为第二端电极01构成。
在本实施例中,通过一种调节阻变存储器功耗的工艺方法调节了所述阻变存储器的功耗,具体操作步骤如下:
在本实施例中,将具有ITO导电薄膜的玻璃衬底放入真空室中,采用磁控溅射制备15nm的ZnO作为氧化层2;随后采用不同参数的Ar等离子处理ZnO,处理条件分别为(60瓦,120秒)、(100瓦,120秒)和(100瓦,200秒);接着采用磁控溅射制备30nm的HfOx作为氧化层1,从而形成双层阻变介质;然后在HfOx之上溅射200nm的Ti电极。最后,通过微电子加工工艺,加工出分离的阻变存储器,其电极面积约为40000平方微米。
图3是采用不同参数Ar等离子处理HfOx/ZnO阻变存储器得到的功耗统计。为了保证结果的定性可靠,我们在每组参数中随机选取至少20个器件进行统计。从图中可以看出,无论是SET过程还是RESET过程的功耗都随着Ar等离子处理参数的变化而变化。基本可以看出Ar等离子处理的作用能量(瓦数×作用时间)越高功耗越低。结合图2可以看出,Ar等离子调节电子输运中需要克服的能量,调整了阻变存储器的功耗。
实施例2:
一种阻变存储器,其结构如图1所示,由PET衬底05、厚度为250nm的ITO作为第一端电极04、厚度为5nm的ZnO作为氧化层2(03)、厚度为20nm的GeOx作为氧化层1(02)和厚度为200nm的Ti作为第二端电极01构成。
通过一种调节阻变存储器功耗的工艺方法调节了所述阻变存储器的功耗,具体操作步骤如下:
将具有ITO导电薄膜的PET衬底放入真空室中,采用ALD制备5nm的ZnO作为氧化层2;随后采用100瓦的N2等离子处理氧化锌120秒;接着采用ALD制备20nm的GeOx作为氧化层1;随后在GeOx之上溅射200nm的Ti电极。最后,通过微电子加工工艺,加工出分离的阻变存储器,其电极面积约为10000平方微米。通过与实施例1同样的测试手段,我们发现经过N2等离子处理,GeOx/ZnO界面处的能量减小,而阻变存储器功耗得到一定提高。这进一步说明了,等离子处理调节了阻变存储器的功耗。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (10)

1.一种阻变存储器,其特征在于:包括衬底、第一端电极、第二端电极以及双层阻变介质;所述第一端电极设置于所述衬底上,并与衬底形成良好电接触,所述双层阻变介质设置于所述第一端电极的上方,所述第二端电极设置于所述双层阻变介质的上方;所述双层阻变介质包括氧化层1和氧化层2组成的叠层结构,其中氧化层1设置于第二端电极侧,所述氧化层2设置于第一端电极侧,所述氧化层2经等离子处理。
2.根据权利要求1所述的一种阻变存储器,其特征在于:所述衬底为聚合物、金属、半导体或绝缘体;所述第一端电极与第二端电极为导电金属、金属合金、导电金属化合物或半导体;所述双层阻变介质为半导体或绝缘体。
3.根据权利要求2所述一种阻变存储器,其特征在于:所述聚合物为塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA和PI;所述导电金属为Ta、Cu、Pt、Ti、Au、W、Ni、Al或Ag;所述金属合金为Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W或Al/Zr;所述导电金属化合物为TiN、TiW、TaN或WSi;所述半导体为Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、TiOx、TaOx、HfOx、GeOx或FTO;所述绝缘体为AlOx、MgO、ZrOx、HfOx、GeOx或SiOx
4.一种阻变存储器,其特征在于:包括衬底、第一端电极、第二端电极以及双层阻变介质;所述第一端电极设置于所述衬底上,并与衬底形成良好电接触,所述双层阻变介质设置于所述第一端电极的左侧,所述第二端电极设置于所述双层阻变介质的左侧;所述双层阻变介质包括氧化层1和氧化层2组成的叠层结构,其中氧化层1设置于第二端电极侧,所述氧化层2设置于第一端电极侧,所述氧化层2经等离子处理。
5.根据权利要求4所述的一种阻变存储器,其特征在于:所述衬底为聚合物、金属、半导体或绝缘体;所述第一端电极与第二端电极为导电金属、金属合金、导电金属化合物或半导体;所述双层阻变介质为半导体或绝缘体。
6.根据权利要求5所述一种阻变存储器,其特征在于:所述聚合物为塑料、橡胶、PET、PEN、PEEK、PC、PES、PAR、PCO、PMMA和PI;所述导电金属为Ta、Cu、Pt、Ti、Au、W、Ni、Al或Ag;所述金属合金为Pt/Ti、Ti/Ta、Cu/Ti、Cu/Au、Ti/W或Al/Zr;所述导电金属化合物为TiN、TiW、TaN或WSi;所述半导体为Si、ZrOx、Ge、ZnO、ITO、GZO、AZO、TiOx、TaOx、HfOx、GeOx或FTO;所述绝缘体为AlOx、MgO、ZrOx、HfOx、GeOx或SiOx
7.一种基于权利要求1所述的阻变存储器的功耗调节方法,其特征在于包括以下步骤:
步骤S1:在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第一端电极;
步骤S2:在所述第一端电极的上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层2,并与所述第一端电极形成良好电接触;
步骤S3:通过等离子处理所述氧化层2的表面;
步骤S4:在等离子处理过氧化层2的上方通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层1,并与所述氧化层2形成良好电接触,从而形成双层阻变介质;
步骤S5:在所述氧化层1的上方,通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极,并形成良好电接触。
8.根据权利要求7所述的一种阻变存储器的功耗调节方法,其特征在于:步骤S3所述等离子处理采用的等离子源是Ar、N2、O2、CF4、SF6、NH3、H2、CHF3气体中的一种或几种。
9.一种基于权利要求4所述的阻变存储器的功耗调节方法,其特征在于包括以下步骤:
步骤S1:在衬底上通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第一端电极;
步骤S2:在所述第一端电极的左侧通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层2,并与所述第一端电极形成良好电接触;
步骤S3:通过等离子处理所述氧化层2的表面;
步骤S4:在等离子处理过氧化层2的左侧通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD、溶胶凝胶法或蒸发法制作氧化层1,并与所述氧化层2形成良好电接触,从而形成双层阻变介质;
步骤S5:在所述氧化层1的左侧,通过磁控溅射、PECVD、MOCVD、ALD、MBE、PLD或蒸发法制作第二端电极,并形成良好电接触。
10.根据权利要求9所述的一种阻变存储器的功耗调节方法,其特征在于:步骤S3所述等离子处理采用的等离子源是Ar、N2、O2、CF4、SF6、NH3、H2、CHF3气体中的一种或几种。
CN201510665228.7A 2015-10-16 2015-10-16 一种阻变存储器及其功耗调节方法 Expired - Fee Related CN105355781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510665228.7A CN105355781B (zh) 2015-10-16 2015-10-16 一种阻变存储器及其功耗调节方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510665228.7A CN105355781B (zh) 2015-10-16 2015-10-16 一种阻变存储器及其功耗调节方法

Publications (2)

Publication Number Publication Date
CN105355781A true CN105355781A (zh) 2016-02-24
CN105355781B CN105355781B (zh) 2019-03-12

Family

ID=55331706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510665228.7A Expired - Fee Related CN105355781B (zh) 2015-10-16 2015-10-16 一种阻变存储器及其功耗调节方法

Country Status (1)

Country Link
CN (1) CN105355781B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098937A (zh) * 2016-08-22 2016-11-09 电子科技大学 一种等离子体处理制备金属氧化物薄膜阻变存储器的方法
CN110233203A (zh) * 2018-03-06 2019-09-13 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
CN111628076A (zh) * 2020-06-05 2020-09-04 福州大学 一种突触器件及改善其电导调制行为的方法
WO2020180247A1 (en) * 2019-03-05 2020-09-10 Singapore University Of Technology And Design Physically transient resistive switching memory with ultralow power consumption

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置
CN103258958A (zh) * 2013-05-13 2013-08-21 北京大学 有机阻变存储器及其制备方法
CN104103756A (zh) * 2014-07-25 2014-10-15 福州大学 一种阻变存储器及采用其实现多值存储的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101878530A (zh) * 2008-10-01 2010-11-03 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置
CN103258958A (zh) * 2013-05-13 2013-08-21 北京大学 有机阻变存储器及其制备方法
CN104103756A (zh) * 2014-07-25 2014-10-15 福州大学 一种阻变存储器及采用其实现多值存储的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邬华宇,等: "Electroforming-Free and Highly Uniform Al2O3 Resistive Random Access Memory by ALD-Based In Situ Hydrogen Plasma Treatment", 《CHIN. PHYS. LETT.》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098937A (zh) * 2016-08-22 2016-11-09 电子科技大学 一种等离子体处理制备金属氧化物薄膜阻变存储器的方法
CN110233203A (zh) * 2018-03-06 2019-09-13 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
CN110233203B (zh) * 2018-03-06 2023-04-07 江苏理工学院 一种用于高温工况的类超晶格Zn-Sb/Ge-Sb纳米相变存储薄膜及其制备方法
WO2020180247A1 (en) * 2019-03-05 2020-09-10 Singapore University Of Technology And Design Physically transient resistive switching memory with ultralow power consumption
CN111628076A (zh) * 2020-06-05 2020-09-04 福州大学 一种突触器件及改善其电导调制行为的方法

Also Published As

Publication number Publication date
CN105355781B (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
CN101106171B (zh) 包括可变电阻材料的非易失存储器
US9502647B2 (en) Resistive random-access memory (RRAM) with a low-K porous layer
CN106601907B (zh) 一种选通管材料、选通管单元及其制作方法
CN108831992B (zh) 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法
US9281475B2 (en) Resistive random-access memory (RRAM) with multi-layer device structure
CN105355781A (zh) 一种阻变存储器及其功耗调节方法
JP2007311798A (ja) 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
Sadaf et al. Highly uniform and reliable resistance switching properties in bilayer WOx/NbOx RRAM devices
CN109638153A (zh) 一种选通管材料、选通管器件及其制备方法
Lohn et al. A CMOS compatible, forming free TaOx ReRAM
US20220173315A1 (en) Rram crossbar array circuits with specialized interface layers for low current operation
US10305033B2 (en) Resistive random access memory
US8907314B2 (en) MoOx-based resistance switching materials
CN105226183B (zh) 一种阻变存储器及提高其正负向电流差的方法
WO2016080973A1 (en) A resistive random-access memory in printed circuit board
US10636967B2 (en) Method for manufacturing electrode and resistive random access memory
CN105390611B (zh) 一种基于双存储介质层的低功耗阻变存储器及其制备方法
US20140374693A1 (en) Varied multilayer memristive device
CN112640289B (zh) 利用电场的电流路径范围控制方法及电子电路
CN207993903U (zh) 一种性能可调控且稳定性高的阻变存储器
TWI508072B (zh) 阻變式記憶體及其製造方法
TWI585766B (zh) 電極的製造方法及電阻式隨機存取記憶體
CN105006518A (zh) 电阻式随机存取存储器及其制造方法
CN102299258B (zh) 电阻存储器存储单元的制作方法
KR101402085B1 (ko) 환원반응을 통한 비휘발성 저항 스위칭 메모리 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190312