TWI508072B - 阻變式記憶體及其製造方法 - Google Patents

阻變式記憶體及其製造方法 Download PDF

Info

Publication number
TWI508072B
TWI508072B TW101137144A TW101137144A TWI508072B TW I508072 B TWI508072 B TW I508072B TW 101137144 A TW101137144 A TW 101137144A TW 101137144 A TW101137144 A TW 101137144A TW I508072 B TWI508072 B TW I508072B
Authority
TW
Taiwan
Prior art keywords
oxide
electrode
resistive memory
variable resistance
resistance layer
Prior art date
Application number
TW101137144A
Other languages
English (en)
Other versions
TW201415459A (zh
Inventor
Huang Chung Cheng
Yu Chih Huang
Huan Min Lin
Original Assignee
Huang Chung Cheng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huang Chung Cheng filed Critical Huang Chung Cheng
Priority to TW101137144A priority Critical patent/TWI508072B/zh
Publication of TW201415459A publication Critical patent/TW201415459A/zh
Application granted granted Critical
Publication of TWI508072B publication Critical patent/TWI508072B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

阻變式記憶體及其製造方法
本發明是有關於一種記憶體，且特別是有關於一種阻變式記憶體。
隨著各種電子產品的蓬勃發展及功能需求的提升，使得當前全球記憶體市場需求急速擴張，其中又以非揮發性記憶體(Non-Volatile Memory,NVM)的快速成長最引人注目。為了因應此產業變化，全球各大廠與研究機構對於下一個世代記憶體技術開發均早已如火如荼般地展開。在各種可能的技術中，阻變式記憶體(Resistive Random Access Memory,RRAM)為相當受到注目的技術之一。
阻變式記憶體的基本原理是藉由改變施加的電壓來調控可變電阻層的電阻值，而以不同的電阻值來代表不同位元值，例如以高阻態代表位元值「1」，且以低阻態代表位元值「0」。
此外，由於阻變式記憶體具有可高密度堆疊、可高速操作以及非揮發性的特性，因此阻變式記憶體具有與其它非揮發性記憶體競爭的潛力。
本發明提供一種阻變性記憶體，其具有較佳的電阻切換特性及操作效能。
本發明提供一種阻變性記憶體的製造方法，其可製作出高效能的阻變性記憶體。
本發明提出一種阻變性記憶體，包括第一電極、第二電極、可變電阻層及銅氧化物層。第二電極設置於第一電極上。可變電阻層設置於第一電極與第二電極之間。銅氧化物層設置於第一電極與可變電阻層之間，或是設置於第二電極與可變電阻層之間。
依照本發明的一實施例所述，在上述之阻變性記憶體中，銅氧化物層的材料例如是以Cux Oy 表示的化合物，其中x為1至4，且y為1至4。
依照本發明的一實施例所述，在上述之阻變性記憶體中，第一電極與第二電極的材料分別可為導體材料。
依照本發明的一實施例所述，在上述之阻變性記憶體中，導體材料例如是鉑、鎢、鋁、鈦、錫、鉻、鉭、鎳、碳、氧化銦錫、氟摻雜氧化錫或鋁摻雜氧化鋅。
依照本發明的一實施例所述，在上述之阻變性記憶體中，可變電阻層的材料例如是絕緣材料或半導體材料。
依照本發明的一實施例所述，在上述之阻變性記憶體中，絕緣材料例如是氧化鉿、氧化鎂、氧化鋯或氧化鋁。
依照本發明的一實施例所述，在上述之阻變性記憶體中，半導體材料例如是氧化鋅、氧化鎳或氧化鈦。
依照本發明的一實施例所述，在上述之阻變性記憶體中，可變電阻層的材料例如是金屬氧化物。
依照本發明的一實施例所述，在上述之阻變性記憶體 中，金屬氧化物例如是氧化銦錫、氟掺雜氧化錫、鋁掺雜氧化鋅、氧化鉿、氧化鎂、氧化鋯、氧化鋁、氧化鋅、氧化鎳或氧化鈦。
依照本發明的一實施例所述，在上述之阻變性記憶體中，可變電阻層的材料例如是高介電常數材料。
依照本發明的一實施例所述，在上述之阻變性記憶體中，高介電常數材料例如是氧化鉿、氧化鎂、氧化鋯或氧化鋁。
本發明提出一種阻變性記憶體的製造方法，包括下列步驟。在基底上形成第一電極。在第一電極上形成可變電阻層。在可變電阻層上形成第二電極。接下來，在第一電極與可變電阻層之間，或是在第二電極與可變電阻層之間形成銅氧化物層。
依照本發明的一實施例所述，在上述之阻變性記憶體的製造方法中，第一電極與第二電極的形成方法分別可為物理氣相沈積法或化學氣相沈積法。
依照本發明的一實施例所述，在上述之阻變性記憶體的製造方法中，可變電阻層的形成方法例如是物理氣相沈積法或化學氣相沈積法。
基於上述，由於本發明所提出之阻變性記憶體具有銅氧化物層，所以在對阻變性記憶體進行操作時，銅氧化物層可調節銅離子在可變電阻層中擴散與分布的情況，且可降低銅離子在導電路徑消失後殘留在可變電阻層中的殘留量，藉此可具有較佳的電阻切換特性及操作效能。此外， 由於本發明所提出之阻變性記憶體的製造方法所形成的阻變性記憶體具有銅氧化物層，所以可製作出高效能的阻變性記憶體。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為本發明之一實施例之阻變性記憶體的製造流程剖面圖。圖2為本發明之另一實施例之阻變性記憶體的剖面圖。
首先，請參照圖1A，在基底100上形成第一電極102。基底100的材料例如是矽基材料、絕緣材料或有機材料。第一電極102的材料例如是導體材料，如鉑、鎢、鋁、鈦、錫、鉻、鉭、鎳、碳、氧化銦錫、氟摻雜氧化錫或鋁摻雜氧化鋅。第一電極102的形成方法例如是物理氣相沈積法或化學氣相沈積法。
接著，請參照圖1B，在第一電極102上形成銅氧化物層104。銅氧化物層104例如是以Cux Oy 表示的化合物，其中x為1至4，且y為1至4。舉例來說，銅氧化物例如是Cu2 O3 、Cu2 O4 、CuO或Cu2 O。銅氧化物層104的形成方法例如是氧化法、物理氣相沈積法或化學氣相沈積法。當採用氧化法形成銅氧化物層104時，會先在第一電極102上形成銅金屬層，再對銅金屬層進行氧化製程而形成銅氧化物層104。
接著，請參照圖1C，在銅氧化物層104上形成可變電阻層106。可變電阻層106的材料例如是絕緣材料或半導體材料，其中絕緣材料可為無機絕緣材料或有機絕緣材料。絕緣材料例如是氧化鉿、氧化鎂、氧化鋯或氧化鋁。半導體材料例如是氧化鋅、氧化鎳或氧化鈦。可變電阻層106的材料可為高介電常數材料。高介電常數材料例如是氧化鉿、氧化鎂、氧化鋯或氧化鋁。可變電阻層106的材料例如是金屬氧化物，如氧化銦錫、氟掺雜氧化錫、鋁掺雜氧化鋅、氧化鉿、氧化鎂、氧化鋯、氧化鋁、氧化鋅、氧化鎳或氧化鈦。可變電阻層106的形成方法例如是物理氣相沈積法或化學氣相沈積法。
然後，請參照圖1D，在可變電阻層106上形成第二電極108，且第一電極102、銅氧化物層104、可變電阻層106與第二電極108形成阻變性記憶體110。第二電極108的材料例如是導體材料，如鉑、鎢、鋁、鈦、錫、鉻、鉭、鎳、碳、氧化銦錫、氟摻雜氧化錫或鋁摻雜氧化鋅。第二電極108的形成方法例如是物理氣相沈積法或化學氣相沈積法。
此外，雖然上述實施例是以銅氧化物層104形成在第一電極102與可變電阻層106之間為例進行說明，但本發明並不以此為限。請同時參照圖1及圖2，圖2的阻變性記憶體110a與圖1的阻變性記憶體110的差異在於：阻變性記憶體110a中的銅氧化物層104a是形成在第二電極108與可變電阻層106之間。亦即，阻變性記憶體110a是 在基板100上依序形成第一電極102、可變電阻層106、銅氧化物層104a與第二電極108。此外，圖2中與圖1相同或相似的構件的材料與形成方法已於上述實施例中進行詳盡地說明，故於此不再贅述。
以下，藉由圖1D與圖2來介紹上述實施例的阻變性記憶體110、100a的結構與特點。
請同時參照圖1D及圖2，阻變性記憶體110包括第一電極102、銅氧化物層104、可變電阻層106與第二電極108。第二電極108設置於第一電極102上。可變電阻層106設置於第一電極102與第二電極108之間。銅氧化物層104設置於第一電極102與可變電阻層106之間。圖2中的阻變性記憶體110a與圖1中的阻變性記憶體110的差異在於：銅氧化物層104a設置於第二電極108與可變電阻層106之間。此外，阻變性記憶體110、110a中各構件的材料與形成方法已於上述實施例中進行詳盡地說明，故於此不再贅述。
在對阻變性記憶體110進行操作時，將高阻態切換至低阻態稱為SET操作，反之則稱為RESET操作，且藉由SET操作與RESET操作進行資料的儲存。在對阻變性記憶體110進行SET操作時，可藉由將銅氧化物層104中的銅離子擴散到可變電阻層106中，而在可變電阻層106中形成導電路徑，以降低可變電阻層106的電阻值，藉此切換至低阻態。反之，在對阻變性記憶體110進行RESET操作時，可變電阻層106中的導電路徑會消失，以提高可 變電阻層106的電阻值，藉此切換至高阻態。其中，在進行RESET操作之後，由於銅氧化物層104可降低銅離子在導電路徑消失後殘留在可變電阻層106中的殘留量，因此可避免漏電流的情況產生。此外，由於阻變性記憶體110a的操作方式與阻變性記憶體110相似，故於此不再贅述。
基於上述實施例可知，由於阻變性記憶體110、110a分別具有銅氧化物層104、104a，所以在對阻變性記憶體110、110a進行操作時，銅氧化物層104、104a可分別調節銅離子在可變電阻層106中擴散與分布的情況，且可降低銅離子在導電路徑消失後殘留在可變電阻層106中的殘留量，所以可避免漏電流的情況產生。藉此，阻變性記憶體110、110a可達成高元件可靠度、高位元訊號比以及更長的位元儲存時間，而具有較佳的電阻切換特性及操作效能。
綜上所述，上述實施例至少具有下列特點。上述實施例所揭露之阻變性記憶體具有較佳的電阻切換特性及操作效能。此外，上述實施例所揭露之阻變性記憶體的製造方法可製作出高效能的阻變性記憶體。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧第一電極
104、104a‧‧‧銅氧化物層
106‧‧‧可變電阻層
108‧‧‧第二電極
110、110a‧‧‧阻變性記憶體
圖1A至圖1D為本發明之一實施例之阻變性記憶體的製造流程剖面圖。
圖2為本發明之另一實施例之阻變性記憶體的剖面圖。
100‧‧‧基底
102‧‧‧第一電極
104‧‧‧銅氧化物層
106‧‧‧可變電阻層
108‧‧‧第二電極
110‧‧‧阻變性記憶體

Claims (11)

  1. 一種阻變性記憶體，包括：一第一電極；一第二電極，設置於該第一電極上；一可變電阻層，設置於該第一電極與該第二電極之間，其中該可變電阻層的材料包括氧化銦錫、氟掺雜氧化錫、鋁掺雜氧化鋅、氧化鉿、氧化鎂、氧化鋯、氧化鋁、氧化鋅、氧化鎳或氧化鈦；以及一銅氧化物層，設置於該第一電極與該可變電阻層之間，或是設置於該第二電極與該可變電阻層之間。
  2. 如申請專利範圍第1項所述之阻變性記憶體，其中該銅氧化物層的材料為以Cux Oy 表示的化合物，其中x為1至4，且y為1至4。
  3. 如申請專利範圍第1項所述之阻變性記憶體，其中該第一電極與該第二電極的材料分別包括一導體材料。
  4. 如申請專利範圍第3項所述之阻變性記憶體，其中該導體材料包括鉑、鎢、鋁、鈦、錫、鉻、鉭、鎳、碳、氧化銦錫、氟摻雜氧化錫或鋁摻雜氧化鋅。
  5. 如申請專利範圍第1項所述之阻變性記憶體，其中該可變電阻層的材料包括一絕緣材料或一半導體材料。
  6. 如申請專利範圍第1項所述之阻變性記憶體，其中該可變電阻層的材料包括一金屬氧化物。
  7. 如申請專利範圍第1項所述之阻變性記憶體，其中該可變電阻層的材料包括一高介電常數材料。
  8. 一種阻變性記憶體的製造方法，包括：在一基底上形成一第一電極；在該第一電極上形成一可變電阻層，其中該可變電阻層的材料包括氧化銦錫、氟掺雜氧化錫、鋁掺雜氧化鋅、氧化鉿、氧化鎂、氧化鋯、氧化鋁、氧化鋅、氧化鎳或氧化鈦；在該可變電阻層上形成一第二電極；以及在該第一電極與該可變電阻層之間，或是在該第二電極與該可變電阻層之間形成一銅氧化物層。
  9. 如申請專利範圍第8項所述之阻變性記憶體的製造方法，其中該第一電極與該第二電極的形成方法分別包括一物理氣相沈積法或一化學氣相沈積法。
  10. 如申請專利範圍第8項所述之阻變性記憶體的製造方法，其中該銅氧化物層的形成方法包括一氧化法、一物理氣相沈積法或一化學氣相沈積法。
  11. 如申請專利範圍第8項所述之阻變性記憶體的製造方法，其中該可變電阻層的形成方法包括一物理氣相沈積法或一化學氣相沈積法。
TW101137144A 2012-10-08 2012-10-08 阻變式記憶體及其製造方法 TWI508072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101137144A TWI508072B (zh) 2012-10-08 2012-10-08 阻變式記憶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101137144A TWI508072B (zh) 2012-10-08 2012-10-08 阻變式記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201415459A TW201415459A (zh) 2014-04-16
TWI508072B true TWI508072B (zh) 2015-11-11

Family

ID=55182086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137144A TWI508072B (zh) 2012-10-08 2012-10-08 阻變式記憶體及其製造方法

Country Status (1)

Country Link
TW (1) TWI508072B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569487B (zh) * 2014-10-23 2017-02-01 國立高雄應用科技大學 具解離緩衝層之電阻式記憶體構造及其製造方法
TWI568042B (zh) * 2015-08-03 2017-01-21 華邦電子股份有限公司 電阻式隨機存取記憶體

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070007510A1 (en) * 2005-07-05 2007-01-11 Spansion Llc Stackable memory device and organic transistor structure
US20070007585A1 (en) * 2005-07-05 2007-01-11 Spansion Llc Memory device with improved data retention
US20080130381A1 (en) * 2006-12-05 2008-06-05 Spansion Llc Methods of programming and erasing resistive memory devices
US20080130392A1 (en) * 2006-12-05 2008-06-05 Spansion Llc Method of erasing a resistive memory device
US20090052226A1 (en) * 2007-08-24 2009-02-26 Samsung Electronics Co., Ltd Resistive random access memory device
US20110220861A1 (en) * 2008-10-30 2011-09-15 Atsushi Himeno Nonvolatile semiconductor memory device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070007510A1 (en) * 2005-07-05 2007-01-11 Spansion Llc Stackable memory device and organic transistor structure
US20070007585A1 (en) * 2005-07-05 2007-01-11 Spansion Llc Memory device with improved data retention
US20080130381A1 (en) * 2006-12-05 2008-06-05 Spansion Llc Methods of programming and erasing resistive memory devices
US20080130392A1 (en) * 2006-12-05 2008-06-05 Spansion Llc Method of erasing a resistive memory device
US20090052226A1 (en) * 2007-08-24 2009-02-26 Samsung Electronics Co., Ltd Resistive random access memory device
US20110220861A1 (en) * 2008-10-30 2011-09-15 Atsushi Himeno Nonvolatile semiconductor memory device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201415459A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US9634250B2 (en) Resistive RAM devices and methods
US9525133B2 (en) Resistive random access memory with high uniformity and low power consumption and method for fabricating the same
US20070267675A1 (en) Nonvolatile memory devices including oxygen-deficient metal oxide layers and methods of manufacturing the same
TWI681541B (zh) 具記憶體結構之半導體元件及其製造方法
CN108630810B (zh) 1s1r存储器集成结构及其制备方法
TWI497693B (zh) 記憶胞及其製程
JP2013046066A (ja) 不揮発性メモリ要素及びこれを含むメモリ素子
CN103117359A (zh) 一种高可靠性非挥发存储器及其制备方法
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
US20140264225A1 (en) Resistance-variable memory device
CN103597597A (zh) 可变电阻元件及其制造方法
CN102244193A (zh) 包含钌掺杂的氧化钽基电阻型存储器及其制备方法
CN105206743A (zh) 具有多层器件结构的电阻式随机存取存储器（rram）
US20130248806A1 (en) Variable resistance memory device and method for fabricating the same
TWI508072B (zh) 阻變式記憶體及其製造方法
US8921214B2 (en) Variable resistance memory device and method for fabricating the same
US11482667B2 (en) Nonvolatile memory device having a resistance change layer and a plurality of electrode pattern layers
TWI553636B (zh) 電阻式記憶體及其製作方法
CN102738387A (zh) 一种基于TiOx结构的忆阻器及其制备方法
US20210408119A1 (en) Non-volatile storage device and method of manufacturing the same
US9287501B1 (en) Resistive random access memory and method for producing same
KR101570620B1 (ko) 저항변화 메모리 소자 및 그 제조방법
US20140103281A1 (en) Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same
WO2012127735A1 (ja) 抵抗変化素子及び半導体記憶装置
CN106920876B (zh) 存储器结构及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees