CN101034590A - 存储器件及其操作方法 - Google Patents
存储器件及其操作方法 Download PDFInfo
- Publication number
- CN101034590A CN101034590A CNA2007100877051A CN200710087705A CN101034590A CN 101034590 A CN101034590 A CN 101034590A CN A2007100877051 A CNA2007100877051 A CN A2007100877051A CN 200710087705 A CN200710087705 A CN 200710087705A CN 101034590 A CN101034590 A CN 101034590A
- Authority
- CN
- China
- Prior art keywords
- memory device
- grid structure
- electric charge
- charge capture
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002159 nanocrystal Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 2
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006993 memory improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
- B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
- B62B1/10—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels
- B62B1/12—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels involving parts being adjustable, collapsible, attachable, detachable, or convertible
- B62B1/125—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels involving parts being adjustable, collapsible, attachable, detachable, or convertible by means of telescoping elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nanotechnology (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Combustion & Propulsion (AREA)
- Transportation (AREA)
- Mechanical Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种存储器件及其操作方法。示范性方法涉及对存储器件进行存储操作的方法，且可以包括在存储器件的编程操作期间对存储器件施加负偏压且在存储器件的擦除操作期间对存储器件施加正偏压。示范性存储器件包括基板和形成于基板上的栅极结构，该栅极结构表现出在负偏压下比在正偏压下更快的平带电压偏移，该栅极结构在存储器件的编程期间接收负偏压，且在存储器件的擦除操作期间接收正偏压。
Description
技术领域
本发明的示范性实施方式一般涉及一种存储器件及其操作方法，且更具体而言涉及一种存储器件以及对该存储器件进行存储操作的方法。
背景技术
非易失性存储器件即使没有连续提供电源也可以保持存储的数据。闪存(flash memory)器件可以是非易失性存储器件的示例。闪存器件的示例可以包括：浮置栅极型存储器件，其中浮置栅极可以形成于电介质层之间用于积聚电荷；以及电荷俘获型存储器件，其中通过使用电荷俘获层作为存储节点，电荷俘获层可以形成在电介质层之间用于积聚电荷。
电荷俘获型存储器件的示例可以为利用氮化硅层作为电荷俘获层的硅-氧化物-氮化物-氧化物-硅(SONOS)存储器件。在常规SONOS存储器件中，隧道绝缘层、电荷俘获层和阻挡绝缘层可以堆叠在可以形成有源极区和漏极区的硅基板上，且栅电极可以形成于阻挡绝缘层上。隧道绝缘层和阻挡绝缘层可以基本由氧化硅(SiO2)形成，且电荷俘获层可以基本由氮化硅(Si3N4)形成。
如果氮化硅层被用于电荷俘获层，在负偏压下的擦除速度(例如，“清除”SONOS存储器件的数据，比如到默认的逻辑电平)会比较低，且在正偏压下的编程速度会比较高，如图1A和1B所示。
图1A示出了在正偏压被施加到常规SONOS存储器件时相对于编程时间的平带电压偏移(V_FB[V])。图1B示出了在负偏压被施加到常规SONOS存储器件时相对于擦除时间的平带电压偏移(V_FB[V])。
在NAND型闪存器件例如采用Fowler-Nordheim(F-N)隧穿的SONOS存储器件中，正偏压可以被施加到存储器件，用于以“页(page)”为单位编程，负偏压可以被施加到存储器件，用于以“块(block)”为单位擦除。
然而，如果俘获层由对正电压响应比较慢但对负电压响应比较快或迅速的材料形成，则利用正偏压用于以页为单位编程和利用负偏压用于以块为单位擦除的上述方案会是低效的。
发明内容
本发明的示范性实施方式涉及一种对存储器件进行存储操作的方法，其包括在存储器件的编程操作期间对存储器件施加负偏压且在存储器件的擦除操作期间对存储器件施加正偏压。
本发明的另一示范性实施方式涉及一种存储器件，其包括基板和形成于基板上的栅极结构，该栅极结构表现出在负偏压下比在正偏压下更快的平带电压偏移，该栅极结构在存储器件的编程期间接收负偏压，且在存储器件的擦除操作期间接收正偏压。
本发明的另一示范性实施方式涉及一种存储器件的改善的编程和擦除方法，其表现出在负偏压下较快的平带电压偏移和在正偏压下较慢的速度。
附图说明
附图被包括以提供本发明的进一步的理解，且被引入且构成说明书的一部分。附图示出了本发明的示范性实施方式，其于说明书一起用于解释本发明的原理。
图1A示出了在正偏压被施加到常规的SONOS存储器件时相对于编程时间的平带电压偏移(V_FB[V])。
图1B示出了在负偏压被施加到常规的SONOS存储器件时相对于擦除时间的平带电压偏移(V_FB[V])。
图2示出了根据本发明的示范性实施方式的存储器件。
图3示出了根据本发明另一示范性实施方式在正偏压和负偏压被施加到图2所示的存储器件时相对于施加的偏压的持续时间的平带电压偏移(V_FB[V])。
图4示出了根据本发明的另一示范性实施方式的另一存储器件。
图5示出了根据本发明另一示范性实施方式在正偏压和负偏压被施加到图4所示的存储器件时相对于施加的电压的持续时间的平带电压偏移(V_FB[V])。
图6和7是示出了根据本发明其他示范性实施方式的表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件的平带电压偏移相对于编程电压特性的曲线图。
图8是示出了根据本发明的另一示范性实施方式的存储器件样品的平带电压偏移相对于编程时间特性的曲线图。
图9是示出了根据本发明的另一示范性实施方式的表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件的平带电压偏移相对于编程时间特性的曲线图。
图10是示出了根据本发明的另一示范性实施方式的表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件的平带电压偏移相对于负编程电压特性的曲线图。
具体实施方式
这里公开了本发明的详细的示范性实施方式，然而这里所披露的具体的结构和功能细节仅是作为描述本发明的示范性实施方式的代表。然而，本发明的示范性实施方式可以被实现为许多可替换的形式且不应解释为限于这里阐述的实施方式。
因此，虽然本发明的示范性实施方式可以进行各种修改和替换，但是其具体的实施方式在附图中通过例举来显示且在这里将被详细描述。然而，应当理解不旨在将本发明的示范性实施方式限制于所披露的特定形式，而是相反，本发明的示范性实施方式是为了覆盖落在本发明的精神和范围内的所有修改、等同和替换。附图的描述通篇相似的标号指示相似的元件。
可以理解虽然术语第一、第二等可以用于此来描述各种元件，但是这些元件应不受这些术语限制。这些术语只用于区分一个元件与其他元件。例如，第一元件可以被称为第二元件，且相似地，第二元件可以被称为第一元件，而不背离本发明的范围。这里所用的术语“和/或”包括相关列举项目的一个或更多的任何和所有组合。
可以理解当元件或层被称为在另一元件“上”、“连接到”和/或“耦合到”另一元件时，它可以直接在其他元件上或直接连接到、耦合到另一元件，或者可以存在中间的元件。相反，当元件被称为“直接”在其他元件“上”、“直接连接到”和/或“直接耦合到”另一元件时，则没有中间元件存在。其他用于描述元件之间的关系的词也应以相似的方式解释(例如，“之间”和“直接之间”、“相邻”和“直接相邻”等)。
这里所使用的术语是只为了描述特别的实施例的目的且不旨在限制本发明。如这里所用，单数形式也旨在包括复数形式，除非内容清楚地指示另外的意思。可以进一步理解当在此说明书中使用时术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是不排出存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。
除非另有界定，这里使用的所有术语(包括技术和科学术语)具有本发明属于的领域的普通技术人员共同理解的相同的意思。还可以理解诸如那些在共同使用的字典中定义的术语应解释为一种与在相关技术和本公开的背景中的它们的涵义一致的涵义，而不应解释为理想化或过度正式的意义，除非在这里明确地如此界定。
图2示出了根据本发明的示范性实施方式的存储器件10。在图2的示范性实施方式中，存储器件10可以包括基板11和形成于基板11上的栅极结构。
在图2的示范性实施方式中，栅极结构可以形成以表现出在负偏压下比在正偏压下更快的平带电压偏移。栅极结构可以包括顺序堆叠的隧道绝缘层20、电荷俘获层30、阻挡绝缘层40和栅电极50。在示例中，隧道绝缘层20可以包括氧化硅(SiO2)。
在图2的示范性实施方式中，在另一示例中，电荷俘获层30可以包括富硅氧化物(SRO)，比如SiOx(例如其中0＜x＜2)，和/或硅纳米晶体(Si-nc)。电荷俘获层30(例如其可以包括SRO和/或Si-nc)可以具有有益于俘获空穴的大量Si-Si键，从而空穴俘获可以基本在电荷俘获层30中发生。因此，平带电压可以趋于偏向负值。
在图2的示范性实施方式中，在另一示例中，阻挡绝缘层40可以包括SiO2，且栅电极50可以包括铝(Al)。
在图2的示范性实施方式中，第一杂质区13和第二杂质区15可以(例如通过掺杂)形成于基板11中在隧道绝缘层20之外。第一杂质区13和第二杂质区15可以被分别用作漏极(D)和源极(S)。
图3示出了根据本发明的另一示范性实施方式在正偏压和负偏压被施加到图2所示的存储器件10时相对于施加的偏压的持续时间(例如在编程操作或擦除操作期间)的平带电压偏移(V_FB[V])。
在图3的示范性实施方式中，正偏压可以被施加到存储器件以进行编程操作，负偏压可以被施加到存储器件以进行擦除操作。例如，再次参考常规技术，SONOS存储器件的平带电压可以在正偏压下比在负偏压下更快地偏移，如图1A和1B所示。因此，通过在正偏压下编程SONOS存储器件且在负偏压下擦除SONOS存储器件，编程可以在SONOS存储器件上比擦除进行得更快。然而，在图2的示范性实施方式的存储器件10中，存储器件10的平带电压偏移可以在正偏压下比在负偏压下更慢，如图3的示范性实施方式所示。
在图3的示范性实施方式中，如果存储器件10在正偏压下编程且在负偏压下擦除，存储器件10的擦除可以在第一时间周期之后被初始化(例如在约10μs(1E-5s)之后)，且存储器件10的编程可以在第二时间周期之后被初始化(例如在约1ms(1E-3s)之后)，第二时间周期可长于第一时间周期，如图3的示范性实施方式所示。即，编程速度可以慢于擦除速度。
在本发明的另一示范性实施方式中，如果利用与SONOS存储器件相同的工艺对存储器件10进行编程和擦除操作，则存储器件10的编程可以以比存储器件10的擦除更低的速度进行。在NAND闪存器件的示例中，如果编程以页为单位进行且擦除以块为单位进行，则编程可以以比擦除更高的速度进行。
在本发明的另一示范性实施方式中，负偏压可以被施加到存储器件10以进行编程操作，且正偏压可以被施加到存储器件10以进行擦除操作，从而编程可以以比擦除更高的速度进行。例如，编程可以在约10μs内进行，擦除可以在约1ms内进行。
在本发明的另一示范性实施方式中，编程偏压和擦除偏压可以在极性上转换，且可以被输入到存储器件10，存储器件10可以表现出在负偏压下比在正偏压下更快的平带电压偏移，从而以比擦除更高的速度进行编程。
图4示出了根据本发明另一示范性实施方式的存储器件100。在图4的示范性实施方式中，存储器件100可以包括由具有比氧化硅更高的介电常数的材料形成的阻挡绝缘层140。例如，阻挡绝缘层140可以包括氧化铪(HfO2)。在图2和4的示范性实施方式中，相似的附图标记指示相似的元件。由此，为了简洁已经省略了图2和4中出现的重复元件的描述。
在图4的示范性实施方式中，阻挡绝缘层140可以包括HfO2，电子可以被俘获在阻挡绝缘层140和电荷俘获层30之间的边界表面135。因此，边界表面135可以作为电荷俘获层。一般而言，电子趋于被俘获在HfO2层和氧化硅层或硅纳米晶体之间的边界表面中。因此，如果HfO2层被堆叠(例如直接堆叠)在SiO2隧道绝缘层20上作为阻挡绝缘层140，则平带电压可以趋于偏移到正或加的(plus)值，因为SiO2隧道绝缘层20和阻挡绝缘层140之间的边界表面可以作为电荷俘获层。
图5示出了根据本发明的另一示范性实施方式在正偏压和负偏压被施加到图4所示的存储器件100时相对于施加的偏压的持续时间(例如在编程操作或擦除操作期间)的平带电压偏移(V_FB[V])。
在图5的示范性实施方式中，图4的存储器件100可以表现出在正偏压下比在负偏压下更慢的平带电压偏移。由此，类似于图2的存储器件10，图4的存储器件100可以表现出在负偏压下比在正偏压下更快的平带电压偏移。
在图5的示范性实施方式中，在一示例中，如果偏压以2V的间隔被施加到存储器件100时存储器件100表现出1.5V的间隔的平带电压，则可以在电平之间区分信息(例如分离的数据位或逻辑电平)。因此，如果利用正电压在存储器件10上进行编程，则编程时间可以为1ms，如图5的示范性实施方式中所示。由此，在图4的存储器件100中，通过将负偏压施加到存储器件100用于编程且施加正偏压用于擦除，编程可以在存储器件100上以比用于存储器件100的擦除更快的速度进行。
图6和7是示出了根据本发明其他示范性实施方式的表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件的平带电压偏移相对于编程电压特性的曲线图，。样品C1和C2可以被用于分别获得图6和7的曲线图。
图8是示出了根据本发明另一示范性实施方式的存储器件样品C1和C2的平带电压相对于编程时间特性的曲线图。
在图6和7的示范性实施方式中，在左上侧显示的平带电压偏移可以通过施加20V正擦除偏压10ms(正擦除，pe)和施加水平轴编程电压(负偏压)100μs(负编程，np)来获得。另外，在图6和7中的右下侧所示的平带电压偏移可以通过施加-20V负擦除偏压10ms(负擦除，ne)和施加水平轴编程电压(正偏压)100μs(正编程，pp)来获得。
在图8的示范性实施方式中，20V正偏压可以被施加到样品C1持续1ms以进行正擦除(pe)，且-20V的负偏压可以被施加到样品C1持续编程时间(例如表示在水平轴的对应点上)以进行负编程(np)。20V的正偏压可以被施加到样品C2持续编程时间(例如表示在水平轴的对应点上)以进行正编程(pp)，且-20V的负偏压可以被施加到样品C2持续1ms以进行负擦除(ne)。
再次参考图6和7的示范性实施方式，如果编程时间为100μs，则在负编程(np)/正擦除(pe)情形的编程速度可以相似于或快于正编程(pp)/负擦除(ne)。
再次参考图8的示范性实施方式，在负编程(np)/正擦除(pe)情形，编程速度可以被改善，编程时间等于或短于40μs(4×1E-5s)。
图9是示出了根据本发明另一示范性实施方式的表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件的平带电压偏移相对于编程时间特性的曲线图。在示例中，图9的曲线图可以通过在持续1ms的20V正偏压下擦除存储器件和在-14V、-16V、-18V和-20V的负偏压下编程存储器件(通过使用正擦除(pe)/负编程(np))来获得。
在图9的示范性实施方式中，在一示例中，如果编程时间为20μs，则存储器件可以响应于以2V的间隔对其施加的负偏压表现出以约1到1.5V的间隔的平带电压，从而信息(例如分离的数据位或逻辑电平)可以在电平之间区分。因此，可以理解可以在其中存储4位信息。
图10是示出了根据本发明另一示范性实施方式的表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件的平带电压偏移相对于负编程电压特性的曲线图。在示例中，图10的曲线图可以通过在持续1ms的20V正偏压下擦除存储器件和在持续1μs、10μs、20μs、30μs和40μs的负偏压下编程存储器件(通过使用正擦除(pe)/负编程(np))来获得。
在图10的示范性实施方式中，通过使用负编程(np)/正擦除(pe)，在20μs和40μs之间可以产生4级分裂(例如，如图10的曲线图的x轴所示)。因此，如果将上述编程和擦除过程施加到表现出在负偏压下比在正偏压下更快的平带电压偏移的存储器件，则信息级可以分裂为多级(例如，如图10的示例中所示，在负编程(np)/正擦除(pe)期间在20μs到40μs的编程时间范围的4级)。因此，可以存储多位信息，例如4位信息。
虽然本发明的上述示范性实施方式描述了在图2和4的电荷俘获存储器件10和100上进行的编程和擦除工艺，但是可以理解本发明的其他示范性实施方式可以涉及任何类型的存储器件。例如，本发明的其他示范性实施方式可以涉及表现出在负偏压下比在正偏压下更快的平带电压偏移的任何存储器件。
在本发明的另一示范性实施方式中，在正偏压下操作慢但在负偏压下操作快的存储器件可以在负偏压下被编程且在正偏压下擦除。因此，存储器件的编程可以比存储器件的擦除进行得更快。
另外，在正电压下操作慢但在负电压下操作快的存储器件可以被控制以通过对存储器件施加负偏压而在整个给定的编程时间范围表现出给定间隔的平带电压，从而信息(例如，分离的数据位或逻辑电平)可以在平带电压电平的级之间区分，且由此多级信息可以被存储于存储器件中。
在本发明的另一示范性实施方式中，为了编程和擦除表现出在负偏压下比在正偏压下更快的平带偏移的存储器件，在编程模式期间可以将负偏压施加到存储器件，而在擦除模式期间可以将正偏压施加到存储器件。
由此描述了本发明的示范性实施方式，明显的是其可以以许多方式变化。这样的变化不被认为背离本发明的示范性实施方式的精神和范围，且对于本领域的技术人员明显的所有这样的改变旨在被包括在权利要求的范围内。
Claims (19)
1、一种对存储器件进行存储操作的方法，包括：
在该存储器件的编程操作期间对该存储器件施加负偏压；以及
在该存储器件的擦除操作期间对该存储器件施加正偏压。
2、根据权利要求1所述的方法，其中该负偏压是-14V、-16V、-18V和-20V之一。
3、根据权利要求1所述的方法，其中该正偏压是20V。
4、根据权利要求1所述的方法，其中所述存储器件包括施加该负偏压时与施加该正偏压时相比表现出更快平带电压偏移的栅极结构。
5、根据权利要求4所述的方法，其中该栅极结构包括由富硅氧化物和硅纳米晶体之一形成的电荷俘获层。
6、根据权利要求5所述的方法，其中该栅极结构还包括由SiO2形成的阻挡绝缘层。
7、根据权利要求5所述的方法，其中该栅极结构还包括：
该基板和该电荷俘获层之间的隧道绝缘层；以及
形成于该电荷俘获层上方的栅电极。
8、根据权利要求4所述的方法，其中该栅极结构包括：
由富硅氧化物和硅纳米晶体之一形成的电荷俘获层；以及
由具有比氧化硅高的介电常数的电介质材料形成的阻挡绝缘层。
9、根据权利要求8所述的方法，其中该阻挡绝缘层由HfO2形成。
10、根据权利要求8所述的方法，其中该栅极结构还包括：
该基板和该电荷俘获层之间的隧道绝缘层；以及
形成于该电荷俘获层上方的栅电极。
11、根据权利要求10所述的方法，其中该存储器件还包括：
通过掺杂形成于基板中隧道绝缘层外的第一杂质区和第二杂质区。
12、一种存储器件，包括：
基板和形成于该基板上的栅极结构，该栅极结构表现出在负偏压下比在正偏压下更快的平带电压偏移，该栅极结构在该存储器件的编程期间接收负偏压，且在该存储器件的擦除操作期间接收正偏压。
13、根据权利要求12所述的存储器件，其中该栅极结构包括：
电荷俘获层，包括富硅氧化物和硅纳米晶体之一。
14、根据权利要求13所述的存储器件，其中该栅极结构还包括阻挡绝缘层，其包括SiO2。
15、根据权利要求13所述的存储器件，其中该栅极结构还包括：
该基板和该电荷俘获层之间的隧道绝缘层；以及
形成于该电荷俘获层上方的栅电极。
16、根据权利要求12所述的存储器件，其中该栅极结构包括：
电荷俘获层，包括富硅氧化物和硅纳米晶体之一；以及
阻挡绝缘层，包括具有比氧化硅高的介电常数的电介质材料。
17、根据权利要求16所述的存储器件，其中该阻挡绝缘层包括HfO2。
18、根据权利要求16所述的存储器件，其中该栅极结构还包括：
隧道绝缘层，位于该基板和该电荷俘获层之间；以及
形成于该电荷俘获层上方的栅电极。
19、根据权利要求18所述的存储器件，其中该存储器件还包括：采用掺杂工艺形成于该基板中所述隧道绝缘层之外的第一杂质区和第二杂质区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060022895A KR101248941B1 (ko) | 2006-03-11 | 2006-03-11 | 메모리 소자의 프로그램 및 소거 방법 |
| KR22895/06 | 2006-03-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101034590A true CN101034590A (zh) | 2007-09-12 |
Family
ID=38478756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100877051A Pending CN101034590A (zh) | 2006-03-11 | 2007-03-12 | 存储器件及其操作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7542346B2 (zh) |
| JP (1) | JP2007242216A (zh) |
| KR (1) | KR101248941B1 (zh) |
| CN (1) | CN101034590A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178067A (zh) * | 2011-12-20 | 2013-06-26 | 株式会社东芝 | 非易失性存储装置及其制造方法 |
| CN104240767A (zh) * | 2013-06-24 | 2014-12-24 | 中国科学院微电子研究所 | 针对电容结构和mos管结构的存储器件的参数测试方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009112894A1 (en) * | 2008-03-13 | 2009-09-17 | S.O.I.Tec Silicon On Insulator Technologies | Substrate having a charged zone in an insulating buried layer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279782B1 (ko) * | 1992-07-06 | 2001-02-01 | 가나이 쓰도무 | 불휘발성 반도체기억장치 |
| JP3451118B2 (ja) * | 1993-12-15 | 2003-09-29 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
| JPH08293563A (ja) * | 1995-04-25 | 1996-11-05 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置およびその製造方法 |
| JPH09180473A (ja) * | 1995-12-27 | 1997-07-11 | Nec Corp | 不揮発性半導体メモリ装置 |
| JPH1092958A (ja) * | 1996-09-19 | 1998-04-10 | Hitachi Ltd | 半導体不揮発性記憶装置及びデータ処理システム |
| JP2006013534A (ja) * | 1997-07-08 | 2006-01-12 | Sony Corp | 半導体不揮発性記憶装置の製造方法 |
| KR100275945B1 (ko) * | 1997-12-30 | 2000-12-15 | 김영환 | 반도체장치의메모리셀및그제조방법 |
| JP3107791B2 (ja) * | 1998-11-27 | 2000-11-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2002118184A (ja) * | 2000-10-11 | 2002-04-19 | Sony Corp | 不揮発性半導体記憶装置の動作方法 |
| US7554842B2 (en) * | 2001-09-17 | 2009-06-30 | Sandisk Corporation | Multi-purpose non-volatile memory card |
| KR100604989B1 (ko) * | 2003-12-31 | 2006-07-26 | 동부일렉트로닉스 주식회사 | 비휘발성 메모리 소자 및 그의 제조방법 |
| KR100609067B1 (ko) * | 2004-08-09 | 2006-08-09 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7272043B2 (en) * | 2004-12-27 | 2007-09-18 | Macronix International Co., Ltd. | Operation methods for a non-volatile memory cell in an array |
-
2006
- 2006-03-11 KR KR1020060022895A patent/KR101248941B1/ko not_active IP Right Cessation
-
2007
- 2007-02-09 US US11/704,204 patent/US7542346B2/en not_active Expired - Fee Related
- 2007-02-26 JP JP2007045885A patent/JP2007242216A/ja active Pending
- 2007-03-12 CN CNA2007100877051A patent/CN101034590A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103178067A (zh) * | 2011-12-20 | 2013-06-26 | 株式会社东芝 | 非易失性存储装置及其制造方法 |
| US9142774B2 (en) | 2011-12-20 | 2015-09-22 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing the same |
| CN103178067B (zh) * | 2011-12-20 | 2016-08-03 | 株式会社东芝 | 非易失性存储装置及其制造方法 |
| CN104240767A (zh) * | 2013-06-24 | 2014-12-24 | 中国科学院微电子研究所 | 针对电容结构和mos管结构的存储器件的参数测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7542346B2 (en) | 2009-06-02 |
| JP2007242216A (ja) | 2007-09-20 |
| KR20070092915A (ko) | 2007-09-14 |
| KR101248941B1 (ko) | 2013-03-29 |
| US20070211533A1 (en) | 2007-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1797608A (zh) | 电荷陷入非易失存储单元的程序化方法 | |
| CN1868068A (zh) | 完全耗尽型绝缘衬底硅cmos逻辑 | |
| CN1490876A (zh) | 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器 | |
| CN1670958A (zh) | 硅氧化物氮化物氧化物半导体型存储器件 | |
| CN1883054A (zh) | 超薄硅上的nrom闪速存储器 | |
| CN1716615A (zh) | 非易失性存储器件及其驱动方法 | |
| CN101047188A (zh) | 具有未掺杂源极与汲极区的陷入储存快闪记忆胞结构 | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| CN1790717A (zh) | 非挥发性存储单元以及相关操作方法 | |
| CN1585132A (zh) | 存储器件以及从其中擦除数据的方法 | |
| CN101093839A (zh) | 存储器元件 | |
| CN101034590A (zh) | 存储器件及其操作方法 | |
| CN1619704A (zh) | 具有电荷存储层的非易失性存储器件的编程方法 | |
| CN1848438A (zh) | 与非门快闪存储装置的回复方法 | |
| CN101093726B (zh) | 用于扩展存储器操作裕度并减小第二位效应的方法 | |
| CN101048872A (zh) | 基于共振隧穿器件的非易失性存储器和sram | |
| CN1384974A (zh) | 用于快擦写内存源极/漏极的固态源掺杂 | |
| CN1714457A (zh) | 氮化硅电荷捕获存储器件 | |
| CN100470810C (zh) | 扩展第二位元操作裕度的存储器结构 | |
| CN1157793C (zh) | 嵌入式快闪存储器及其操作方法 | |
| CN100505317C (zh) | 存储器元件 | |
| CN1577621A (zh) | 数据擦除方法和有用此方法的数据擦除电路的存储器装置 | |
| CN1449048A (zh) | 半导体存储器及向半导体存储元件的电压施加方法 | |
| CN1917213A (zh) | P型通道存储器的操作方法 | |
| CN1224104C (zh) | 非易失性内存及其制作工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |