KR20070092915A - 메모리 소자의 프로그램 및 소거 방법 - Google Patents

메모리 소자의 프로그램 및 소거 방법 Download PDF

Info

Publication number
KR20070092915A
KR20070092915A KR1020060022895A KR20060022895A KR20070092915A KR 20070092915 A KR20070092915 A KR 20070092915A KR 1020060022895 A KR1020060022895 A KR 1020060022895A KR 20060022895 A KR20060022895 A KR 20060022895A KR 20070092915 A KR20070092915 A KR 20070092915A
Authority
KR
South Korea
Prior art keywords
memory device
voltage bias
program
gate structure
erase
Prior art date
Application number
KR1020060022895A
Other languages
English (en)
Other versions
KR101248941B1 (ko
Inventor
박상진
박영수
신상민
차영관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060022895A priority Critical patent/KR101248941B1/ko
Priority to US11/704,204 priority patent/US7542346B2/en
Priority to JP2007045885A priority patent/JP2007242216A/ja
Priority to CNA2007100877051A priority patent/CN101034590A/zh
Publication of KR20070092915A publication Critical patent/KR20070092915A/ko
Application granted granted Critical
Publication of KR101248941B1 publication Critical patent/KR101248941B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
    • B62B1/10—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels
    • B62B1/12—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels involving parts being adjustable, collapsible, attachable, detachable, or convertible
    • B62B1/125—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels involving parts being adjustable, collapsible, attachable, detachable, or convertible by means of telescoping elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Transportation (AREA)
  • Combustion & Propulsion (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

기판, 기판 상에 형성된 게이트 구조체를 포함하는 메모리 소자의 프로그램 및 소거 방법이 개시되어 있다.
개시된 프로그램 및 소거 방법이 적용되는 메모리 소자의 게이트 구조체는, 플랫 밴드 전압의 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 가지며, 개시된 메모리 소자의 프로그램 및 소거 방법은 메모리 소자에 대해 프로그램시에는 네거티브 전압 바이어스를 인가하고, 소거시에는 포지티브 전압 바이어스를 인가하여 프로그램이나 소거를 진행한다.

Description

메모리 소자의 프로그램 및 소거 방법{Method of program and erasing of memory device}
도 1a 및 도 1b는 각각 소노스형 메모리 소자에 포지티브 및 네거티브 전압 바이어스를 인가할 때, 프로그램 시간(program time) 및 소거 시간(erase time)에 따른 플랫 밴드 전압(V_FB(V))의 시프트를 보여주는 그래프이다.
도 2는 본 발명에 따른 프로그램 및 소거 방법이 적용될 수 있는 메모리 소자의 일 실시예를 보여준다.
도 3은 도 2의 메모리 소자에 포지티브 및 네거티브 전압 바이어스를 인가할 때, 전압 바이어스 인가 시간에 따른 플랫 밴드 전압(V_FB(V))의 시프트를 보여주는 그래프이다.
도 4는 본 발명에 따른 프로그램 및 소거 방법이 적용될 수 있는 메모리 소자의 다른 실시예를 보여준다.
도 5는 도 4의 메모리 소자에 포지티브 및 네거티브 전압 바이어스를 인가할 때, 전압 바이어스 인가 시간에 따른 플랫 밴드 전압(V_FB(V))의 시프트를 보여주는 그래프이다.
도 6 및 도 7은 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에서, 프로그래밍 전압에 대한 플랫 밴드 전압의 시프트 특성을 보여준다.
도 8은 도 6 및 도 7의 특성을 가지는 샘플 C1, C2에 대해, 프로그래밍 시간에 대한 플랫 밴드 전압의 시프트 특성을 보여준다.
도 9는 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에 대해, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용하여, 20V의 포지티브 전압 바이어스로 1ms 동안 소거하고, 네거티브 전압 바이어스 -14V, -16V, -18V, -20V로 프로그램 할 때, 프로그래밍 시간에 대한 플랫 밴드 전압의 시프트를 보여준다.
도 10은 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에 대해, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용하여, 20V의 포지티브 전압 바이어스로 1ms 동안 소거하고, 1μs, 10μs, 20μs, 30μs, 40μs 동안 네거티브 전압 바이어스로 프로그램 할 때, 네거티브 프로그래밍 전압에 대한 플랫 밴드 전압의 시프트를 보여준다.
<도면의 주요부분에 대한 부호의 설명>
10,100...메모리 소자 11...기판
13,15...불순물 영역 20...터널 절연막
30,135...전하 트랩층 40,140...블록킹 절연막
50...게이트 전극
본 발명은 메모리 소자의 프로그램 및 소거 방법에 관한 것으로, 보다 상세하게는 플랫 밴드 전압(flat band voltage)의 시프트(shift)가 포지티브 전압 바이어스(positive voltage bias)에서보다 네거티브 전압 바이어스(negative voltage bias)에서 더 빠른 특성을 가지는 메모리 소자의 프로그램 및 소거 방법에 관한 것이다.
메모리 소자 중 비휘발성 메모리소자는 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되는 저장소자로서, 대표적으로 플래쉬 메모리 소자를 들 수 있다.
플래쉬 메모리 소자에는 플로팅 게이트가 유전막 사이에 형성되어 플로팅 게이트에 전하를 축적하는 부유게이트형 메모리 소자와, 전하 트랩층이 유전막 사이에 형성되며 전하 트랩층에 전하를 축적하여, 이 전하 트랩층을 스토리지 노드로 이용하는 전하 트랩형 메모리 소자가 있다.
전하 트랩형 메모리 소자의 일 예로는, 전하 트랩층으로 실리콘 질화막을 사용하는 소노스(SONOS: silicon-oxide-nitride-oxide-silicon) 형 메모리 소자가 있다.
소노스형 메모리 소자는, 소스 영역과 드레인 영역이 형성된 실리콘 기판 위에 터널 절연막, 전하 트랩층, 블록킹 절연막이 적층되고, 이 블록층 절연막 상에 게이트 전극을 형성한 구조를 가진다. 터널 절연막 및 블록킹 절연막은 SiO2로 형성되고, 전하 트랩층은 실리콘 질화막(Si3N4)으로 형성된다.
실리콘 질화막을 전하 트랩층으로 사용하면, 도 1a 및 도 1b에 보여진 바와 같이, 포지티브 전압 바이어스(positive voltage bias) 인가에 따른 프로그램 속도는 빠른 반면에, 네거티브 전압 바이어스(negative voltage bias) 인가에 따른 소거(erasing) 속도는 느린 특징을 가지고 있다. 도 1a 및 도 1b는 각각 소노스형 메모리 소자에 포지티브 및 네거티브 전압 바이어스를 인가할 때, 프로그램 시간(program time) 및 소거 시간(erase time)에 따른 플랫 밴드 전압(V_FB(V))의 시프트를 보여주는 그래프이다.
따라서, 소노스형 메모리 소자와 같은 F-N(Foweler-Nordheim) 터널링(tunneling)을 이용하는 낸드형(NAND-type) 플래쉬 메모리의 경우에는, 페이지(page) 단위의 프로그램에 포지티브 전압 바이어스를 가해주고, 블록(block) 단위의 소거에 네거티브 전압 바이어스를 사용하고 있다.
그런데, 전하 트랩층을 포지티브 전압에 의해서는 속도가 낮고, 네거티브 전압에 의해서는 속도가 빠른 특성을 가지는 물질로 형성한 경우에는, 상기와 같은 포지티브 전압에 의한 페이지 단위의 프로그램 및 네거티브 전압에 의해 블록 단위의 소거 안(scheme)을 적용하기가 곤란하다.
본 발명은 상기한 바와 같은 점을 감안하여 안출된 것으로, 포지티브 전압에 의해서는 속도가 낮고, 네거티브 전압에 의해서는 속도가 빠른 특성을 가지는 메모리 소자에 적합한 개선된 프로그램 및 소거 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 기판; 상기 기판 상에 형성된 게이트 구조체를 포함하는 메모리 소자의 프로그램 및 소거 방법에 있어서, 상기 메모리 소자의 게이트 구조체는, 플랫 밴드 전압의 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 가지며, 상기 메모리 소자에 대해 프로그램시에는 네거티브 전압 바이어스를 인가하고, 소거시에는 포지티브 전압 바이어스를 인가하여 프로그램이나 소거를 진행하는 것을 특징으로 한다.
여기서, 상기 게이트 구조체는, 실리콘 리치 옥사이드(SRO:silicon rich oxide) 및 실리콘 나노 크리스탈 중 어느 하나로 이루어진 전하 트랩층;을 구비할 수 있다.
상기 게이트 구조체는 SiO2로 이루어진 블록킹 절연막;을 더 구비할 수 있다.
상기 게이트 구조체는, 실리콘 리치 옥사이드 및 실리콘 나노 크리스탈 중 어느 하나로 이루어진 전하 트랩층; 및 실리콘 옥사이드보다 높은 유전율을 가지는 유전체로 이루어진 블록킹 절연막;을 구비할 수도 있다.
여기서, 상기 블록킹 절연막은 하프늄 옥사이드(HfO2)로 이루어질 수 있다.
상기 게이트 구조체는, 상기 기판과 전하 트랩층 사이에 터널 절연막; 및 상 기 전하 트랩층 상방에 게이트 전극;을 더 포함할 수 있다.
상기 터널 절연막 외측의 상기 반도체 기판에는 소정의 도전성 불순물이 도핑된 제1 및 제2불순물 영역이 더 형성될 수 있다.
이하, 첨부된 도면들을 참조하면서 본 발명에 따른 메모리 소자의 프로그램 및 소거 방법의 바람직한 실시예를 상세히 설명한다.
본 발명에 따른 프로그램 및 소거 방법은 플랫 밴드 전압의 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 가지는 메모리 소자에 대해 프로그램시에는 네거티브 전압 바이어스를 인가하고, 소거시에는 포지티브 전압 바이어스를 인가하여 프로그램이나 소거를 진행한다.
도 2는 본 발명에 따른 프로그램 및 소거 방법이 적용될 수 있는 전하 트랩형 메모리 소자(10)의 일 실시예를 보여준다.
도 2를 참조하면, 상기 메모리 소자(10)는, 기판(11)과, 이 기판(11) 상에 형성된 게이트 구조체를 구비한다.
상기 게이트 구조체는 플랫 밴드 전압(flat band voltage)의 시프트(shift)가 포지티브 전압 바이어스(positive voltage bias)보다 네거티브 전압 바이어스(negative voltage bias)에서 더 빠른 특성을 갖도록 마련된 것으로, 기판(11) 상에 터널절연막(20), 전하 트랩층(30), 블록킹 절연막(40) 및 게이트 전극(50)이 순차적으로 적층된 구조를 가지고 있다.
상기 터널 절연막(20)은 SiO2 로 형성될 수 있다.
상기 전하 트랩층(30)은, SiOx(0<x<2)와 같은 실리콘 리치 옥사이드(SRO:silicon rich oxide)나 실리콘 나노 크리스탈(Si-nc)로 이루어질 수 있다. 이 실리콘 리치 옥사이드 또는 실리콘 나노 크리스탈로 이루어진 전하트랩층(30)은 정공(hole)을 잘 트랩하는 Si 간의 결합부가 많아서 정공의 트랩이 지배적으로 일어난다. 따라서, 플랫 밴드 전압이 마이너스로 시프트되는 경향을 유도하게 된다.
상기 블록킹 절연막(40)은 SiO2 로 형성될 수 있다. 또한, 게이트 전극(50)은 알루미늄(Al)으로 형성될 수 있다.
한편, 상기 터널 절연막(20) 외측의 상기 기판(10)에는 소정의 도전성 불순물이 도핑된 제1 및 제2불순물 영역(13)(15)이 형성된 것이 바람직하다. 제1불순물 영역(13)은 드레인(D), 제2불순물 영역(15)은 소스(S)로서 사용될 수 있다.
도 3은 도 2의 메모리 소자(10)에 포지티브 및 네거티브 전압 바이어스를 인가할 때, 전압 바이어스 인가 시간(프로그램 또는 소거 시간)에 따른 플랫 밴드 전압(V_FB(V))의 시프트를 보여주는 그래프이다.
통상적으로, 프로그램 시에는 메모리 소자에 포지티브 전압 바이어스를 인가하고, 소거시에는 메모리 소자에 네거티브 전압 바이어스를 인가한다. 소노스형 메모리 소자의 경우를 예로 들면, 도 1a 및 도 1b에서와 같이, 포지티브 전압 바이어스 인가시 플랫 밴드 전압 시프트 속도가 빠르고, 네거티브 전압 바이어스 인가시 플랫 밴드 전압 시프트 속도가 느리므로, 프로그램시 포지티브 전압 바이어스를 인가하고, 소거시 네거티브 전압 바이어스를 인가하면 빠른 프로그램 속도 및 이에 비해 느린 소거 속도로 프로그램 및 소거 동작이 진행된다.
반면에, 도 2의 메모리 소자(10)의 경우에는, 도 3에서 알 수 있는 바와 같이, 포지티브 전압 바이어스 인가시의 플랫 밴드 전압 시프트 속도가 네거티브 전압 바이어스 인가시의 플랫 밴드 전압 시프트 속도보다 느리다.
포지티브 전압 바이어스에 의해 프로그램, 네거티브 전압 바이어스에 의해 소거를 진행한다고 가정하면, 도 2의 메모리 소자(10)의 경우, 도 3에서 알 수 있는 바와 같이, 10μs(1E-5 s) 정도에서 소거가 확실히 일어나며, 1ms(1E-3 s) 정도에서 프로그램이 진행되어, 프로그램 속도가 소거 속도에 비해 느리게 된다.
그러므로, 도 2의 메모리 소자(10)에 소노스형 메모리 소자의 경우와 동일한 프로그래밍 및 소거 방법을 적용하면, 프로그램 속도가 소거 속도에 비해 느리게 되어, 소거 속도에 비해 빠른 프로그램 속도 요구를 충족하지 못한다. 낸드 플래쉬 메모리 소자의 경우, 프로그램이 페이지 단위, 소거가 블록 단위로 이루어지는 점을 고려할 때, 프로그램 속도가 소거 속도에 비해 빠를 것이 요구된다.
하지만, 본 발명에 따른 프로그램 및 소거 방법을 적용하여, 도 2의 메모리 소자(10)에, 프로그램시에는 네거티브 전압 바이어스를 인가하고, 소거시에는 포지티브 전압 바이어스를 인가하면, 프로그램을 소거보다 빠른 속도로 수행할 수 있다. 즉, 프로그램은 대략 10μs 정도의 빠른 속도, 소거는 대략 1ms 정도의 느린 속도로 진행할 수 있다.
이와 같이, 본 발명에 따른 프로그램 및 소거 방법에 따르면, 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 가지는 메모리 소자(10)에, 프로그램용 전압 바이어스와 소거용 전압 바이어스의 극성을 스위칭하여 인가함으로써, 프로그램을 소거에 비해 빠른 속도로 진행하는 것이 가능하다.
도 4는 본 발명에 따른 프로그램 및 소거 방법이 적용될 수 있는 전하 트랩형 메모리 소자(100)의 다른 실시예를 보인 것으로, 도 2의 메모리 소자(10)와 비교할 때, 블록킹 절연막(140)이 실리콘 옥사이드 보다 높은 유전율을 가진 고유전체, 예컨대 하프늄 옥사이드(HfO2) 재질로 이루어진 점에 차이가 있다. 여기서, 도 2에서와 실질적으로 동일 기능을 하는 부재는 동일 참조번호로 표시하고 그 반복적인 설명은 생략한다.
블록킹 절연막(140)을 하프늄 옥사이드로 형성하는 경우, 이 블록킹 절연막(140)과 전하 트랩층(30) 사이의 경계면(135))에서 전자가 트랩될 수 있다. 따라서, 상기 경계면(135)은 전하 트랩층으로서 역할을 한다. HfO2 층과 실리콘 산화물층이나 실리콘 나노 크리스탈층 간의 계면에서 전자를 트랩하는 경향이 있다는 것은 여러 문헌에 개시되어 있으며, 실제로 SiO2 터널절연막(20) 위에 바로 HfO2 층을 블록킹 절연막(140)으로 적층해보면 그 사이 계면이 전자를 트랩하는 전하 트랩층의 역할을 하여 플랫 밴드 전압이 플러스(+)쪽으로 시프트하는 경향을 보이게 된다.
도 5는 도 4의 메모리 소자(100)에 포지티브 및 네거티브 전압 바이어스를 인가할 때, 전압 바이어스 인가 시간(프로그램 또는 소거 시간)에 따른 플랫 밴드 전압(V_FB(V))의 시프트를 보여주는 그래프이다.
도 4의 메모리 소자(100)의 경우에도, 도 5에서 알 수 있는 바와 같이, 포지티브 전압 바이어스 인가시의 플랫 밴드 전압 시프트 속도가 네거티브 전압 바이어스 인가시의 플랫 밴드 전압 시프트 속도보다 느리다. 즉, 도 4의 메모리 소자(100)도 도 2의 메모리 소자(10)와 마찬가지로, 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 가진다.
여기서, 2V씩 차이를 두고 전압 바이어스를 인가할 때, 인가 전압에 따른 플랫 밴드 전압들 간의 간격이 대략 1.5 V 정도 생기면, 레벨간 정보의 식별이 가능하기 때문에, 포지티브 전압 바이어스에 의해 프로그램을 진행한다고 가정하면, 도 5에서 프로그램 시간은 대략 1ms로 볼 수 있다.
따라서, 도 4의 메모리 소자(100)에 본 발명에 따른 프로그래밍 및 소거 방법 기술을 적용하여, 프로그램시에는 네거티브 전압 바이어스를 인가하고, 소거시에는 포지티브 전압 바이어스를 인가하면, 프로그래밍을 소거보다 빠른 속도로 진행할 수 있다.
이하에서는, 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자의 프로그램 및 소거에 본 발명의 프로그램 및 소거 방법을 적용하는 것이 적합한 근거 및 효과에 대해 설명한다.
도 6 및 도 7은 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에서, 프로그래밍 전압에 대한 플랫 밴드 전압의 시프트 특성을 보여준다. 도 6은 샘플 C1, 도 7은 샘플 C2에 대한 것이다. 도 8은 도 6 및 도 7의 특성을 가지는 샘플 C1, C2에 대해, 프로그래밍 시간에 대한 플랫 밴드 전압의 시프트 특성을 보여준다.
도 6 및 도 7에서, 좌 상방의 플랫 밴드 전압 시프트는 20V의 포지티브 전압 바이어스로 10ms 동안 소거(포지티브 소거(positive erase):pe), 가로축의 프로그래밍 전압(네거티브 전압 바이어스)으로 100μs 동안 프로그램(네거티브 프로그램(negative program):np)을 진행한 경우이다.
도 6 및 도 7에서, 우 하방의 플랫 밴드 전압 시프트는 -20V의 네거티브 전압 바이어스로 10ms 동안 소거(네거티브 소거(negative erase):ne), 가로축의 프로그래밍 전압(포지티브 전압 바이어스)으로 100μs 동안 프로그램(포지티브 프로그램(positive program):pp)을 진행한 경우이다.
도 8은, 샘플 C1에 대해서는, 20V의 포지티브 전압 바이어스로 1ms 동안 소거(포지티브 소거(positive erase):pe), -20V의 네거티브 전압 바이어스로 가로축의 프로그래밍 시간에 대해 프로그램(네거티브 프로그램(negative program):np)을 진행하고, 샘플 C2에 대해서는, 20V의 포지티브 전압 바이어스로 가로축의 프로그래밍 시간에 대해 프로그램(포지티브 프로그램:pp), -20V의 네거티브 전압 바이어스로 1ms 동안 소거(네거티브 소거:ne)를 진행한 경우에 대한 것이다.
도 6 및 도 7을 살펴보면, 프로그래밍 시간이 100μs인 경우에는, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용할 경우와, 포지티브 프로그램(pp)/네거티 브 소거(ne)를 사용할 경우, 프로그램 속도가 서로 유사하거나 네거티브 프로그램(np)/포지티브 소거(pe)를 사용할 경우가 더 빠르다.
도 8을 살펴보면, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용할 경우, 프로그램 시간 40μs(4×1E-5 s) 이하에서는 프로그램 속도를 향상시킬 수 있음을 알 수 있다.
도 9는 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에 대해, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용하여, 20V의 포지티브 전압 바이어스로 1ms 동안 소거하고, 네거티브 전압 바이어스 -14V, -16V, -18V, -20V로 프로그램 할 때, 기록 시간에 대한 플랫 밴드 전압의 시프트를 보여준다.
도 9를 살펴보면, 예를 들어, 프로그램 시간 20μs에서 진행 할 때, 2V씩 차이를 두고 네거티브 전압 바이어스를 인가할 때, 인가 전압에 따른 플랫 밴드 전압들 간의 간격이 대략 1 내지 1.5 V 정도 생겨 레벨간 정보의 식별이 가능하기 때문에, 본 발명에 따른 프로그램 및 소거 방법을 적용하면, 4 비트 정보를 정보를 저장할 수 있게 된다.
도 10은 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에 대해, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용하여, 20V의 포지티브 전압 바이어스로 1ms 동안 소거하고, 1μs, 10μs, 20μs, 30μs, 40μs 동안 네거티브 전압 바이어스로 프로그램 할 때, 네거티브 프로그래밍 전압에 대한 플랫 밴드 전압의 시프트를 보여준 다.
도 10을 살펴보면, 네거티브 프로그램(np)/포지티브 소거(pe)를 사용할 경우, 20μs 내지 40μs에서 4레벨 분기(split)의 가능성이 보인다.
따라서, 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 메모리 소자에 본 발명에 따른 프로그램 및 소거 방법을 적용하여, 네거티브 프로그램(np)/포지티브 소거(pe)를 진행하면, 프로그램 시간 20μs 내지 40μs 범위에서 정보 레벨이 멀티 레벨 예컨대, 4레벨로 분기될 수 있기 때문에, 멀티 비트 예컨대, 4비트 정보를 저장할 수 있게 된다.
이상에서는 본 발명에 따른 프로그램 및 소거 방법이 도 2 및 도 4에 도시된 전하 트랩형 메모리 소자에 적용되는 것으로 설명 및 도시하였는데, 본 발명에 따른 방법이 적용되는 메모리 소자가 도 2, 도 4 및 전하 트랩형에 한정되는 것은 아니며, 플랫 밴드 전압 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 나타내는 범위 내에서 다양한 구성을 가질 수 있다.
상기한 바와 같은 본 발명에 따른 프로그램 및 소거 방법에 따르면, 포지티브 전압에 의해서는 속도가 낮고, 네거티브 전압에 의해서는 속도가 빠른 특성을 가지는 메모리 소자에 프로그램시에는 네거티브 전압을 인가하고, 소거시에는 포지티브 전압을 인가하여 프로그램 및 소거를 진행하므로, 프로그램 속도를 소거 속도에 비해 빠르게 할 수 있다.
또한, 본 발명에 따른 프로그램 및 소거 방법을 적용하면, 포지티브 전압에 의해서는 속도가 낮고, 네거티브 전압에 의해서는 속도가 빠른 특성을 가지는 메모리 소자에 대해, 소정 프로그램 시간 범위에서 네거티브 전압 바이어스에 따른 플랫 밴드 전압간의 차이를 정보 레벨의 식별이 가능할 정도로 크게 할 수 있기 때문에, 멀티 레벨 정보를 저장 할 수 있게 된다.

Claims (7)

  1. 기판; 상기 기판 상에 형성된 게이트 구조체를 포함하는 메모리 소자의 프로그램 및 소거 방법에 있어서,
    상기 메모리 소자의 게이트 구조체는, 플랫 밴드 전압의 시프트가 포지티브 전압 바이어스에서보다 네거티브 전압 바이어스에서 더 빠른 특성을 가지며,
    상기 메모리 소자에 대해 프로그램시에는 네거티브 전압 바이어스를 인가하고, 소거시에는 포지티브 전압 바이어스를 인가하여 프로그램이나 소거를 진행하는 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
  2. 제1항에 있어서, 상기 게이트 구조체는,
    실리콘 리치 옥사이드(SRO:silicon rich oxide) 및 실리콘 나노 크리스탈 중 어느 하나로 이루어진 전하 트랩층;을 구비하는 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
  3. 제2항에 있어서, 상기 게이트 구조체는 SiO2로 이루어진 블록킹 절연막;을 더 구비하는 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
  4. 제1항에 있어서, 상기 게이트 구조체는,
    실리콘 리치 옥사이드 및 실리콘 나노 크리스탈 중 어느 하나로 이루어진 전하 트랩층; 및
    실리콘 옥사이드보다 높은 유전율을 가지는 유전체로 이루어진 블록킹 절연막;을 구비하는 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
  5. 제4항에 있어서, 상기 블록킹 절연막은 하프늄 옥사이드(HfO2)로 이루어진 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서, 상기 게이트 구조체는,
    상기 기판과 전하 트랩층 사이에 터널 절연막; 및
    상기 전하 트랩층 상방에 게이트 전극;을 더 포함하는 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 터널 절연막 외측의 상기 반도체 기판에는 소정의 도전성 불순물이 도핑된 제1 및 제2불순물 영역이 더 형성된 것을 특징으로 하는 메모리 소자의 프로그램 및 소거 방법.
KR1020060022895A 2006-03-11 2006-03-11 메모리 소자의 프로그램 및 소거 방법 KR101248941B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060022895A KR101248941B1 (ko) 2006-03-11 2006-03-11 메모리 소자의 프로그램 및 소거 방법
US11/704,204 US7542346B2 (en) 2006-03-11 2007-02-09 Memory device and method for operating the same
JP2007045885A JP2007242216A (ja) 2006-03-11 2007-02-26 メモリ素子及びその動作方法
CNA2007100877051A CN101034590A (zh) 2006-03-11 2007-03-12 存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022895A KR101248941B1 (ko) 2006-03-11 2006-03-11 메모리 소자의 프로그램 및 소거 방법

Publications (2)

Publication Number Publication Date
KR20070092915A true KR20070092915A (ko) 2007-09-14
KR101248941B1 KR101248941B1 (ko) 2013-03-29

Family

ID=38478756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022895A KR101248941B1 (ko) 2006-03-11 2006-03-11 메모리 소자의 프로그램 및 소거 방법

Country Status (4)

Country Link
US (1) US7542346B2 (ko)
JP (1) JP2007242216A (ko)
KR (1) KR101248941B1 (ko)
CN (1) CN101034590A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2269226A1 (en) * 2008-03-13 2011-01-05 S.O.I.Tec Silicon on Insulator Technologies Substrate having a charged zone in an insulating buried layer
JP5480233B2 (ja) 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
CN104240767A (zh) * 2013-06-24 2014-12-24 中国科学院微电子研究所 针对电容结构和mos管结构的存储器件的参数测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279782B1 (ko) * 1992-07-06 2001-02-01 가나이 쓰도무 불휘발성 반도체기억장치
JP3451118B2 (ja) * 1993-12-15 2003-09-29 株式会社日立製作所 半導体不揮発性記憶装置
JPH08293563A (ja) * 1995-04-25 1996-11-05 Citizen Watch Co Ltd 半導体不揮発性記憶装置およびその製造方法
JPH09180473A (ja) * 1995-12-27 1997-07-11 Nec Corp 不揮発性半導体メモリ装置
JPH1092958A (ja) * 1996-09-19 1998-04-10 Hitachi Ltd 半導体不揮発性記憶装置及びデータ処理システム
JP2006013534A (ja) * 1997-07-08 2006-01-12 Sony Corp 半導体不揮発性記憶装置の製造方法
KR100275945B1 (ko) * 1997-12-30 2000-12-15 김영환 반도체장치의메모리셀및그제조방법
JP3107791B2 (ja) * 1998-11-27 2000-11-13 株式会社東芝 半導体装置及びその製造方法
JP2002118184A (ja) * 2000-10-11 2002-04-19 Sony Corp 不揮発性半導体記憶装置の動作方法
US7554842B2 (en) * 2001-09-17 2009-06-30 Sandisk Corporation Multi-purpose non-volatile memory card
KR100604989B1 (ko) * 2003-12-31 2006-07-26 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그의 제조방법
KR100609067B1 (ko) * 2004-08-09 2006-08-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7272043B2 (en) * 2004-12-27 2007-09-18 Macronix International Co., Ltd. Operation methods for a non-volatile memory cell in an array

Also Published As

Publication number Publication date
JP2007242216A (ja) 2007-09-20
US20070211533A1 (en) 2007-09-13
CN101034590A (zh) 2007-09-12
KR101248941B1 (ko) 2013-03-29
US7542346B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
JP4422936B2 (ja) ツインｍｏｎｏｓメモリアレイの消去方法
CN100477233C (zh) 存储器元件
EP2416367A2 (en) Multi-state memory cell with asymetric charge trapping
CN100383976C (zh) 存储器件以及从其中擦除数据的方法
JP2008217972A (ja) 不揮発性メモリ素子の作動方法
KR100660864B1 (ko) 소노스 메모리 소자의 동작 방법
JP5238208B2 (ja) 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
KR101248941B1 (ko) 메모리 소자의 프로그램 및 소거 방법
CN101093726B (zh) 用于扩展存储器操作裕度并减小第二位效应的方法
EP1555673B1 (en) Nonvolatile semiconductor memory and operating method of the memory
US7200040B2 (en) Method of operating p-channel memory
CN100505317C (zh) 存储器元件
US7773428B2 (en) Nonvolatile semiconductor memory having suitable crystal orientation
US7512013B2 (en) Memory structures for expanding a second bit operation window
US20070297241A1 (en) Method and Structure for Operating Memory Devices on Fringes of Control Gate
US7259995B2 (en) Memory device
KR20080079977A (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
KR100606927B1 (ko) 비휘발성 메모리 및 그 구동방법
JP2011108295A (ja) 不揮発性半導体記憶装置の消去方法、及び不揮発性半導体記憶装置
KR20090000350A (ko) 플래시 메모리 셀의 소거 방법
CN1909197A (zh) 非挥发性记忆体的操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee