CN104240767A - 针对电容结构和mos管结构的存储器件的参数测试方法 - Google Patents

针对电容结构和mos管结构的存储器件的参数测试方法 Download PDF

Info

Publication number
CN104240767A
CN104240767A CN201310253495.4A CN201310253495A CN104240767A CN 104240767 A CN104240767 A CN 104240767A CN 201310253495 A CN201310253495 A CN 201310253495A CN 104240767 A CN104240767 A CN 104240767A
Authority
CN
China
Prior art keywords
voltage
programming
erasing
flat
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310253495.4A
Other languages
English (en)
Inventor
余兆安
姚志宏
霍宗亮
龙世兵
谢常青
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201310253495.4A priority Critical patent/CN104240767A/zh
Publication of CN104240767A publication Critical patent/CN104240767A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种针对电容结构和MOS管结构的存储器件的参数测试方法,针对电容结构的器件,该方法将器件编程或擦除到指定的平带电压Vfb附近,并测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线,得到编程速度和擦除速度;并测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线,得到耐受性参数;针对四端MOS结构的存储器件,该方法将器件编程或擦除到指定的阈值电压Vth处,并测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线,得到编程速度、擦除速度和耐受性参数。

Description

针对电容结构和MOS管结构的存储器件的参数测试方法
技术领域
本发明涉及半导体存储器的测试领域,尤其涉及一种针对电容结构和MOS管结构的存储器件的参数测试方法。
背景技术
非挥发性半导体存储器自1967年贝尔实验室的D.Kahng和S.M.Sze首次提出的浮栅型MOS管存储结构(Flash)以来,得到了极为广泛的发展和应用。这种结构的工作原理为,在MOS管的控制栅和导电沟道中间加入一层浮栅,通过控制浮栅上的电荷数量来调制MOS管的导通阈值电压,以阈值电压的大小来代表阈值信息。
对浮栅型MOS的栅极、源极、漏极和衬底施加适当的激励电压,可将电子注入到浮栅中,或者将电子驱逐出浮栅,以实现了编程和擦除功能。然而,随着器件的工艺尺寸的进一步缩小,Flash存储器遭遇了严峻的技术挑战,在近十年的器件尺寸缩小过程中,其隧穿氧化层的厚度没有减小,这进一步限制了器件操作速度的改善,同时需要更大的编程和擦除电压。
为克服这一缺点,新型的电荷俘获存储器成为人们研究的热点,它的结构与图1类似,但具有更优越的操作性能。目前,在实验室中对这类新型器件的特性进行分析过程中,由于专用的半导体参数分析仪仅提供单独的编程和擦除操作,无法进行对器件的自动化测试。即使有些设备具有一定的自动化功能,由于其在编程和擦除条件的限制,使得依然没法对两端的电容结构器件和四端MOS结构器件进行自动参数提取。这里四端MOS管结构器件指的是如图1(a)所示的类似器件,有栅极、源极、漏极和衬底,器件特性由阈值来表示,这里两端电容结构器件是指在图1(a)中,没有源漏极,仅有栅极和衬底的器件,这类器件的特性由平带电压Vfb表示。
发明内容
(一)要解决的技术问题
为解决上述问题,本发明提供了一种针对电容结构和MOS管结构的存储器件的参数测试方法,以方便快速的获取存储器件的编程速度、擦除速度和耐受性(Endurance)参数。
(二)技术方案
为达到上述目的,本发明提供了一种针对电容结构和MOS管结构的存储器件的参数测试方法,针对电容结构的器件,该方法将器件编程或擦除到指定的平带电压Vfb附近,并测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线,得到编程速度和擦除速度;并测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线,得到耐受性参数;针对四端MOS结构的存储器件,该方法将器件编程或擦除到指定的阈值电压Vth处,并测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线,得到编程速度、擦除速度和耐受性参数。
上述方案中,针对电容结构的器件,所述将器件编程或擦除到指定的平带电压附近,包括:
a、首先进行电容结构器件的电容电压(CV)扫描来获取当前的平带电压Vfb,平带电压Vfb是由用户输入的Cfb来决定;
b、比较当前的平带电压Vfb与要设定的平带电压Vfb,若当前的平带电压Vfb是在设定的平带电压Vfb的附近且在允许偏差的范围内,则结束程序;若设定的平带电压Vfb大于当前的平带电压Vfb,则执行步骤c;若设定的平带电压Vfb小于当前的平带电压Vfb,则执行步骤d;
c、向器件的栅端和衬底两端施加一个编程脉冲,并且进行CV扫描读取平带电压Vfb值,直到平带电压Vfb落在设置值所允许的范围内;
d、向器件的栅端和衬底两端施加一个擦除脉冲,并且进行CV扫描读取平带电压Vfb值,直到平带电压Vfb落在设置值所允许的范围内。
上述方案中,所述测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线得到编程速度,包括:
a1、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程或擦除到编程起始点;
b1、固定编程电压,并从短到长的改变编程时间,获得在指定的编程电压下,平带电压Vfb随不同编程时间的关系曲线;
c1、改变编程电压,重复顺序执行步骤a1和步骤b1,得到编程速度。
上述方案中,所述测试出器件的平带电压随编程或擦除电压和编程或擦除时间的变化曲线得到擦除速度,包括:
a2、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程或擦除到擦除起始点;
b2、固定擦除电压,并从短到长的改变擦除时间,获得在指定的擦除电压下,平带电压Vfb随不同擦除时间的关系曲线;
c2、改变擦除电压,重复顺序执行步骤a2和步骤b2,得到擦除速度。
上述方案中,所述测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线得到耐受性参数,包括:
a3、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程到编程态,这相当于施加了一个编程脉冲;
b3、进行电容电压扫描(CV sweep),获取最初的平带电压Vfb,并接着给器件施加一个擦除脉冲;
c3、进行电容电压扫描(CV sweep),获取最初的擦除平带电压Vfb;
d3、施加若干个连续的编程擦除脉冲串;
e3、施加一个编程脉冲,读平带电压Vfb;施加一个擦除脉冲,读平带电压Vfb;
f3、重复执行步骤d3和步骤e3,直到编程擦除的次数到了所指定的次数即可。
上述方案中,针对四端MOS结构的存储器件,所述将器件编程或擦除到指定的阈值电压附近,包括:
A、首先进行MOS结构器件的电流电压(IV)扫描来获取器件的转移曲线(IdVg),从而得到当前的阈值电压Vth,阈值电压Vth可通过最大跨导法和恒定电流法求得;
B、比较当前的阈值电压Vth与要设定的阈值电压Vth,若当前的阈值电压Vth是在设定的阈值电压Vth的附近且在允许偏差的范围内,则结束程序;若设定的阈值电压Vth大于当前的阈值电压Vth,则执行步骤C;若设定的阈值电压Vth小于当前的阈值电压Vth,则执行步骤D;
C、向器件的栅端和衬底两端施加一个编程脉冲,并且进行IdVg扫描读取阈值电压Vth值,直到阈值电压Vth落在设置值所允许的范围内;
D、向器件的栅端和衬底两端施加一个擦除脉冲,并且进行IdVg扫描读取阈值电压Vth值,直到阈值电压Vth落在设置值所允许的范围内。
上述方案中,所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到编程速度,包括:
A1、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程或擦除到编程起始点;
B1、固定编程电压,并从短到长的改变编程时间,获得在指定的编程电压下,阈值电压Vth随不同编程时间的关系曲线;
C1、改变编程电压,重复顺序执行步骤A1和步骤B1,得到编程速度。
上述方案中,所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到擦除速度,包括:
A2、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程或擦除到擦除起始点;
A2、固定擦除电压,并从短到长的改变擦除时间,获得在指定的擦除电压下,阈值电压Vth随不同擦除时间的关系曲线;
A2、改变擦除电压,重复顺序执行步骤A2和步骤A2,得到擦除速度。
上述方案中,所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到耐受性参数,包括:
A3、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程到编程态,这相当于施加了一个编程脉冲;
B3、进行电流电压扫描(IdVgsweep),获取最初的阈值电压Vth,并接着给器件施加一个擦除脉冲;
C3、进行电流电压扫描(IdVgsweep),获取最初的擦除阈值电压Vth;
D3、施加若干个连续的编程擦除脉冲串;
E3、施加一个编程脉冲,读阈值电压Vth;施加一个擦除脉冲,读阈值电压Vth;
F3、重复执行步骤D3和步骤E3,直到编程擦除的次数到了所指定的次数即可。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供的针对电容结构和MOS管结构的存储器件的参数测试方法,由于采用了如图4所示的程序化测试方法,用户只需输入设定的平带电压值以及允许的误差范围,程序将自动读取当前平带电压值,并依据当前值与设定值之间的正偏差或负偏差来决定所施加的编程或擦除条件,所以可以快速的将电容结构的器件编程或擦除到指定平带电压附近,也可针对MOS结构的器件,编程或擦除到指定阈值电压附近,可提高测试效率。
2、本发明提供的针对电容结构和MOS管结构的存储器件的参数测试方法,由于采用了如图5所示的程序化测试方法,用户只需输入待测器件编程或擦除速度测试所需的具体电压或脉宽等条件,程序将自动计算每种操作电压下所需执行的次数,以及每次所施加的脉冲宽度,脉冲宽度会自动累计,一旦当前操作电压下不同脉冲的速度测试完毕时,自动编程或擦除到初始态,自动计算脉冲电压及宽度参数,从而自动完成器件在每种操作电压及脉冲宽度下的速度参数,所以本方法极大加快了待测器件编程擦除速度参数的提取。
3、本发明提供的针对电容结构和MOS管结构的存储器件的参数测试方法,由于采用了如图6所示的程序化测试方法,用户只需输入耐受性的次数以及每个量级所需测量的次数,程序将自动计算总的测量次数以及每次所施加的编程或擦除脉冲的个数,然后在每次循环后测量所需的平带电压或者阈值,所以本方法使得器件耐受性的提取更加方便,快速高效。
附图说明
图1是浮栅型MOS存储器结构的示意图;
图2是电容结构器件在不同编程或擦除条件下平带电压的变化曲线;
图3是测试编程速度和擦除速度的曲线实例;
图4是电容结构器件自动编程或擦除到指定平带电压附近的流程图;
图5是电容结构测试编程速度和擦除速度的流程图;
图6是电容结构测试耐受性参数的流程图;
图7是一种器件耐受性测试的编程和擦除脉冲的实例。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明提供的是针对电容结构和MOS管结构的存储器件的参数测试方法,其中,两端存储器件即电容结构的器件,四端存储器件即MOS管结构的器件,该方法分别给出了测试电荷俘获存储器件(CTM)的编程速度、擦除速度和耐受性参数等主要参数的方法。针对电容结构的器件,本方法可以将器件编程或擦除到指定的平带电压(Vfb)附近,并测试出器件的平带电压随编程或擦除电压和编程或擦除时间的变化曲线(即速度曲线);并可测试出器件在指定的编程和擦除条件下,器件的平带电压随编程和擦除次数的变化曲线(即耐受性)。针对MOS管结构的器件,原理同上,只是针对电容结构的器件,用平带电压(Vfb)来表征器件参数,针对MOS管结构的器件,用阈值电压(Vth)来表征器件参数。
针对电容结构的器件,该方法将电容器件编程或擦除到指定的平带电压Vfb附近,并测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线,得到编程速度和擦除速度;并测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线,得到耐受性参数。如图2所示。当在器件的栅极和衬底施加合适的操作电压,器件的平带电压将发生改变,如图2中,由Vfb1到Vfb2。
其中,将电容器件编程或擦除到指定的Vfb附近的方法为:
a、首先进行电容结构器件的电容电压(CV)扫描来获取当前的平带电压Vfb,平带电压Vfb是由用户输入的Cfb来决定;
b、比较当前的平带电压Vfb与要设定的平带电压Vfb,若当前的平带电压Vfb是在设定的平带电压Vfb的附近且在允许偏差的范围内,则结束程序;若设定的平带电压Vfb大于当前的平带电压Vfb,则执行步骤c;若设定的平带电压Vfb小于当前的平带电压Vfb,则执行步骤d;
c、向器件的栅端和衬底两端施加一个编程脉冲,并且进行CV扫描读取平带电压Vfb值,直到平带电压Vfb落在设置值所允许的范围内;
d、向器件的栅端和衬底两端施加一个擦除脉冲,并且进行CV扫描读取平带电压Vfb值,直到平带电压Vfb落在设置值所允许的范围内。
所述测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线得到编程速度,包括:
a1、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程或擦除到编程起始点;
b1、固定编程电压,并从短到长的改变编程时间,获得在指定的编程电压下,平带电压Vfb随不同编程时间的关系曲线;
c1、改变编程电压,重复顺序执行步骤a1和步骤b1,得到编程速度。
所述测试出器件的平带电压随编程或擦除电压和编程或擦除时间的变化曲线得到擦除速度,包括:
a2、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程或擦除到擦除起始点;
b2、固定擦除电压,并从短到长的改变擦除时间,获得在指定的擦除电压下,平带电压Vfb随不同擦除时间的关系曲线;
c2、改变擦除电压,重复顺序执行步骤a2和步骤b2,得到擦除速度。
所述测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线得到耐受性参数,包括:
a3、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程到编程态,这相当于施加了一个编程脉冲;
b3、进行电容电压扫描(CV sweep),获取最初的平带电压Vfb,并接着给器件施加一个擦除脉冲;
c3、进行电容电压扫描(CV sweep),获取最初的擦除平带电压Vfb;
d3、施加若干个连续的编程擦除脉冲串;
e3、施加一个编程脉冲,读平带电压Vfb;施加一个擦除脉冲,读平带电压Vfb;
f3、重复执行步骤d3和步骤e3,直到编程擦除的次数到了所指定的次数即可。图7中给出了本步骤过程中的一个具体编程擦除实例。
图4中,示出了电容结构器件自动编程或擦除到指定平带电压附近的流程图,流程图中的参数名称所对应的含义如下表1:
图5中给出了一种电容结构测试编程速度和擦除速度的流程图,流程图中的参数名称所对应的含义如下表2:
图6给出了电容结构测试耐受性参数的流程图,流程图中的参数名称所对应的含义如下表3:
针对四端MOS结构的存储器件,该方法将器件编程或擦除到指定的阈值电压Vth处,并测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线,得到编程速度、擦除速度和耐受性参数。针对四端MOS结构的存储器件,在原理与针对电容结构的器件一样,只是针对电容结构的器件,用平带电压(Vfb)来表征器件参数,针对MOS管结构的器件,用阈值电压(Vth)来表征器件参数。
其中,针对四端MOS结构的存储器件,所述将器件编程或擦除到指定的阈值电压附近,包括:
A、首先进行MOS结构器件的电流电压(IV)扫描来获取器件的转移曲线(IdVg),从而得到当前的阈值电压Vth,阈值电压Vth可通过最大跨导法和恒定电流法求得;
B、比较当前的阈值电压Vth与要设定的阈值电压Vth,若当前的阈值电压Vth是在设定的阈值电压Vth的附近且在允许偏差的范围内,则结束程序;若设定的阈值电压Vth大于当前的阈值电压Vth,则执行步骤C;若设定的阈值电压Vth小于当前的阈值电压Vth,则执行步骤D;
C、向器件的栅端和衬底两端施加一个编程脉冲,并且进行IdVg扫描读取阈值电压Vth值,直到阈值电压Vth落在设置值所允许的范围内;
D、向器件的栅端和衬底两端施加一个擦除脉冲,并且进行IdVg扫描读取阈值电压Vth值,直到阈值电压Vth落在设置值所允许的范围内。
所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到编程速度,包括:
A1、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程或擦除到编程起始点;
B1、固定编程电压,并从短到长的改变编程时间,获得在指定的编程电压下,阈值电压Vth随不同编程时间的关系曲线;
C1、改变编程电压,重复顺序执行步骤A1和步骤B1,得到编程速度。
所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到擦除速度,包括:
A2、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程或擦除到擦除起始点;
A2、固定擦除电压,并从短到长的改变擦除时间,获得在指定的擦除电压下,阈值电压Vth随不同擦除时间的关系曲线;
A2、改变擦除电压,重复顺序执行步骤A2和步骤A2,得到擦除速度。
所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到耐受性参数,包括:
A3、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程到编程态,这相当于施加了一个编程脉冲;
B3、进行电流电压扫描(IdVgsweep),获取最初的阈值电压Vth,并接着给器件施加一个擦除脉冲;
C3、进行电流电压扫描(IdVgsweep),获取最初的擦除阈值电压Vth;
D3、施加若干个连续的编程擦除脉冲串;
E3、施加一个编程脉冲,读阈值电压Vth;施加一个擦除脉冲,读阈值电压Vth;
F3、重复执行步骤D3和步骤E3,直到编程擦除的次数到了所指定的次数即可。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种针对电容结构和MOS管结构的存储器件的参数测试方法,其特征在于:
针对电容结构的器件,该方法将器件编程或擦除到指定的平带电压Vfb附近,并测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线,得到编程速度和擦除速度;并测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线,得到耐受性参数;
针对四端MOS结构的存储器件,该方法将器件编程或擦除到指定的阈值电压Vth处,并测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线,得到编程速度、擦除速度和耐受性参数。
2.根据权利要求1中所述的参数测试方法,其特征在于,针对电容结构的器件,所述将器件编程或擦除到指定的平带电压附近,包括:
a、首先进行电容结构器件的电容电压(CV)扫描来获取当前的平带电压Vfb,平带电压Vfb是由用户输入的Cfb来决定;
b、比较当前的平带电压Vfb与要设定的平带电压Vfb,若当前的平带电压Vfb是在设定的平带电压Vfb的附近且在允许偏差的范围内,则结束程序;若设定的平带电压Vfb大于当前的平带电压Vfb,则执行步骤c;若设定的平带电压Vfb小于当前的平带电压Vfb,则执行步骤d;
c、向器件的栅端和衬底两端施加一个编程脉冲,并且进行CV扫描读取平带电压Vfb值,直到平带电压Vfb落在设置值所允许的范围内;
d、向器件的栅端和衬底两端施加一个擦除脉冲,并且进行CV扫描读取平带电压Vfb值,直到平带电压Vfb落在设置值所允许的范围内。
3.根据权利要求2所述的参数测试方法,其特征在于,所述测试出该平带电压随编程或擦除电压和编程或擦除时间的变化曲线得到编程速度,包括:
a1、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程或擦除到编程起始点;
b1、固定编程电压,并从短到长的改变编程时间,获得在指定的编程电压下,平带电压Vfb随不同编程时间的关系曲线;
c1、改变编程电压,重复顺序执行步骤a1和步骤b1,得到编程速度。
4.根据权利要求2所述的参数测试方法,其特征在于,所述测试出器件的平带电压随编程或擦除电压和编程或擦除时间的变化曲线得到擦除速度,包括:
a2、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程或擦除到擦除起始点;
b2、固定擦除电压,并从短到长的改变擦除时间,获得在指定的擦除电压下,平带电压Vfb随不同擦除时间的关系曲线;
c2、改变擦除电压,重复顺序执行步骤a2和步骤b2,得到擦除速度。
5.根据权利要求2所述的参数测试方法,其特征在于,所述测试出器件在指定的编程和擦除条件下的平带电压随编程和擦除次数的变化曲线得到耐受性参数,包括:
a3、首先,将电容器件编程或擦除到指定的平带电压Vfb附近,将器件的平带电压Vfb编程到编程态,这相当于施加了一个编程脉冲;
b3、进行电容电压扫描(CV sweep),获取最初的平带电压Vfb,并接着给器件施加一个擦除脉冲;
c3、进行电容电压扫描(CV sweep),获取最初的擦除平带电压Vfb;
d3、施加若干个连续的编程擦除脉冲串;
e3、施加一个编程脉冲,读平带电压Vfb;施加一个擦除脉冲,读平带电压Vfb;
f3、重复执行步骤d3和步骤e3,直到编程擦除的次数到了所指定的次数即可。
6.根据权利要求1所述的参数测试方法,其特征在于,针对四端MOS结构的存储器件,所述将器件编程或擦除到指定的阈值电压附近,包括:
A、首先进行MOS结构器件的电流电压(IV)扫描来获取器件的转移曲线(IdVg),从而得到当前的阈值电压Vth;
B、比较当前的阈值电压Vth与要设定的阈值电压Vth,若当前的阈值电压Vth是在设定的阈值电压Vth的附近且在允许偏差的范围内,则结束程序;若设定的阈值电压Vth大于当前的阈值电压Vth,则执行步骤C;若设定的阈值电压Vth小于当前的阈值电压Vth,则执行步骤D;
C、向器件的栅端和衬底两端施加一个编程脉冲,并且进行IdVg扫描读取阈值电压Vth值,直到阈值电压Vth落在设置值所允许的范围内;
D、向器件的栅端和衬底两端施加一个擦除脉冲,并且进行IdVg扫描读取阈值电压Vth值,直到阈值电压Vth落在设置值所允许的范围内。
7.根据权利要求6所述的参数测试方法,其特征在于,所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到编程速度,包括:
A1、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程或擦除到编程起始点;
B1、固定编程电压,并从短到长的改变编程时间,获得在指定的编程电压下,阈值电压Vth随不同编程时间的关系曲线;
C1、改变编程电压,重复顺序执行步骤A1和步骤B1,得到编程速度。
8.根据权利要求6所述的参数测试方法,其特征在于,所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到擦除速度,包括:
A2、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程或擦除到擦除起始点;
A2、固定擦除电压,并从短到长的改变擦除时间,获得在指定的擦除电压下,阈值电压Vth随不同擦除时间的关系曲线;
A2、改变擦除电压,重复顺序执行步骤A2和步骤A2,得到擦除速度。
9.根据权利要求6所述的参数测试方法,其特征在于,所述测试出该阈值电压随编程或擦除电压和编程或擦除时间的变化曲线和耐受性曲线得到耐受性参数,包括:
A3、首先,将MOS结构器件编程或擦除到指定的阈值电压Vth附近,将器件的阈值电压Vth编程到编程态,这相当于施加了一个编程脉冲;
B3、进行电流电压扫描(IdVgsweep),获取最初的阈值电压Vth,并接着给器件施加一个擦除脉冲;
C3、进行电流电压扫描(IdVgsweep),获取最初的擦除阈值电压Vth;
D3、施加若干个连续的编程擦除脉冲串;
E3、施加一个编程脉冲,读阈值电压Vth;施加一个擦除脉冲,读阈值电压Vth;
F3、重复执行步骤D3和步骤E3,直到编程擦除的次数到了所指定的次数即可。
CN201310253495.4A 2013-06-24 2013-06-24 针对电容结构和mos管结构的存储器件的参数测试方法 Pending CN104240767A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310253495.4A CN104240767A (zh) 2013-06-24 2013-06-24 针对电容结构和mos管结构的存储器件的参数测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310253495.4A CN104240767A (zh) 2013-06-24 2013-06-24 针对电容结构和mos管结构的存储器件的参数测试方法

Publications (1)

Publication Number Publication Date
CN104240767A true CN104240767A (zh) 2014-12-24

Family

ID=52228691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310253495.4A Pending CN104240767A (zh) 2013-06-24 2013-06-24 针对电容结构和mos管结构的存储器件的参数测试方法

Country Status (1)

Country Link
CN (1) CN104240767A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693841A (zh) * 2020-06-22 2020-09-22 沃尔特电子(苏州)有限公司 Mosfet管耐受能力测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022527A1 (en) * 2001-06-21 2003-01-30 Devine Roderick A. B. Radiation hardened microcircuits
CN101034590A (zh) * 2006-03-11 2007-09-12 三星电子株式会社 存储器件及其操作方法
CN101383353A (zh) * 2007-08-27 2009-03-11 旺宏电子股份有限公司 具有存储单元阵列的存储器及其制作方法
CN102376365A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 Sonos闪存数据擦除方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030022527A1 (en) * 2001-06-21 2003-01-30 Devine Roderick A. B. Radiation hardened microcircuits
CN101034590A (zh) * 2006-03-11 2007-09-12 三星电子株式会社 存储器件及其操作方法
CN101383353A (zh) * 2007-08-27 2009-03-11 旺宏电子股份有限公司 具有存储单元阵列的存储器及其制作方法
CN102376365A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 Sonos闪存数据擦除方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693841A (zh) * 2020-06-22 2020-09-22 沃尔特电子(苏州)有限公司 Mosfet管耐受能力测试方法
CN111693841B (zh) * 2020-06-22 2022-12-02 沃尔特电子(苏州)有限公司 Mosfet管耐受能力测试方法

Similar Documents

Publication Publication Date Title
CN104835527B (zh) 半导体器件及其操作方法
CN101587748B (zh) 非易失性存储器的编程方法
KR100824203B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN101354920A (zh) 非易失性存储单元编程方法
CN103390424A (zh) 一种存储器的擦除/编程方法及装置
CN109378026A (zh) 半导体存储器件及其操作方法
CN101853704A (zh) 共享字线的分栅式闪存的擦除方法
CN1881592B (zh) 编程硅氧化物氮化物氧化物半导体存储器件的方法
CN101388252B (zh) 编程非易失性存储装置的方法
CN100587843C (zh) 多级氮化存储单元的程序化方法及多级快闪存储元件
US6370064B1 (en) Method of operating split gate-typed non-volatile memory cell and semiconductor memory device having the cells
CN104240767A (zh) 针对电容结构和mos管结构的存储器件的参数测试方法
CN109215725B (zh) 闪存器件可靠性测试方法、存储介质及电子设备
CN104183274A (zh) 存储单元及存储阵列的擦除方法
CN101783179B (zh) 提高分栅式闪存耐用性的擦除方法
CN110140174A (zh) 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN105097030A (zh) 存储器的编程校验方法和编程校验装置
CN111081303B (zh) 存储器编程方法、装置、电子设备及计算机可读存储介质
CN109388895B (zh) 一种sonos单元的角模型架构及其调试方法
CN101501839A (zh) 驱动半导体器件的方法和半导体器件
US9136009B1 (en) Method to improve accuracy of a low voltage state in flash memory cells
KR100546343B1 (ko) 플래시 메모리 장치의 프로그램 방법
KR20100056747A (ko) 플래시 메모리 소자의 프로그램 방법
Larcher et al. SILC effects on E/sup 2/PROM memory cell reliability
Lue et al. Study of electron and hole injection statistics of BE-SONOS NAND flash

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141224