CN111693841A - Mosfet管耐受能力测试方法 - Google Patents

Mosfet管耐受能力测试方法 Download PDF

Info

Publication number
CN111693841A
CN111693841A CN202010575524.9A CN202010575524A CN111693841A CN 111693841 A CN111693841 A CN 111693841A CN 202010575524 A CN202010575524 A CN 202010575524A CN 111693841 A CN111693841 A CN 111693841A
Authority
CN
China
Prior art keywords
mosfet
bridge
dut
fault
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010575524.9A
Other languages
English (en)
Other versions
CN111693841B (zh
Inventor
刘立锋
杨留锁
张文贵
赵端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Volt Electronics Suzhou Co ltd
Original Assignee
Volt Electronics Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Volt Electronics Suzhou Co ltd filed Critical Volt Electronics Suzhou Co ltd
Priority to CN202010575524.9A priority Critical patent/CN111693841B/zh
Publication of CN111693841A publication Critical patent/CN111693841A/zh
Application granted granted Critical
Publication of CN111693841B publication Critical patent/CN111693841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种MOSFET管耐受能力测试方法。本发明一种MOSFET管dV/dt耐受能力测试方法，包括：该测试使用一个双器件MOSFET半桥进行，仅控制下桥的MOSFET栅极；上桥器件为被测器件，将经历二极管恢复dV/dt故障；所述上桥器件的栅极与其源相连接，因此在任何时候都只起二极管的作用；在给定的预设电流值、电压和设备温度下，产生单个反向恢复事件。本发明的有益效果：依据此技术可方便评估MOSFET的性能，指导产品在研发阶段的器件选型工作，避免产品在批量生产过程中出现质量问题，造成不可挽回的经济损失。

Description

MOSFET管耐受能力测试方法
技术领域
本发明涉及MOSFET管领域，具体涉及一种MOSFET管耐受能力测试方法。
背景技术
功率MOSFET管的dV/dt参数表示MOSFET的电压上升或下降的变化率，一是漏极和源级的电压变化率，二是MOSFET内部寄生的二极管电压变化率。过快的dV/dt速率会导致MOSFET产生雪崩，造成永久损坏。影响dV/dt参数的因素很多，如分布电容、寄生双极晶体管、体漏二极管和其他影响高频开关的寄生元件。这些寄生元件，它们是MOSFET结构的组成部分，如果不完全了解，可能会导致失效问题。
MOSFET管等效示意图见图1。
参数说明如下：
MOSFET场效应管
Cdg Capacitance from Drain to Gate
Cgs Capacitance from Gate to Source
Cdb Capacitance from Drain to Base of NPN(P-N junction capacitance)
Cbs Capacitance from Base of NPN to Source(P-N junction capacitance)
Rb Lateral p+Body Region Resistance
MOSFET管的技术参数中没有dV/dt耐受能力这一技术指标，只会有二极管恢复速度参数,量纲也是dV/dt)。国内没有相关定性测量该指标的文档资料。
三种dV/dt工作模式：
模式一：电容Cdg和Cgs，通过隔离栅节点的二氧化硅存在于栅至漏极和源极之间。在高dV/dt期间流过这些电容的小电流可以影响栅极电位。栅极电势的增大或减小取决于从漏极到源极的dV/dt的极性。当漏极电压相对于源极上升 (+dV/dt)时，栅极电位将被拉向正极，可能导致MOSFET打开。通常，这种模式发生在半桥电路的下桥MOSFET。通过适当的栅极驱动设计可以显著降低这一点， dV/dt变化导致在每个周期的部分接通，通常不是破坏性的，最明显的影响是增加开关损耗。
模式二：漏源电压的快速变化将导致容性电流流过固有结电容Cdb，如果足够，可能会使双极晶体管的基极-发射极结产生偏置(图1)。这种开启模式具有潜在的破坏性，然而，人们普遍认为这种情况不太可能发生。
模式三：是最重要的模式,称为“二极管反向恢复dV/dt”。这种模式可能发生在任何MOSFET工作的桥式电路中，其寄生体漏极二极管携带感应负载电流并经历反向恢复。在这种失效模式下寄生双极晶体管再次激活。对这种机制感兴趣的点发生在反向恢复电流达到峰值时。在一个典型的半桥电路中，下桥MOSFET 导通并迫使上桥体二极管反向恢复。此时体二极管充满了载流子，必须清除载流子才能使二极管显示出阻塞特性。此时二极管开始建立耗尽区，但随着该区域迅速延伸，更多的电荷被释放。理论上，正是这些最后的电荷导致了问题，因为在那个时刻，器件承受着全部的工作电压。被释放的最后一部分电荷可以在p型体区域横向流动。如果电阻Rb足够大，产生的电压差将足以使双极性的基极发射极p-n结部分偏压。
发明内容
本发明要解决的技术问题是提供一种MOSFET管耐受能力测试方法，设计一种采用“单脉冲”测试方法，用于评估dV/dt耐受能力。利用dV/dt模式三工作原理，设计一种测试dV/dt耐受能力的技术。记录不同测试条件下，导致MOSFET 失效的数据，做为MOSFET性能判断的依据。
该装置可提供高达200V/200A电源，单脉冲PWM的高电平时间5us～500us 可调。为了研究温度对dV/dt性能的影响，设计了温度可控的测试MOSFET安装块。可以方便对电压、电流、温度、下桥脉冲时间进行控制。
为了解决上述技术问题，本发明提供了一种MOSFET管dV/dt耐受能力测试方法，包括：该测试使用一个双器件MOSFET半桥进行，仅控制下桥的MOSFET栅极；上桥器件为被测器件，将经历二极管恢复dV/dt故障；所述上桥器件的栅极与其源相连接，因此在任何时候都只起二极管的作用；
在给定的预设电流值、电压和设备温度下，产生单个反向恢复事件；
具体步骤如下：
第一步：下桥打开并在电感负载中建立电流；
第二步：一旦电流达到用户设置点，下桥MOSFET被关闭，迫使电流在DUT 体二极管续流；
第三步：经过第一预设时间后，再开启下桥MOSFET第二预设时间，迫使DUT 反向恢复；如果DUT失效发生，在这个第二预设时间脉冲期间，非常大的电流可能流过下桥MOSFET，通过下桥MOSFET的电压降检测到；如果在恢复脉冲结束时通过下桥MOSFET的VDS电压大于第一预设电压，锁存故障。
在其中一个实施例中，所述第一预设时间是9到11usec。
在其中一个实施例中，所述第二预设时间是10usec。
在其中一个实施例中，所述第二预设时间是5usec。
在其中一个实施例中，所述第一预设电压是2.5到3.5伏特。
在其中一个实施例中，所述第一预设电压是3伏特。
在其中一个实施例中，还包括：第四步：一旦检测到故障并锁定，锁定任何进一步的脉冲请求，直到清除故障；这是为了防止失效的DUT和下桥MOSFET 的进一步损害；当DUT故障发生时，由于恢复脉冲的持续时间较短，它通常不会损坏下桥MOSFET；DUT模块内的杂散电感能将电流限制在400-500安培；但是，如果故障被清除而未移除失效DUT并再次脉冲测试，则下桥MOSFET将被损坏。
基于同样的发明构思，本申请还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现任一项所述方法的步骤。
基于同样的发明构思，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现任一项所述方法的步骤。
基于同样的发明构思，本申请还提供一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行任一项所述的方法。
本发明的有益效果：
依据此技术可方便评估MOSFET的性能，指导产品在研发阶段的器件选型工作，避免产品在批量生产过程中出现质量问题，造成不可挽回的经济损失。
附图说明
图1是本发明MOSFET管耐受能力测试方法中的MOSFET管等效示意图.
图2是本发明MOSFET管耐受能力测试方法的测试原理图。
图3是本发明MOSFET管耐受能力测试方法中的等级测试图。
图4是本发明MOSFET管耐受能力测试方法中的测试流程图。
图5是本发明MOSFET管耐受能力测试方法中的测试数据图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
该测试使用一个双器件MOSFET半桥进行，仅控制下桥的MOSFET栅极。上桥器件为被测器件(DUT)，将经历二极管恢复dV/dt故障。所述上桥器件的栅极与其源相连接，因此在任何时候都只起二极管的作用。
该测试采用“单脉冲”方案，在给定的预设电流值、电压和设备温度下，产生单个反向恢复事件。
脉冲方案的工作原理如下：
第一步：下桥打开(Q102导通)并在电感负载中建立电流。
第二步：一旦电流达到用户设置点，下桥MOSFET被关闭，迫使电流在DUT 体二极管续流。
第三步：经过约10usec后，再开启下桥MOSFET约5usec，迫使DUT反向恢复。如果DUT失效发生，在这个5-usec脉冲期间，非常大的电流可能流过下桥MOSFET，通过下桥MOSFET的电压降(VDS)检测到。如果在恢复脉冲结束时通过下桥MOSFET 的VDS电压大于3伏特，故障检测电路将锁存故障。虽然这种情况很少见，但DUT 也有可能以避免检测的方式失效。例如，DUT可能发生短路故障，但仍然有足够大的电阻来保持电流足够低，使下桥MOSFET不会产生较大的电压降。
第四步：一旦检测到故障并锁定，测试器将锁定任何进一步的脉冲请求，直到按下故障清除按钮。这是为了防止失效的DUT和下桥MOSFET的进一步损害。当DUT故障发生时，由于恢复脉冲的持续时间较短，它通常不会损坏下桥MOSFET。 DUT模块内的杂散电感能将电流限制在400-500安培。但是，如果故障被清除而未移除失效DUT并再次脉冲测试，则下桥MOSFET将被损坏。
允许在故障期间直接测量dV/dt的大小波形。示波器的电源线上应该有一个接地隔离器，以防止任何可能的电流在示波器和电源之间流动。示波器地线不应连接到桥的M节点，因为示波器内的杂散电容可能会干扰存在于该节点的高速波形。为了在dV/dt事件上触发，第二个下降边沿波形是关心的，能够被事件延迟触发。DUT中的电流也可以测量，但不应该用于大多数测试。测试模块可以很容易地进行修改，以接受与DUT串联的电流互感器，用于测量反向恢复电流波形，可以在模块板上添加TO-220插座，以便更快地测试设备。电流互感器和插座将在两个MOSFET之间增加显著的电感，这将导致测试不太严格。测试参数的定义：
DUT被测器件
VDSS制造商指定的击穿电压
ID制造商指定的排泄电流额定值为25℃
dVDS/dt输出电压到源电压的变化速率
BVDSS实际测量的平均击穿电压
Vcap跨主母线电容器的电压
Rg栅对低场效应晶体管的电阻
ThsDUT安装块的最高温度
Itest测试电流(体二极管正向电流)
参阅图3，在dV/dt测试技术中，定义了四个严重级别来测试和比较MOSFET。每一层都严格定义了模块参数和配置，包括DUT如何安装到模块上。测试电压和温度不会在以下定义的任何测试级别内变化。在每个级别中，唯一应该更改的变量是测试电流，并且只有一个级别变量会在级别之间更改。测试电流应该从0 到2倍于DUT的额定25C漏电流。测试数据应记录为(级，电流)。
出于MOSFET筛选的目的，只关心由于dV/dt而导致MOSFET失效的最不严重的测试。因此，图4的流程图用于设备筛选或鉴定。20个MOSFET将用于设备性能的鉴定。这20个DUT将首先在1级进行测试。如果所有设备都通过了1级，它们将在 2级进行测试。如果所有设备都通过了二级，那么这20个MOSFET中的5台将通过三级测试，可能还会通过四级测试。第4级将只用于在第3级时不会失败的设备。在超过MOSFET失败的级别上进行测试是没有必要的。增加测试的严重性是为 MOSFET性能预留的，它不会在给定的级别失败。MOSFET性能将根据失效时的最低测试级别和最低测试电流进行评级。例如，dV/dt额定值为3-75意味着MOSFET在3级75安培时发生故障。测试必须从第一级开始，以确保没有将错误评级分配给设备。MOSFET将根据其失败的级别获得生产应用的资格。要考虑使用的MOSFET 所需的测试级别应该是特定于应用场合的。例如，下桥的MOSFET通常比上桥的 MOSFET性能要求高。
以上对本发明提供的MOSFET管耐受能力测试方法做了详细的描述，还有以下几点需要说明：
实现MOSFETdV/dt耐受能力的测试技术的实现方法和步骤，解决了无法定性判定MOSFETdV/dt性能的问题。依据测试等级设定，通常在等级三测试OK就可批量使用该MOSFET。
图2为该测试方案设计的原理图，参数说明如下：
R101＝2.2ohms(Rg)
C101,C102＝4.7 uF 16V tantalum
U101＝Telcom TC4422CPA 9A peak FET driver
Q101＝DUT
Q102＝SilconixSUM110N10
C105-C110＝Panasonic.33uF 100V SMT film
C103,C104＝Rubycon 270uF 100V type ZL(or equivalent)
依据此技术可方便评估MOSFET的性能，图5为具体测试MOSFET型号的数据，指导产品在研发阶段的器件选型工作，避免产品在批量生产过程中出现质量问题，造成不可挽回的经济损失。
以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种MOSFET管dV/dt耐受能力测试方法，其特征在于，包括：该测试使用一个双器件MOSFET半桥进行，仅控制下桥的MOSFET栅极；上桥器件为被测器件，将经历二极管恢复dV/dt故障；所述上桥器件的栅极与其源相连接，因此在任何时候都只起二极管的作用；
在给定的预设电流值、电压和设备温度下，产生单个反向恢复事件；
具体步骤如下：
第一步：下桥打开并在电感负载中建立电流；
第二步：一旦电流达到用户设置点，下桥MOSFET被关闭，迫使电流在DUT体二极管续流；
第三步：经过第一预设时间后，再开启下桥MOSFET第二预设时间，迫使DUT反向恢复；如果DUT失效发生，在这个第二预设时间脉冲期间，非常大的电流可能流过下桥MOSFET，通过下桥MOSFET的电压降检测到；如果在恢复脉冲结束时通过下桥MOSFET的VDS电压大于第一预设电压，锁存故障。
2.如权利要求1所述的MOSFET管dV/dt耐受能力测试方法，其特征在于，所述第一预设时间是9到11usec。
3.如权利要求1所述的MOSFET管dV/dt耐受能力测试方法，其特征在于，所述第二预设时间是10usec。
4.如权利要求1所述的MOSFET管dV/dt耐受能力测试方法，其特征在于，所述第二预设时间是5usec。
5.如权利要求1所述的MOSFET管dV/dt耐受能力测试方法，其特征在于，所述第一预设电压是2.5到3.5伏特。
6.如权利要求1所述的MOSFET管dV/dt耐受能力测试方法，其特征在于，所述第一预设电压是3伏特。
7.如权利要求1所述的MOSFET管dV/dt耐受能力测试方法，其特征在于，还包括：第四步：一旦检测到故障并锁定，锁定任何进一步的脉冲请求，直到清除故障；这是为了防止失效的DUT和下桥MOSFET的进一步损害；当DUT故障发生时，由于恢复脉冲的持续时间较短，它通常不会损坏下桥MOSFET；DUT模块内的杂散电感能将电流限制在400-500安培；但是，如果故障被清除而未移除失效DUT并再次脉冲测试，则下桥MOSFET将被损坏。
8.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1到7任一项所述方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现权利要求1到7任一项所述方法的步骤。
10.一种处理器，其特征在于，所述处理器用于运行程序，其中，所述程序运行时执行权利要求1到7任一项所述的方法。
CN202010575524.9A 2020-06-22 2020-06-22 Mosfet管耐受能力测试方法 Active CN111693841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010575524.9A CN111693841B (zh) 2020-06-22 2020-06-22 Mosfet管耐受能力测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010575524.9A CN111693841B (zh) 2020-06-22 2020-06-22 Mosfet管耐受能力测试方法

Publications (2)

Publication Number Publication Date
CN111693841A true CN111693841A (zh) 2020-09-22
CN111693841B CN111693841B (zh) 2022-12-02

Family

ID=72482489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010575524.9A Active CN111693841B (zh) 2020-06-22 2020-06-22 Mosfet管耐受能力测试方法

Country Status (1)

Country Link
CN (1) CN111693841B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008003041A2 (en) * 2006-06-28 2008-01-03 Great Wall Semiconductor Corporation Circuit and method of reducing body diode reverse recovery time of lateral power semiconduction devices
CN102522725A (zh) * 2011-12-21 2012-06-27 北京自动测试技术研究所 用于集成电路测试系统的智能过流保护电路
CN203365628U (zh) * 2013-05-24 2013-12-25 无锡商业职业技术学院 Mos管参数测试的保护电路
CN103630791A (zh) * 2012-08-24 2014-03-12 海洋王（东莞）照明科技有限公司 一种红外线控制电池短路测试装置
CN104240767A (zh) * 2013-06-24 2014-12-24 中国科学院微电子研究所 针对电容结构和mos管结构的存储器件的参数测试方法
CN105676097A (zh) * 2015-12-31 2016-06-15 清华大学苏州汽车研究院（吴江） 基于双脉冲测试的电机控制器mos管测试平台及方法
CN105974293A (zh) * 2016-06-21 2016-09-28 北京华峰测控技术有限公司 一种消除场效应管雪崩测试电感误差电路及其测试方法
CN108777572A (zh) * 2018-05-28 2018-11-09 四川斐讯信息技术有限公司 一种半导体管保护电路及方法
CN110138367A (zh) * 2019-05-16 2019-08-16 东南大学 降低功率器件反向恢复电流的栅极驱动电路
CN110149747A (zh) * 2019-05-15 2019-08-20 福建捷联电子有限公司 用电源适配器直接供电给led灯管的驱动电路及设计方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008003041A2 (en) * 2006-06-28 2008-01-03 Great Wall Semiconductor Corporation Circuit and method of reducing body diode reverse recovery time of lateral power semiconduction devices
CN102522725A (zh) * 2011-12-21 2012-06-27 北京自动测试技术研究所 用于集成电路测试系统的智能过流保护电路
CN103630791A (zh) * 2012-08-24 2014-03-12 海洋王（东莞）照明科技有限公司 一种红外线控制电池短路测试装置
CN203365628U (zh) * 2013-05-24 2013-12-25 无锡商业职业技术学院 Mos管参数测试的保护电路
CN104240767A (zh) * 2013-06-24 2014-12-24 中国科学院微电子研究所 针对电容结构和mos管结构的存储器件的参数测试方法
CN105676097A (zh) * 2015-12-31 2016-06-15 清华大学苏州汽车研究院（吴江） 基于双脉冲测试的电机控制器mos管测试平台及方法
CN105974293A (zh) * 2016-06-21 2016-09-28 北京华峰测控技术有限公司 一种消除场效应管雪崩测试电感误差电路及其测试方法
CN108777572A (zh) * 2018-05-28 2018-11-09 四川斐讯信息技术有限公司 一种半导体管保护电路及方法
CN110149747A (zh) * 2019-05-15 2019-08-20 福建捷联电子有限公司 用电源适配器直接供电给led灯管的驱动电路及设计方法
CN110138367A (zh) * 2019-05-16 2019-08-16 东南大学 降低功率器件反向恢复电流的栅极驱动电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
STEFANO RUZZA: "Integrated Low-Voltage Floating Power Supply in High-Voltage Technology for High dV/dt Applications", 《IEEE TRANSACTIONS ON POWER ELECTRONICS》 *
刘松: "功率MOSFET雪崩能量及雪崩失效分析", 《电子技术应用》 *

Also Published As

Publication number Publication date
CN111693841B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN108508342B (zh) 一种igbt短路过流检测电路
CN110635792B (zh) 一种基于短路电流抑制的SiC MOSFET短路保护电路及方法
US6097582A (en) Short circuit protection of IGBTs and other power switching devices
CN109061431B (zh) 一种基于栅极电荷的SiC MOSFET栅极故障诊断系统及诊断方法
US9431386B2 (en) Current sensing of emitter sense insulated-gate bipolar transistor (IGBT)
Ni et al. Miller plateau as an indicator of SiC MOSFET gate oxide degradation
CN109375087B (zh) 一种具有高速检测igbt短路故障的保护电路与方法
CN115113014B (zh) 一种功率器件关断失效特性测试装置及测试方法
Yu et al. Short-circuit capability: benchmarking SiC and GaN devices with Si-based technologies
Sathik et al. Short circuit detection and fault current limiting method for IGBTs
Basler Ruggedness of high-voltage IGBTs and protection solutions
Williford et al. Short circuit study of 600 V GaN GITs
CN112363037A (zh) 场效应晶体管极限性能验证电路、系统及方法
Du et al. Impact of the case temperature on the reliability of SiC MOSFETs under repetitive short circuit tests
Pu et al. On-board SiC MOSFET degradation monitoring through readily available inverter current/voltage sensors
CN111693841B (zh) Mosfet管耐受能力测试方法
Hochberg et al. Analyzing a gate-boosting circuit for fast switching
Muenster et al. Effect of Self Turn-ON during turn-ON of HV-IGBTs
Abbate et al. IGBT RBSOA non-destructive testing methods: Analysis and discussion
CN111736053A (zh) 一种用于检测igbt过压击穿特性的电路及方法
CN110247646A (zh) 动态短路保护
da Cunha et al. A new combined VGE and VCE based short-circuit detection for high-IC, desat HV-IGBTs and RC-IGBTs
Belchandan et al. Characterization and Performance of 600V 100A Solid-State Circuit Breaker
Barazi et al. ‘ig, vgs’ Monitoring for Fast and Robust SiC MOSFET Short-Circuit Protection with High integration Capability
Mari et al. An Alternative Approach to Parasitic Turn On Detection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant