CN108508342B

CN108508342B - 一种igbt短路过流检测电路

Info

Publication number: CN108508342B
Application number: CN201810522926.5A
Authority: CN
Inventors: 徐大伟; 李新昌; 程新红; 董业民; 朱弘月; 徐超
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2018-05-28
Filing date: 2018-05-28
Publication date: 2020-07-17
Anticipated expiration: 2038-05-28
Also published as: CN108508342A

Abstract

本发明涉及一种IGBT短路过流检测电路，其包括：带通滤波器，其与所述第一IGBT的栅极连接；第一比较器，其与所述带通滤波器连接，并接收第一基准电压；T触发器，其与所述第一比较器连接，并输出第一逻辑信号；第二比较器，其与所述第一IGBT的栅极连接，并接收第二基准电压，输出第二逻辑信号；与门，其接收所述第一逻辑信号和第二逻辑信号，并输出硬开启错误检测信号；第三比较器，其与所述第一IGBT的栅极连接，并接收第三基准电压；以及RS触发器，其与所述第三比较器连接，并输出带载短路错误检测信号。本发明可以同时实现IGBT硬开启错误检测和IGBT带载短路检测，并且结构简单易行，节省成本。

Description

一种IGBT短路过流检测电路

技术领域

本发明涉及一种IGBT短路过流检测电路。

背景技术

众所周知，IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)具有高可靠性、驱动简单、保护容易、开关频率高、电压型驱动、驱动功率小、饱和压降低、可耐高电压大电流等特点，在汽车电子、消费电子、轨道交通、电力领域、新能源等各个传统和新兴的领域得到了广泛的应用。

当IGBT的集电极电流大于其额定电流时，该器件即工作在过流状态。根据IGBT过流程度可以将其划分为短路过流、过载过流两种，其中，IGBT短路过流又可以分为两种情况：IGBT硬开启错误和IGBT带载短路：

(1)IGBT硬开启错误(Hard Switching Fault，HSF)是指IGBT的集电极C和发射极E直接被短接到了电源两端的情况下强制开启，导致IGBT直接进入到了短路饱和状态(如图1a、1b所示)。此时，系统的母线电压将直接加在IGBT的集电极-发射极，电流变化率di/dt和短路电流与IGBT输入电容的充电速度成正比，短路电流将明显高于额定电流。在强制关断IGBT时由于功率回路寄生杂散电感L_S的存在，母线上产生的过冲电压将与IGBT电流关断斜率成正比。

(2)IGBT带载短路(Fault Under Load，FUL)是指在正常工作过程中，当IGBT导通时，由于负载短接或者绝缘破损，IGBT被短接到电源两端，电流瞬时增大到极大电流值，且从线性区进入饱和区(如图2a、2b所示)。由于IGBT的集电极-发射极电压V_CE增加导致米勒电容的充电电流i_CG增大，充电电流i_CG流过IGBT的栅极限流电阻会使得IGBT的栅极电压V_GE进一步增大，进而使得短路电流增加，由此使得短路状况更加恶化。

如图3a所示，采用实线绘制的波形为IGBT在正常开启时的波形(Normal)，此时，由于米勒电容的作用，IGBT的栅极电压V_GE在t₂–t₃区间呈现米勒平台。然而，当IGBT硬开启错误发生的时候，其集电极-发射极电压V_CE恒定为功率回路母线电压V_supply，此时功率回路中负载电感几乎为零(仅存在微小寄生电感)，此状况等效于IGBT的负载电流无穷大。IGBT在整个开启过程中保持饱和状态，其栅极沟道电流的增加始终不能满足无穷大负载电流的需求。由于米勒电容不变，IGBT驱动电流会一直用于给IGBT输入电容C_ge充电，栅极电压V_GE会不断上升，直至最大值，因此，整个IGBT硬开启过程中IGBT的栅极电压V_GE不会呈现米勒平台，如图3a中采用点划线绘制的波形所示。因此，基于IGBT栅极电压分析的短路检测可根据IGBT开启过程中集电极-发射极电压V_CE是否存在米勒平台，判定IGBT是否发生了硬开启(HSF)。

如图3b所示，采用实线绘制的波形为IGBT在正常导通时的波形(Normal)，此时，IGBT的栅极电压V_GE一直保持驱动电路输出高电平维持不变。然而，当IGBT发生带载短路时，流过其集电极的电流I_C瞬时急剧增大，IGBT进入到饱和区。其集电极-发射极电压V_CE从导通电压瞬时增大到功率回路母线电压V_supply。由于米勒电容C_gc,Miller的存在，IGBT的栅极电压V_GE受米勒效应的影响急剧增大，其尖峰电压V_Peak最大为：

其中，R_G表示IGBT的栅极限流电阻，V_G,supply表示IGBT的驱动芯片电源电压。

此时IGBT的波形可如图3b中采用虚线绘制的波形所示(其中示出了IGBT的栅极电压V_GE的尖峰波形)。因此，可以通过对IGBT导通过程中其栅极电压V_GE的监测实现对IGBT带载短路的检测，当IGBT的栅极电压V_GE的尖峰电压V_Peak高于预先设置的阈值电压时，即为IGBT发生了带载短路(FUL)。

发明内容

为了解决上述现有技术存在的问题，本发明旨在提供一种IGBT短路过流检测电路，以基于检测IGBT的栅极电压波形实现对IGBT硬开启错误及带载短路的检测。

本发明所述的一种IGBT短路过流检测电路，其包括：待检测的第一IGBT；还包括：

一带通滤波器，其输入端与所述第一IGBT的栅极连接；

一第一比较器，其正输入端与所述带通滤波器的输出端连接，其负输入端接收一预设的第一基准电压；

一T触发器，其时钟端与所述第一比较器的输出端连接，其D端与其Q端相连，其Q端输出一第一逻辑信号；

一第二比较器，其正输入端与所述第一IGBT的栅极连接，其负输入端接收一预设的第二基准电压，其输出端输出一第二逻辑信号；

一与门，其接收所述第一逻辑信号和第二逻辑信号，并输出一硬开启错误检测信号；

一第三比较器，其正输入端与所述第一IGBT的栅极连接，其负输入端接收一预设的第三基准电压；以及

一RS触发器，其S端与所述第三比较器的输出端连接，其Q端输出一带载短路错误检测信号。

在上述的IGBT短路过流检测电路中，还包括：依次串联在所述第一IGBT的栅极与地之间的一第一分压电阻和一第二分压电阻；所述第二比较器和第三比较器的正输入端均连接至所述第一分压电阻和第二分压电阻之间。

在上述的IGBT短路过流检测电路中，还包括：

一栅极驱动模块，其输出端通过一栅极限流电阻连接至所述第一IGBT的栅极，以向所述第一IGBT提供一驱动信号；以及

一现场可编程门阵列，其输出端与所述栅极驱动模块的输入端连接，以向其提供一输入控制信号，并接收所述硬开启错误检测信号和带载短路错误检测信号。

在上述的IGBT短路过流检测电路中，还包括：一第二IGBT，其集电极与母线连接，其栅极与其发射极相连至所述第一IGBT的集电极，且所述第一IGBT的发射极接地。

在上述的IGBT短路过流检测电路中，所述第二基准电压的范围设置为：

其中，V_REF2表示所述第二基准电压，R₄表示所述第一分压电阻的阻值，R₃表示第二分压电阻的阻值，V_GE,thMP表示所述第一IGBT的集电极过流的阈值电流I_C,OC对应的米勒平台电压，V_GE,th表示所述第一IGBT的开启阈值电压，α_pnp表示所述第一IGBT内部的寄生pnp三极管的电流放大系数，μ_n和C_ox分别表示所述第一IGBT内部的寄生MOS管的迁移率和栅氧电容，W/L表示所述第一IGBT内部的寄生MOS管的宽长比。

在上述的IGBT短路过流检测电路中，所述第三基准电压的范围设置为：

V_G,supply＜V_REF3＜V_Peak，

其中，V_REF3表示第三基准电压，V_G,supply表示所述第一IGBT的驱动芯片电源电压，V_Peak表示所述第一IGBT的栅极电压的尖峰值。

在上述的IGBT短路过流检测电路中，所述T触发器为上升沿触发，且初始状态下其输出的所述第一逻辑信号为低电平。

在上述的IGBT短路过流检测电路中，所述RS触发器为上升沿触发，且初始状态下其输出的所述第二逻辑信号为低电平。

由于采用了上述的技术解决方案，本发明通过检测IGBT的栅极电压是否有米勒平台来检测IGBT短路过流中的硬开启，同时通过检测IGBT栅极电压是否高于IGBT的驱动芯片电源电压来检测IGBT短路过流中的带载短路。由于本发明对IGBT的短路过流检测仅仅通过对其栅极电压波形的分析实现，因而具备天然隔离的优点，不需要设计专门的隔离电路，简单易行，且结构简单，不需要高压大电流的大功率器件，可节省成本，易于集成到IGBT栅极驱动芯片电路中。

附图说明

图1a是IGBT硬开启错误测试电路的结构示意图；

图1b是IGBT硬开启错误测试电路的波形示意图；

图2a是IGBT带载短路测试电路的结构示意图；

图2b是IGBT带载短路测试电路的波形示意图；

图3a是IGBT正常开启以及IGBT硬开启错误发生时IGBT的栅极电压V_GE、集电极-发射极电压V_CE以及集电极电流I_C的波形对比示意图(其中I_o表示负载电流，V_GE,th表示IGBT的开启阈值电压，V_CE,sat表示IGBT的饱和导通压降)；

图3b是IGBT正常导通以及IGBT带载短路时IGBT的栅极电压V_GE、集电极-发射极电压V_CE以及集电极电流I_C的波形对比示意图(其中I_o表示负载电流，V_GE,th表示IGBT的开启阈值电压，V_CE,sat表示IGBT的饱和导通压降)；

图4是本发明一种IGBT短路过流检测电路的结构示意图；

图5是当IGBT正常开启时本发明中各个重要节点电压的仿真波形示意图(其中I_C表示第一IGBT Q₁的集电极电流)；

图6是当IGBT硬开启错误发生时本发明中各个重要节点电压的仿真波形示意图(其中I_C表示第一IGBT Q₁的集电极电流)；

图7是当IGBT硬开启错误发生时对本发明进行测试所获得的相关信号波形图(其中I_C表示第一IGBT Q₁的集电极电流)；

图8是当IGBT正常导通时本发明中各个重要节点电压的仿真波形示意图(其中V_GE2表示第二IGBT Q₂的栅极-发射极电压，I_C表示第一IGBT Q₁的集电极电流)；

图9是当IGBT带载短路时本发明中各个重要节点电压的仿真波形示意图(其中V_GE2表示第二IGBT Q₂的栅极-发射极电压，I_C表示第一IGBT Q₁的集电极电流)；

图10是当IGBT带载短路时对本发明进行测试所获得的相关信号波形图(其中V_CE1表示第一IGBT Q₁的集电极-发射极电压，I_C表示第一IGBT Q₁的集电极电流)。

具体实施方式

下面结合附图，给出本发明的较佳实施例，并予以详细描述。

如图4所示，本发明，即一种IGBT短路过流检测电路，包括：第一IGBT Q₁、第二IGBTQ₂、栅极驱动模块Gate Driver、现场可编程门阵列FPGA、带通滤波器Filter1、第一比较器CMP₁、第二比较器CMP₂、第三比较器CMP₃、T触发器D₁、与门AND和RS触发器SR，其中，

第一IGBT Q₁为待检测的IGBT，其与第二IGBT Q₂串联在母线与地之间，该串联的第一IGBT Q₁和第二IGBT Q₂构成半桥结构；具体来说：第二IGBT Q₂的集电极接收功率回路母线电压V_supply，其栅极与其发射极相连至第一IGBT Q₁的集电极，第一IGBT Q₁的发射极接地；

栅极驱动模块Gate Driver的输出端通过栅极限流电阻R_G连接至第一IGBT Q₁的栅极，以向第一IGBT Q₁提供驱动信号；

现场可编程门阵列FPGA与栅极驱动模块Gate Driver的输入端连接，以向其提供输入控制信号V_PULSE。

带通滤波器Filter1、第一比较器CMP₁、第二比较器CMP₂、T触发器D₁(其上升沿触发，且初始状态输出为低电平)和与门AND共同构成IGBT硬开启错误检测模块(以下简称为HSF检测模块)；具体来说：

带通滤波器Filter1的输入端与第一IGBT Q₁的栅极连接，以对第一IGBT Q₁的栅极电压V_G进行滤波分析，提取出该栅极电压V_G的上升沿，并输出与该栅极电压V_G的上升沿位置相对应的第一脉冲波形V_RC1；

第一比较器的CMP₁的正输入端与带通滤波器Filter1的输出端连接，其负输入端接收第一基准电压V_REF1，以将第一脉冲波形V_RC1与第一基准电压V_REF1比较，并输出数字化的第二脉冲波形V_CMP1；

T触发器D₁用于检测第二脉冲波形V_CMP1中含有一个上升沿还是两个上升沿，其时钟端CLK与第一比较器的CMP₁的输出端连接，以接收第二脉冲

波形V_CMP1，其D端与其Q端相连，其Q端输出第一逻辑信号A；

第二比较器CMP₂的正输入端与第一IGBT Q₁的栅极连接，其负输入端接收第二基准电压V_REF2，以将栅极电压V_G与第二基准电压V_REF2比较，并输出第二逻辑信号B；在本实施例中，由于IGBT的栅极电压一般为15-20V，因此，为了便于比较，可采用依次串联在第一IGBTQ₁的栅极与地之间的第一分压电阻R₄和第二分压电阻R₃，对栅极电压V_G进行分压，即，第二比较器CMP₂的正输入端连接至第一分压电阻R₄和第二分压电阻R₃之间，以接收栅极分压V_G’；另外，在本实施例中，第二基准电压V_REF2是根据第一IGBT Q₁的集电极过流的阈值电流I_C,OC对应的米勒平台电压V_GE,thMP设置的：

其中，V_GE,th表示第一IGBT Q₁的开启阈值电压，α_pnp表示第一IGBT Q₁内部的寄生pnp三极管的电流放大系数，μ_n和C_ox分别表示第一IGBT Q₁内部的寄生MOS管的迁移率和栅氧电容，W/L表示第一IGBT Q₁内部的寄生MOS管的宽长比；

与门AND的两个输入端分别与T触发器D₁的Q端以及第二比较器CMP₂的输出端连接，以接收第一、第二逻辑信号A、B，其输出端向现场可编程门阵列FPGA提供硬开启错误检测信号(以下简称为HSF信号)。

第三比较器CMP₃和RS触发器SR(其上升沿触发，且初始状态输出为低电平)共同构成IGBT带载短路错误检测模块(以下简称为FUL检测模块)；具体来说：

第三比较器CMP₃的正输入端与第一IGBT Q₁的栅极连接，其负输入端接收第三基准电压V_REF3，以将栅极电压V_G与第三基准电压V_REF3比较，并输出第三脉冲波形V_CMP3；在本实施例中，为了便于比较，第三比较器CMP₃的正输入端连接至第一分压电阻R₄和第二分压电阻R₃之间，以接收栅极分压V_G’；另外，在本实施例中，第三基准电压V_REF3的设置范围为：

V_G,supply＜V_REF3＜V_Peak (4)，

其中，V_G,supply表示第一IGBT Q₁的驱动芯片电源电压，V_Peak表示第一IGBT Q₁的栅极电压的尖峰值；

RS触发器SR的S端与第三比较器CMP₃的输出端连接，其Q端向现场可编程门阵列FPGA提供带载短路错误检测信号(以下简称为FUL信号)。

下面对本发明的工作原理进行详细说明。

1、HSF检测：

如图5所示，当第一IGBT Q₁正常开启时，由于米勒电容的存在，其栅极电压V_G中存在米勒平台(即表示栅极分压V_G’中也存在米勒平台)，故其中含有两个上升沿，因此，带通滤波器Filter1输出的第一脉冲波形V_RC1和第一比较器CMP₁输出的第二脉冲波形V_CMP1中均有两个脉冲(如图5中V_RC1、V_CMP1波形所示)；初始状态输出为低电平的T触发器D₁经过第二脉冲波形V_CMP1的两次脉冲触发后输出的第一逻辑信号A为低电平；此后，随着第一IGBT Q₁的栅极电压V_G的分压V_G’逐渐升高，当其高于第二基准电压V_REF2时，第二比较器CMP₂(其初始状态输出为低电平)输出的第二逻辑信号B为高电平。由于在第一IGBT Q₁正常开启状态下，其栅极分压V_G’中的米勒平台远远低于第二基准电压V_REF2，因此，第二脉冲波形V_CMP1中的第二个上升沿的产生会早于第二逻辑信号B的上升沿，第一逻辑信号A从高电平拉到低电平的时刻将早于第二逻辑信号B从低电平拉到高电平的时刻，即，第一、第二逻辑信号A、B没有同时达到高电平的时刻；由此，使得与门AND输出的HSF信号为低电平，即表示第一IGBT Q₁正常开启。

如图6所示，当第一IGBT Q₁发生硬开启错误时，其栅极电压V_G中不存在米勒平台(即表示栅极分压V_G’中也不存在米勒平台)，故其中只含有一个上升沿，因此，带通滤波器Filter1输出的第一脉冲波形V_RC1和第一比较器CMP₁输出的第二脉冲波形V_CMP1中均只有一个脉冲(如图6中V_RC1、V_CMP1波形所示)；初始状态输出为低电平的T触发器D₁经过第二脉冲波形V_CMP1的一次脉冲触发后输出的第一逻辑信号A为高电平，并且会保持整个拉高的状态，不再被拉到低电平；此后，随着第一IGBT Q₁的栅极电压V_G的分压V_G’逐渐升高，当其高于第二基准电压V_REF2时，第二比较器CMP₂(其初始状态输出为低电平)输出的第二逻辑信号B为高电平。由此，使得与门AND输出的HSF信号为高电平，即表示第一IGBT Q₁发生硬开启错误。

如图7所示，最后通过实验测试，验证了本发明电路检测硬开启错误过流的可行性与正确性，在图7中，在标记了HSF的虚斜线区域内，第一、第二逻辑信号A、B同时为高电平，因此HSF信号为高电平，表示发生了硬开启错误。

2、FUL检测：

如图8所示，当第一IGBT Q₁正常开启时，其栅极电压V_G的分压V_G’保持为驱动电路的高电平；此时，第三比较器CMP₃输出的第三脉冲波形V_CMP3为低电平，因此，RS触发器SR输出的FUL信号为低电平，即表示第一IGBT Q₁正常开启。

如图9所示，当第一IGBT Q₁发生带载短路错误时，其迅速进入饱和状态，其集电极-发射极电压V_CE1迅速上升至母线电压，其栅极电压V_G的分压V_G’在米勒电容的影响下产生电压脉冲，该电压脉冲上升过程中触发第三比较器CMP₃输出第三脉冲波形V_CMP3为高电平，进而触发RS触发器SR输出的FUL信号为高电平，即表示第一IGBT Q₁发生带载短路错误。

如图10所示，最后通过实验测试，验证了本发明电路检测带载短路错误过流的可行性与正确性，在图10中，第一IGBT Q₁和第二IGBT Q₂构成的半桥结构在t_f时刻发生穿通，第一IGBT Q₁发生带载短路错误，本发明电路在500ns内检测到错误。

综上所述，本发明主要具有以下优点：

1、本发明可以同一开启周期内实现IGBT硬开启错误检测和IGBT带载短路检测；

2、本发明对IGBT的短路过流检测可以仅仅通过对其栅极电压波形的分析实现，具备天然隔离的优点，不需要设计专门的隔离电路，简单易行；

3、本发明结构简单，不需要高压大电流的大功率器件，可节省成本；

4、本发明仅仅通过检测IGBT的栅极电压实现，因此易于集成到IGBT栅极驱动芯片电路中。

以上所述的，仅为本发明的较佳实施例，并非用以限定本发明的范围，本发明的上述实施例还可以做出各种变化。凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本发明未详尽描述的均为常规技术内容。

Claims

1.一种IGBT短路过流检测电路，其包括：待检测的第一IGBT；其特征在于，所述检测电路还包括：

一带通滤波器，其输入端与所述第一IGBT的栅极连接；

一T触发器，其时钟端与所述第一比较器的输出端连接，其D端与其

端相连，其Q端输出一第一逻辑信号；

一第三比较器，其正输入端与所述第一IGBT的栅极连接，其负输入端接收一预设的第三基准电压；

一RS触发器，其S端与所述第三比较器的输出端连接，其Q端输出一带载短路错误检测信号；以及

依次串联在所述第一IGBT的栅极与地之间的一第一分压电阻和一第二分压电阻；所述第二比较器和第三比较器的正输入端均连接至所述第一分压电阻和第二分压电阻之间；

其中，所述第二基准电压的范围设置为：

其中，V_REF2表示所述第二基准电压，R₄表示所述第一分压电阻的阻值，R₃表示第二分压电阻的阻值，V_GE,thMP表示所述第一IGBT的集电极过流的阈值电流I_C,OC对应的米勒平台电压，V_GE,th表示所述第一IGBT的开启阈值电压，α_pnp表示所述第一IGBT内部的寄生pnp三极管的电流放大系数，μ_n和C_ox分别表示所述第一IGBT内部的寄生MOS管的迁移率和栅氧电容，W/L表示所述第一IGBT内部的寄生MOS管的宽长比；

所述第三基准电压的范围设置为：

V_G，supply＜V_REF3＜V_Peak，

2.根据权利要求1所述的IGBT短路过流检测电路，其特征在于，所述检测电路还包括：

3.根据权利要求1所述的IGBT短路过流检测电路，其特征在于，所述检测电路还包括：一第二IGBT，其集电极与母线连接，其栅极与其发射极相连至所述第一IGBT的集电极，且所述第一IGBT的发射极接地。

4.根据权利要求1所述的IGBT短路过流检测电路，其特征在于，所述T触发器为上升沿触发，且初始状态下其输出的所述第一逻辑信号为低电平。

5.根据权利要求1所述的IGBT短路过流检测电路，其特征在于，所述RS触发器为上升沿触发，且初始状态下其输出的所述第二逻辑信号为低电平。