CN101501839A - 驱动半导体器件的方法和半导体器件 - Google Patents

驱动半导体器件的方法和半导体器件 Download PDF

Info

Publication number
CN101501839A
CN101501839A CNA2007800293176A CN200780029317A CN101501839A CN 101501839 A CN101501839 A CN 101501839A CN A2007800293176 A CNA2007800293176 A CN A2007800293176A CN 200780029317 A CN200780029317 A CN 200780029317A CN 101501839 A CN101501839 A CN 101501839A
Authority
CN
China
Prior art keywords
electric charge
voltage
writing
under
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800293176A
Other languages
English (en)
Inventor
寺井真之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101501839A publication Critical patent/CN101501839A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种陷阱式非易失存储单元设置有层叠的绝缘层以及形成在所述层叠的绝缘层上的第一栅电极，该层叠的绝缘层包括形成在半导体衬底上的电荷积累层，在所述半导体衬底上形成有源区/漏区/阱区。在所述陷阱式非易失存储单元上进行写入时，通过将施加到阱的阱电压、将施加到漏区的漏极电压以及将施加到第一栅极的栅极电压的组合，在两个或更多的不同写入条件下为一个存储节点多次施加电荷。因此，在所述电荷积累层中形成梯形电子分布，且抑制了保留特性的劣化现象。

Description

驱动半导体器件的方法和半导体器件
技术领域
本发明涉及一种半导体器件和驱动半导体器件的方法，尤其涉及驱动在信号电荷方面具有良好保留特性的陷阱式非易失性存储器的方法。
背景技术
在有关小型化闪存的技术中，直到0.13μm代闪存的主流开发关注的是使用浮栅(FG)式存储器减小单元面积并使绝缘膜更薄。然而，鉴于考虑到确保电荷保留特性方面的问题，给定的情况是难以使绝缘膜变薄，所以在90纳米代之后，在电荷捕获中使用绝缘膜内部的陷阱的陷阱式存储器已受到关注。陷阱式存储器在依次具有薄型隧道氧化物膜并在减少具有减薄的膜厚度的氧化膜方面优于FG式存储器，且与FG式存储器相比其具有更简单的器件结构等等。此外，利用电荷的位置，FG式存储器能实现相当于每单元两个或更多比特位的已写入状态，这对减小每比特位的单元面积而言是有利的。例如，日本专利特开No.2002-222678和日本专利No.3249811公开了现有技术的陷阱式存储器。
图1是示出了现有技术中典型陷阱式存储器的平面图。如图1所示，陷阱式存储器具有设置于半导体衬底的预定区域的元件分离区9，借此限定包括源区/漏区(位线B1和B2)4和5的每个有源区。多个第一栅电极(字栅WG)1横跨有源区。电荷积累膜(电荷陷阱层)7夹在栅电极1和有源区之间。每个栅电极1包括栅极侧壁2和侧壁3。
图2a和图2b是分别沿图1中的线I-I′和线II-II′截取的、现有技术中的陷阱式存储器的剖面图。第一栅极绝缘膜6、电荷积累膜7和第二栅极绝缘膜8形成在包括元件分离区9的硅衬底10上。由第一栅电极1、栅极侧壁2以及侧壁3组成的栅电极部分形成在第二栅极绝缘膜8上。源区/漏区(位线B1和位线B2)4和5形成在硅衬底10上。这里，电荷积累膜7中围绕栅电极1的两边缘部分下端的区域将是节点1和节点2的电荷积累区。
图3是示出了根据现有技术对节点2进行写操作的操作流程的流程图。图4示出了在写入时分别施加到字栅WG、位线B1和位线B2的电压脉冲。
在步骤1，当位线B1作为基准电压时，正电压被施加到位线B2，通过让正电压施加到字栅WG，电子电流从位线B1到位线B2流动，借此靠近位线B2产生的沟道热电子(CHE)将被注入电荷积累膜。这样，节点2将处于已写入状态。如图4所示，通过若干次施加电压脉冲来进行写入。在步骤2，在这一连接上，将确定的是每次施加电压脉冲时，写入的量是否达到预定写入量。例如，在日本专利特开No.2005-44454和日本专利特开No.2006-12382公开了现有技术中的此类写入方法和确定方法。
图5是示出了检测写入电荷量的原理的图。在写入电荷量的检测中，将正电压施加到位线B1，且通过将字栅WG扫引到正电压，使得电子电流从位线B2到位线B1流动。此时，用于使电子电流的量达到某个预定值的字栅WG电压的阈值电压将根据节点2中的写入电荷量而变化。发生这样的情况是因为节点2附近的功函数将在由于电子积累而引起的正方向中变化，这就难以形成反型层。可通过监测阈值电压中的此类变化来获得积累电荷的量。在这方面，通过反复注入电荷直到阈值电压达到预定值，如图3所示，就有可能使得写入电荷的量达到预定量。现有技术中检测写入电荷量的方法在例如日本专利特开No.1995-153924也得以公开。
随着字栅WG的小型化出于改进导通电流特性为目的而不断发展，就必须使扩散层4、5和衬底10之间的边界中的杂质浓度轮廓为陡峭的形式，以免击穿电流在位线B1和B2之间流动。然而，如果杂质浓度轮廓形成为陡峭的形式，则电场将聚集在在衬底和扩散层之间的PN结附近，从而由CHE注入形成的积累电子分布轮廓将呈现为陡峭的形式。如图6所示，在积累电子分布轮廓呈现为陡峭的形式的情况下，则由于在高温保持试验中，积累电荷以这种方式扩散来缓和自电场，因此信号强度将在高温保持试验中随着时间的推移而变化，从而导致数据容易丢失的问题。
日本专利特开No.2006-12382公开了一种技术，其中在降低存储器栅极电压的同时进行CHE或者SSI(源极侧注入)，此后，在将高压施加为存储器栅极电压的同时进行CHE的附加注入，从而能在宽范围内将电子注入到电荷积累层中。在此方法中，电子注入的位置将在朝着源极扩散层/漏极扩散层的某个方向上偏移，由此较后的写入将受到较前的写入中所积累的电荷的严重影响，导致在较后的电荷注入中的电荷注入速度大幅度降低以及写入速度减慢的问题。这将导致例如需要11V高栅极电压的进一步的问题。此外，由于原则上难以在比较前的电荷注入位置更接近源极扩散层/漏极扩散层的位置处监测电荷的量，因此在每芯片的积累电荷分布中的变化将不可能被减少。
发明内容
因此，本发明的目的在于提供驱动不使用高栅极电压就能够进行稳定的数据保持的半导体器件的方法。
按照根据本发明的驱动半导体器件的方法，其中，该半导体器件包括陷阱式非易失性存储单元，该陷阱式非易失性存储单元包括层叠的绝缘膜以及形成在该层叠的绝缘膜上的第一栅电极，该层叠的绝缘膜包含形成在半导体衬底上的电荷积累层，所述半导体衬底上形成有源区、漏区和阱区，所述方法包括：在两种或更多的不同写入条件下、在单存储节点上多次进行电荷注入，所述写入条件是将施加到阱上的阱电压、施加到漏极的漏极电压以及施加到第一栅极的栅极电压的组合。
该陷阱式非易失性存储单元可以是以下类型，该类型还包括通过栅极绝缘膜形成在半导体衬底上的第二栅电极，其中，该栅极绝缘膜通过绝缘膜邻近第一栅电极或者通过绝缘膜夹在一对第一栅电极之间。
按照根据本发明的驱动半导体器件的方法，相对于其中源极/漏极周围的耗尽层扩展的极性而言，在较后的电荷注入中施加的漏极电压高于较前的电荷注入中施加的漏极电压，或者在较后的电荷注入中施加的阱电压高于较前的电荷注入中施加的阱电压。在较后的电荷注入中施加的漏极电压比较前的电荷注入中施加的漏极电压高1V或更多，或者在较后的电荷注入中施加的阱电压和较前的电荷注入中施加的阱电压之间的电压差为1V或更大。
利用根据本发明的电荷注入法，在电荷积累层中形成与图8所示的相似的梯形电子分布是可能的，且因此防止劣化电荷保留特性。
此外，根据本发明的驱动半导体器件的方法包括利用对应于每种写入条件的阈值检测条件为每种电荷注入确定是否相对于每种写入条件已写入预定电荷量的操作。
驱动半导体器件的方法还包括：在第一写入条件下注入电荷，然后利用与电荷注入时方向相反的沟道电流来检测在第一写入条件下由电荷注入写入的写入电荷的量，并交替地重复第一写入条件下的电荷注入和对写入电荷量的检测，直到写入电荷量达到第一预定写入量；以及在其中漏极电压高于第一写入条件下的漏极电压或者阱电压在源极/漏极周围的耗尽层扩展的方向上变化的第二写入条件下注入电荷，该电荷注入是在与第一写入条件下进行的电荷注入方向相同的方向上进行的，然后利用与电荷注入时方向相同的沟道电流来检测在第二写入条件下的电荷注入中写入的写入电荷的量，并交替地重复第二写入条件下的电荷注入和对写入电荷量的检测，直到该写入电荷量达到第二预定写入量。
可替换地，驱动半导体器件的方法还包括：在第一写入条件下注入电荷，然后利用与电荷注入时方向相同的沟道电流来检测在第一写入条件下由电荷注入写入的写入电荷的量，并交替地重复第一写入条件下的电荷注入和对写入电荷量的检测，直到写入电荷量达到第一预定写入量；以及在其中漏极电压高于第一写入条件下的漏极电压或者阱电压在源极/漏极周围的耗尽层扩展的方向上变化的第二写入条件下注入电荷，该电荷注入是在与第一写入条件下进行的电荷注入方向相同的方向上进行的，然后，当夹断点相对于第一写入条件下的电荷注入，比在写入电荷检测条件中更接近源极时，利用与电荷注入时方向相同的沟道电流来检测由第二写入条件下的电荷注入写入的写入电荷的量，并交替地重复第二写入条件下的电荷注入和对写入电荷量的检测，直到写入电荷量达到第二预定写入量。
利用这种检测写入电荷量的方法，在每种写入电压条件下精确地监测写入电荷量是可能的，借此，可消除元件之间电气特性中的变化，且能使得积累电荷分布的形状变得均匀。
根据本发明，在向陷阱式非易失性存储单元的一个存储单元写入的情况下，该陷阱式非易失性存储单元包括：包含形成在半导体衬底上的电荷积累层的层叠的绝缘膜，其中，在所述半导体衬底中形成有源区、漏区以及阱区；以及形成在该层叠的绝缘膜上的第一栅电极，其中，在两种或更多不同写入条件下多次进行电荷写入，写入条件为施加到阱的阱电压、施加到漏极的漏极电压以及施加到第一栅极的栅极电压的组合。因此，使得积累电荷分布的形状成为梯形是可能的，且由此极大地改善电荷保留特性。此外，为每个存储节点降低写入电荷量和分布形状的不均匀度是可能的。而且，通过设置使得将可以改变漏极电压或者阱电压，因此没必要再使用高栅极电压。
附图说明
图1是示出了作为现有技术中典型陷阱式存储器的简单晶体管式存储器的非易失性存储器元件的平面图；
图2a是沿图1中的线I-I′截取的剖面图；
图2b是沿图1中的线II-II′截取的剖面图；
图3是示出了对现有技术中的非易失性存储器进行写操作的流程图；
图4是示出了根据现有技术中的方法在写入时将电压脉冲施加到非易失性存储器的各个部分的图；
图5是用于说明根据现有技术中的方法而检测写入到非易失性存储器的电荷量的图；
图6是示出了根据现有技术中的方法相对于写入到非易失性存储器的电荷的积累电荷密度分布的图示；
图7是示出了在根据第一示例性实施例的驱动半导体器件的方法中施加到非易失性存储器的各个部分的电压脉冲的图；
图8是示出了相对于利用图7所示的电压脉冲而积累到非易失性存储器的节点的电荷(电子)的积累电荷(电子)密度分布的图示；
图9是示出了在根据另一示例性实施例的驱动半导体器件的方法中施加到非易失性存储器的各个部分的电压脉冲的图；
图10是示出了在根据第二示例性实施例的驱动半导体器件的方法中、在某些写入条件下将电荷写入节点的操作的流程图；
图11是示出了在依照图10的流程图对该节点进行写入的情况下、施加到非易失性存储器的各个部分的电压脉冲的图；
图12a是用于说明对应于第一写入条件的写入量检测条件A的图，用于说明图10和图11的写入量检测操作；
图12b是用于说明对应于第二写入条件的写入量检测条件B的图，用于说明图10和图11的写入量检测操作；
图13a是用于说明对应于第一写入条件的写入量检测条件A’的图，用于说明图10和图11的写入量检测操作的另一示例；
图13b是用于说明对应于第二写入条件的写入量检测条件B’的图，用于说明图10和图11的写入量检测操作的另一示例；
图14是当根据现有技术中的写入方法执行写入的情况下，表示写入周期(编程时间)与阈值电压VT的关系的写入特性的图示；
图15是当按照根据第一示例的驱动半导体器件的方法进行写入的情况下，表示写入周期(编程时间)与阈值电压VT的关系的写入特性的图示；
图16a是示出了若干种写入条件的图；
图16b是示出了在利用图16a所示的每种条件执行写入之后，在以150°C的温度进行烘焙处理的情况下，阈值电压的变化的图示；
图17是示出了本发明适用的TWINMONOS式非易失性存储器元件的平面图；
图18a是沿图17中的线I-I′截取的剖面图；
图18b是沿图17中的线II-II′截取的剖面图；
图19是示出了在根据本发明驱动半导体器件的方法中，施加到TWINMONOS式存储器的各个部分的电压脉冲的一个示例的图；
图20是示出了在根据本发明驱动半导体器件的方法中，施加到TWINMONOS式存储器的各个部分的电压脉冲的另一示例的图；以及
图21是示出了在根据本发明驱动半导体器件的方法中，施加到TWINMONOS式存储器的各个部分的电压脉冲的又一示例的图。
具体实施方式
下面将参照附图详细描述示例性实施例。假定以与图1和图2相同的方式将电荷写入普通陷阱式非易失性存储器的存储节点2。
图7是示出了在使用根据第一示例性实施例的驱动半导体器件的方法将电荷写入存储节点2的情况下，分别施加到字栅WG、位线B1、位线B2和阱(WELL)的电压脉冲的图。
如图7所示，在把将成为源极的位线B1和阱作为基准电压的同时，通过将正电压施加到将成为漏极的位线B2和第一栅电极(WG)上，电子电流将在栅电极下面的反型层中从源极朝着漏极流动。此时，由于相对于阱在漏区周围的区域被反向偏压，耗尽层将形成在漏区周围，因此将形成强电场区。此后，由漏区周围的强电场效应产生的沟道热电子被注入到电荷积累层7，而部分已注入的沟道热电子将积累在电荷积累层7中。由此，存储节点2能从擦除状态转变为已写入状态。
根据定义，已写入状态是以下状态，在该状态中，在通过以位线B2和阱作为基准电压的同时将正电压施加到位线B1和字栅WG，而与写入的情况相反的以位线B2作为源极，使得电子电流从位线B2到位线B1放电的情况下，由于积累在靠近位线B2的电荷积累层7中的电子使得在该区域中的功函数以正方向偏移的效果，而使得沟道电流成为某个规定电流值或者低于某个规定电流值。
相对于根据本示例性实施例的驱动方法而言，写入时位线B2的电压将处于两个电平，即，当以较低的位线B2电压进行首次写入，此后再以较高的位线B2电压进行写入。如前所述，沟道热电子由漏极附近的强电场效应产生，因此，当位线B2的电压升高时，漏极(位线B2)区域周围的耗尽层将在朝着源极(位线B1)的方向上进一步扩展，而产生沟道热电子的位置也将在朝着源极的方向上偏移。因此，在利用根据如图7所示的本示例性实施例驱动方法时，获得在电荷积累层7中聚积成如图8所示的梯形的电子分布密度(即积累电子密度分布)是可能的。在梯形积累电子密度分布中，信号强度的劣化能在高温保持试验中保持为很小。
优选的是将较后的写入中的位线B2电压设置为比较前的写入中的位线B2电压高1V或更多。通过将位线B2电压设置为相对于较前的写入中的位线B2电压具有1V或更大的电压差，充分地将较前的写入中的电荷分布峰值与较后的写入中的电荷分布峰值分开是可能的，这将允许形成理想梯形积累电荷分布。
尽管位线B2电压转变为图7中的更高电压，但在第二写入中将位线B2电压改变为更低电压也是可能的，此后，也可形成类似的积累电荷密度分布。然而，在第二写入中降低位线B2电压的情况下，此后由于在第一写入中积累的电子的影响，流入反型层的电子电流量将大量减少，因此在写入的时候必须大量升高字栅WG的电压。因此，在本示例性实施例中，位线B2电压将变为更高的电压。在较后的电子注入中升高位线B2电压的情况下，由较前的电子注入所产生的电子积累区将进入比夹断点(pinch-off point)更接近耗尽层的区域，借此可防止流入反型层的电子电流量减少。
此外，如图9所示，通过在电子注入时，负方向改变阱电压而不改变位线B2电压来改变漏极(B2)区域周围的耗尽层也是可能的，这将允许获得与改变位线B2电压的情况下相同的效果。
通常，难以通过施加短期脉冲来改变具有大容量的阱区的电势。因此，为了在第一写入条件下精确地控制电荷注入周期，首先将某个电压施加到阱，接着在足以使阱电压稳定的某个时段过去之后，将某个电压脉冲施加到位线B2和字栅WG。然后，为了在第二写入条件下精确地控制电荷注入，在使用第一阱电压进行一个或多个写入操作之后，将第二电压施加到阱，接着在足以使阱电压稳定的某个时段过去之后，将某个电压脉冲施加到位线B2和字栅WG。
在通过改变阱电压来进行写入的情况下，优选的是将较后的写入中的阱电压设置为比较前的写入中的阱电压高1V或更多。通过将阱电压设置为相对于较前的写入中阱电压具有1V或更大的电压差，充分地将较前的写入中的电荷分布峰值与较后的写入中的电荷分布峰值分开是可能的，这将允许形成理想梯形积累电荷分布。
接下来将描述根据第二示例性实施例的驱动半导体器件的方法。在本示例性实施例中，也假定将电荷以与图1和图2所示相同的方式写入普通陷阱式非易失性存储器的存储节点2中。
图10是示出了在某些写入条件下，将电荷写入节点2的操作流程的流程图。图11是示出了在根据图10所示的操作流程进行写入的情况下，分别施加到字栅WG、位线B1、位线B2和阱的电压的变化的图。
在本示例性实施例中，如图10和图11所示，将在步骤11、在第一写入条件下进行一次或多次电子注入，且在每次电子注入之后，在步骤12中检查确定注入电子的量是否已达到预定值。如果检查结果显示注入电子的量已达到第一预定值，则在步骤13、在其中位线B2电压改变为高于第一写入条件下电压的第二写入条件中进行电子注入。在第二写入条件下同样进行一次或多次电子注入，且在每次电子注入之后，在步骤14中检查以确定所注入电子的量是否已达到第二预定值。
利用在第一写入条件下注入电子的情况和在第二写入条件下注入电子的情况之间的不同写入量检测条件，将在第一写入条件和第二写入条件中每个条件下的注入电子量调整为期望量是可能的。由此，可降低积累电子分布密度和元件之间的分布形式的不均匀度，借此可消除写入时电气特性的变化。
在图11中，写入周期由施加电压脉冲到字栅WG的周期控制，当电压脉冲施加到字栅WG的同时，将某个电压施加到位线B2。然而，写入周期由施加电压脉冲到位线B2的周期控制也是可能的，当电压脉冲施加到位线B2的同时，将某个电压施加到字栅WG。
接下来，将参照图12a和图12b详细描述检查(检测)写入电荷的量的方法。
相对于在第一写入条件下的电荷注入而言，利用与写入时方向相反的沟道电流来检测写入电荷的量，如图12a所示。在这种情况下，写入电荷C1将极大地影响沟道电流，借此，用于使沟道电流达到某个电流值所必须的字栅WG的阈值电压将根据写入电荷C1的值升高。因此，利用字栅WG的阈值电压来监测写入电荷C1的量是可能的。
另一方面，相对于利用比第一写入条件更高的漏极电压的第二写入条件下的电荷写入而言，利用与电荷写入时方向相同的沟道电流来检测写入电荷的量，如图12b所示。在这种情况下，由于写入电荷C1将进入比夹断点更接近漏极的区域，因此它对沟道电流的影响很小，而在第二电荷写入条件下写入的写入电荷C2将对沟道电流产生更大影响。因此，利用让沟道电流以与写入情况下的相同方向流动所必须的字栅WG的阈值电压来监测写入电荷C2的量是可能的。
接下来将参照图13a和图13b详细描述检测写入电荷的量的另一方法。
相对于第一写入条件下的电荷注入而言，利用与写入情况下的方向相同的沟道电流来检测写入电荷的量，如图13a所示。也就是说，当字栅WG电压作为用于让沟道电流达到某个电流值的阈值电压时，通过确定字栅WG的阈值电压是否已经达到某个预定值来确定写入电荷的量是否已经达到第一预定量。此时，漏极电压将降到足够低，从而夹断点将被定位为比写入电荷C1的分布中心更接近漏极。
另一方面，相对于在其中漏极电压高于第一写入条件下的漏极电压，或者阱电压在源极/漏极周围的耗尽层扩展的方向上变化的第二写入条件下的电荷写入而言，以下述方式检测写入电荷的量。同样，这种情况下，利用与写入时方向相同的沟道电流来检测写入电荷的量，如图13b所示。更具体来说，当字栅WG作为用于让沟道电流达到某个电流值的阈值电压时，沟道电流在夹断点朝着源极偏移的同时，以与第一电荷写入和第二电荷写入相同的方向流动，通过确定字栅WG的阈值电压是否已经达到某个预定值来确定写入电荷的量是否已经达到第二预定量。通过在源极/漏极周围的耗尽层扩展的方向上改变漏极电压或者阱电压，夹断点能朝着源极偏移。在夹断点比第一写入条件下的电荷分布中心更接近源极，且同时比第二写入条件下的电荷分布中心更接近漏极的情况下，则沟道电流将受到第二写入条件下写入的电荷的严重影响。因此，利用字栅WG的阈值电压来监测写入电荷C2的量是可能的。
利用上述的该写入操作流程，降低写入电荷量和相对于每个存储节点的分布形状的不均匀度是可能的。此外，通过使积累电荷分布成形为梯形，使用极少的变动而大幅度改进电荷保留特性是可能的。
(第一示例)
接下来将详细描述把根据本发明的驱动半导体器件的方法应用到SONOS式非易失性存储器的情况的具体示例。用于评估的器件结构与图1和图2所示的相同。在这种情况下，由ISSG(现场蒸汽生成)形成的氧化物膜被用作第一栅极绝缘膜6，CVD-Si3N4膜被用作电荷积累膜7，且通过氧化CVD氮化膜的上部所形成的氧化物膜被用作第二栅极氧化物膜8。直接位于栅电极1下面的上氧化物膜、氮化物膜和下氧化物膜的膜厚分别为4nm、4nm和5nm。
图14示出了当位线B1作为源极而位线B2作为漏极且在漏极电压(VD)为4V、字栅WG电压(VG)为6V、源电压(VS)为0V而阱电压(VWELL)为0V时的写入条件(现有技术中的写入条件)下对节点2进行写入(电荷注入)时的写入特征。以下述检测方法(检测条件A)进行阈值电压(VT)的检测，其中与写入情况相反，位线B1作为漏极(VD＝1.2V)而位线B2作为源极(VS＝0V)，且使得沟道电流为5E-6A的字栅WG电压检测为阈值电压(VT)。从图14可以看出，在作为源极边缘部分的节点2附近的积累电荷量在检测阈值电压时随着写入周期的增加而增加，且阈值电压VT变得更高。
接着，图15示出了当首先在第一写入条件下进行电荷写入4微秒，此后在第二写入条件下将另外的电荷注入到节点2时的写入特性。在用于此情况的第一写入条件下，漏极电压(VD)为4V，字栅WG电压(VG)为6V，源电压(VS)为0V且阱电压(VWELL)为0V。在用于此情况的第二写入条件下，漏极电压(VD)为5V，字栅WG电压(VG)为6V，源电压(VS)为0V且阱电压(VWELL)为0V。在这种情况下，利用下列条件进行阈值电压检测：检测条件A，其中位线B1作为漏极(VD＝1.2V)而位线B2作为源极(VS＝0V)，而从沟道电流检测出字栅WG的阈值电压，该沟道电流从位线B2流向位线B1；检测条件B，其中位线B2作为漏极(VD＝1.2V)而位线B1作为源极(VS＝0V)，而从沟道电流检测出字栅WG的阈值电压，该沟道电流从位线B1流向位线B2。
如图15所示，其示出了利用检测条件A检测到的阈值电压VT通过附加写入却几乎没有变化，而利用检测条件B检测到的阈值电压VT通过附加写入而升高了。在检测条件A下阈值电压VT几乎没有表现出任何变化的原因在于：由于节点2的积累电荷区比夹断点更接近源极，第一写入条件下的积累电荷已经极大地影响了阈值电压VT，由此第二写入条件下的积累电荷几乎不可检测。另一方面，在检测条件B下，由于夹断点定位于第一写入条件下的积累电荷分布中心和第二写入条件下的积累电荷分布中心之间，因此精确地检测到第二写入条件下写入的积累电荷量是可能的。由此，将第二写入条件下写入的积累电荷的量控制为期望量是可能的。
图16a示出了：写入条件A(现有技术中的写入方法)，其中VG/VD＝6V/4V且写入周期为2微秒；写入条件B，其中VG/VD＝6V/4V且用于初始写入的写入周期为2微秒，VG/VD＝6.5V/4.5V且用于后继写入的写入周期为1微秒；写入条件C，其中VG/VD＝6V/4V且用于初始写入的写入周期为4微秒，VG/VD＝6V/5V且用于后继写入的写入周期为2微秒；以及写入条件D，其中VG/VD＝6V/4V且用于初始写入的写入周期为4微秒，VG/VD＝6V/7V且用于后继写入的写入周期为1微秒。图16b示出了在写入条件A到条件D下进行写入情况下，以温度150℃的烘焙处理下阈值电压VT中的变化。
如图16b所示，在写入条件B下，与现有技术(写入条件A)的写入方法相比，阈值电压VT的变化没有显示出减少的效果。另一方面，与用于第一写入的写入条件相比，写入条件C和D下的漏极电压增加1V或更多，可见阈值电压VT变化的减少效果，这表明电荷保留特性已经得以改善。
在写入条件B下没有显示出效果的原因是由于第二写入条件下的漏极电压的增加量小到0.5V，所以写入电荷分布中心没有偏移太多，由此积累电子分布没有呈现出理想的梯形。然而，通过让源极/漏极的杂质浓度的轮廓变得更平缓，夹断点将能更容易地移动，这使得即便是所施加电压的变化小于1V也能使电荷保留特性得以改善。
如上所述，已经证明利用根据本发明的驱动半导体器件的方法能以良好的可控性使得积累电荷分布的形状成为梯形，并因此改善电荷保留特性。
(第二示例)
现在将详细描述把根据本发明的驱动半导体器件的方法应用到TWINMONOS式陷阱存储器的情况。
图17是示出了TWINMONOS式陷阱存储器的平面图。图18a是沿图17中线I-I′截取的剖面图，而图18b是沿图17中线II-II′截取的剖面图。
在TWINMONOS式陷阱存储器的情况下，控制栅极12(CG1和CG2)通过栅间绝缘膜13分别设置在字栅(WG)的两侧。控制栅极12构成一对第一栅电极而夹在控制栅极12之间的字栅11构成第二电极。
在每个控制栅极12下面形成有第一栅极绝缘膜6、电荷积累膜7和第二栅极绝缘膜8。位于控制栅极CG1下面的电荷积累区为节点1，而位于控制栅极CG2下面的电荷积累区为节点2。
此外，用于字栅的栅极绝缘膜14形成在字栅11的下面。
图19是示出了当把根据本发明的驱动半导体器件的方法应用到图18的陷阱存储器时，将电荷写入到存储节点2的情况下，分别施加到字栅WG、控制栅极CG1和CG2、位线B1和B2以及阱的电压脉冲的图。
如图19所示，在把将成为源极的位线B1和阱作为基准电压时，通过将正电压施加到将成为漏极的位线B2、第一栅电极CG1和CG2以及字栅WG，电子电流将在栅电极下面的反型层中从源极朝着漏极流动。由于相对于阱，漏区周围的该区域反向偏压，耗尽层将形成在漏区周围，因此将形成强电场区。此时，由漏区附近的强电场效应产生的沟道热电子被注入到电荷积累7，而部分已注入的沟道热电子将积累在电荷积累层7中。由此，节点2能从擦除状态转变为已写入状态。
在本示例性实施例中，在以较低的位线B2电压进行首次写入，此后以较高的位线B2电压进行写入时，写入时位线B2的电压将处于两个电平。如前所述，由于漏极附近的强电场效应会产生沟道热电子。因此，当位线B2的电压升高时，漏极(位线B2)区域附近的耗尽层将在朝着源极(位线B1)的方向上进一步扩展，而将要产生沟道热电子的位置也在朝着源极的方向上偏移。因此，利用图19所示的用于写入的电压脉冲，形成具有如图8所示的梯形积累电子密度分布是可能的。
尽管位线B2电压转变为图19中的更高的电压，但在第二写入中将位线B2电压改变为更低的电压也是可能的，此后，也可形成类似的积累电荷密度分布。然而，在第二写入中降低位线B2电压的情况下，此后由于在第一写入中积累的电子的影响，流入反型层的电子电流量将大量减少，因此在写入的时候必须大量升高字栅极电压VG。因此，如相对于第一示例性实施例的情况所说明的，在本示例性实施例中，位线B2电压也将变为更高的电压。在较后的电子注入中升高位线B2电压的情况下，由较前的电子注入产生的电子积累区将进入比夹断点更接近耗尽层的区域，借此可防止流入反型层的电子电流量减少。
此外，如图20所示，通过在电子注入时负向改变阱电压而不改变位线B2电压，使得改变漏极(位线B2)区域附近的耗尽层也是可能的，这将允许获得与改变位线B2电压的情况下相同的效果。
通常，难以通过施加短期脉冲来改变具有大容量的阱区的电势。因此，为了在第一写入条件下精确地控制电荷注入周期，首先将某个电压施加到阱，接着在阱电压稳定之后，将某个电压脉冲施加到位线B2和控制栅极CG2。然后，为了在第二写入条件下精确地控制电荷注入周期，在第一阱电压下进行一次或多次写入操作之后，将第二电压施加到阱，接着在足以使阱电压稳定的某个时段过去之后，将某个电压脉冲施加到位线B2和控制栅极CG2。
可根据与如图10所示的相同的操作流程进行至节点2的写入。在这种情况下，如图21所示，在第一写入条件下将进行一次或多次电子注入，在每次电子注入之后，确定注入电子的量是否已经达到第一预定值。在注入电子的量已经达到第一预定值之后，在位线B2电压高于第一写入条件的位线B2电压的第二写入条件下进行电子注入。在第二写入条件下也将进行一次或多次电子注入，在每次电子注入之后，检查注入电子的量是否已经达到第二预定值。此时，分别利用在第一写入条件下注入电子之后和第二写入条件下注入电子之后的不同写入量检测条件，将在第一写入条件和第二写入条件中每个条件下的注入电子量调整为期望量是可能的。换言之，可降低积累电子分布密度和元件之间的分布形式的不均匀度，借此可消除写入时电气特性的变化。
在图21中，写入周期由施加电压脉冲到控制栅极CG2的周期控制，在某个电压施加到位线B2、字栅WG和控制栅极CG1之后，将该电压脉冲施加到控制栅极CG2。然而，写入周期由施加电压脉冲到控制栅极CG1的周期控制也是可能的，在某个电压施加到位线B2、字栅WG和控制栅极CG2之后，将该电压脉冲施加到控制栅极CG1。否则，写入周期由施加电压脉冲到字栅WG的周期控制也是可能的，在某个电压施加到位线B2、控制栅极CG1和控制栅极CG2之后，将该电压脉冲施加到字栅WG。另外，写入周期由施加电压脉冲到位线B2的周期控制也是可能的，在某个电压施加到字栅WG、控制栅极CG1和控制栅极CG2之后，将该电压脉冲施加到位线B2。
就检测写入电荷量而言，相对于在第一写入条件下的电荷注入，利用与写入时方向相反的沟道电流来检测写入电荷的量。然后，相对于利用比第一写入条件更高的漏极电压的第二写入条件下的电荷写入而言，利用与电荷写入时相同的并基于阈值电压的方向的沟道电流来检测在第二电荷写入条件下写入的写入电荷的量。在这种情况下，由于在第一写入条件下写入的写入电荷进入比夹断点更接近漏极的区域，因此它对沟道电流的影响很小，而在第二电荷写入条件下写入的写入电荷将对沟道电流产生更大的影响。因此，利用控制栅极CG2的阈值电压来监测写入电荷C2的量是可能的。
接下来将描述检测写入电荷的量的另一方法。
相对于第一写入条件下的电荷注入，利用与写入情况下的相同方向的沟道电流来检测写入电荷的量。也就是说，当控制栅极CG2电压作为用于让沟道电流达到某个电流值的阈值电压时，确定控制栅极CG2的阈值电压是否已经达到某个预定值。此时，漏极电压将降到足够低，从而夹断点将被定位为比在第一写入条件下写入的写入电荷的分布中心更接近漏极。
对于在漏极电压高于第一写入条件下的漏极电压或者阱电压在源极/漏极周围的耗尽层扩展的方向上变化的第二写入条件下写入的电荷，在夹断点朝着源极偏移的同时，利用与第一电荷写入和第二电荷写入情况下的方向相同的沟道电流来确定控制栅极CG2的阈值电压是否已经达到某个预定值。通过在源极/漏极周围的耗尽层扩展的方向上改变漏极电压或者阱电压，夹断点能朝着源极偏移。在夹断点比第一写入条件下的电荷分布中心更接近源极，且其比第二写入条件下的电荷分布中心更接近漏极的情况下，则沟道电流将受到第二写入条件下写入的电荷的严重影响。因此，利用控制栅极CG2的阈值电压来监测第二写入条件下写入的写入电荷的量是可能的。
如上所述，即便是在将根据本发明的驱动半导体非易失性存储器的方法应用到TWINMONOS式存储的情况下，也可能形成梯形积累电荷分布，借此改善电荷保留特性。
本发明也适用于缺乏其中一个控制栅极的MONOS式存储器(即，第二栅电极设置为通过绝缘膜靠近第一栅电极的陷阱式非易失性存储单元)。

Claims (11)

1.一种驱动半导体器件的方法，所述半导体器件包括陷阱式非易失性存储单元，所述陷阱式非易失性存储单元包括层叠的绝缘膜以及形成在所述层叠的绝缘膜上的第一栅电极，所述层叠的绝缘膜包含形成在半导体衬底上的电荷积累层，在所述半导体衬底中形成了源区、漏区和阱区，所述驱动半导体器件的方法的特征在于包括：
在两个或更多不同写入条件下、在单存储节点上进行多次电荷注入，所述写入条件是施加到所述阱的阱电压、施加到所述漏区的漏极电压以及施加到所述第一栅极的栅极电压的组合。
2.根据权利要求1所述的驱动半导体器件的方法，其特征在于，
所述陷阱式非易失性存储单元还包括通过栅极绝缘膜形成在所述半导体衬底上的第二栅电极，所述第二栅电极通过绝缘膜邻近所述第一栅电极或者通过绝缘膜夹在一对所述第一栅电极之间。
3.根据权利要求1和2之一所述的驱动半导体器件的方法，其特征在于，
在较后的电荷注入中施加的漏极电压高于在较前进行的电荷注入中施加的漏极电压。
4.根据权利要求1和2之一所述的驱动半导体器件的方法，其特征在于，
相对于源区/漏区周围的耗尽层扩展的极性而言，在较后的电荷注入中施加的阱电压高于在较前进行的电荷注入中施加的阱电压。
5.根据权利要求3所述的驱动半导体器件的方法，其特征在于，
在较后的电荷注入中施加的漏极电压比在较前进行的电荷注入中施加的漏极电压高1V或更多。
6.根据权利要求4所述的驱动半导体器件的方法，其特征在于，
在较后的电荷注入中施加的阱电压和在较前进行的电荷注入中施加的阱电压之间的电压差为1V或更大。
7.根据权利要求1和2之一所述的驱动半导体器件的方法，其特征在于还包括：
利用对应于每个写入条件的阈值检测条件，为每次电荷注入确定相对于所述写入条件，预定量的电荷是否已经被写入存储器中。
8.根据权利要求7所述的驱动半导体器件的方法，其特征在于还包括：
在第一写入条件下注入电荷，然后利用与所述电荷注入时的方向相反的方向的沟道电流来检测在所述第一写入条件下由所述电荷注入写入的写入电荷量，并交替地重复在所述第一写入条件下的所述电荷注入和对所述写入电荷量的检测，直到所述写入电荷量达到第一预定写入量；以及
在使漏极电压高于所述第一写入条件下的漏极电压或者阱电压在源区/漏区周围的耗尽层扩展的方向上变化的第二写入条件下注入电荷，所述电荷注入是在与所述第一写入条件下的所述电荷注入的情况下的方向相同的方向上进行的，然后利用与所述电荷注入时的方向相同的方向的沟道电流来检测在所述第二写入条件下的所述电荷注入中写入的写入电荷量，以及交替地重复所述第二写入条件下的所述电荷注入和对所述写入电荷量的检测，直到所述写入电荷量达到第二预定写入量。
9.根据权利要求7所述的驱动半导体器件的方法，其特征在于还包括：
在第一写入条件下注入电荷，然后利用与所述电荷注入时的方向相同的方向的沟道电流来检测在所述第一写入条件下由所述电荷注入写入的写入电荷量，以及交替地重复所述第一写入条件下的所述电荷写入和对所述写入电荷量的检测，直到所述写入电荷量达到第一预定写入量；以及
在使漏极电压高于所述第一写入条件下的漏极电压或者阱电压在源区/漏区周围的耗尽层扩展的方向上变化的第二写入条件下注入电荷，所述电荷注入是在与所述第一写入条件下的所述电荷注入的情况下的方向相同的方向上进行的，然后当夹断点比在相对于所述第一写入条件下的电荷注入的写入电荷检测条件中朝向更接近所述源区偏移时，利用与所述电荷注入时的方向相同的方向的沟道电流来检测由所述第二写入条件下的电荷注入写入的写入电荷量，并交替地重复所述第二写入条件下的电荷注入和对所述写入电荷量的检测，直到所述写入电荷量达到第二预定写入量。
10.一种驱动半导体器件的方法，所述半导体器件包括在电荷陷阱层中局部地积累信号电荷的陷阱式存储单元，所述驱动半导体器件的方法的特征在于包括：
以形成梯形积累电荷分布的方式注入电荷。
11.一种半导体器件，所述半导体器件包括在电荷陷阱层中局部地积累信号电荷的陷阱式存储单元，所述半导体器件的特征在于包括：
在所述电荷陷阱层中写入所述信号电荷，使得在所述信号电荷被写入所述电荷陷阱层中的状态下，自漏区边缘部分的电子密度分布将朝着源区形成梯形形状。
CNA2007800293176A 2006-06-12 2007-04-24 驱动半导体器件的方法和半导体器件 Pending CN101501839A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006161876 2006-06-12
JP161876/2006 2006-06-12

Publications (1)

Publication Number Publication Date
CN101501839A true CN101501839A (zh) 2009-08-05

Family

ID=38831551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800293176A Pending CN101501839A (zh) 2006-06-12 2007-04-24 驱动半导体器件的方法和半导体器件

Country Status (4)

Country Link
US (1) US20090201739A1 (zh)
JP (1) JPWO2007145031A1 (zh)
CN (1) CN101501839A (zh)
WO (1) WO2007145031A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038741B2 (ja) * 2007-02-27 2012-10-03 ルネサスエレクトロニクス株式会社 不揮発性メモリ用電圧生成回路及び不揮発性メモリの書込み及び消去の方法
TW201106464A (en) * 2009-08-06 2011-02-16 Univ Nat Taiwan A memory formed by using defects
CN102543214B (zh) * 2010-12-17 2014-08-13 上海华虹宏力半导体制造有限公司 Sonos存储器工艺中在线监控ono膜质量的方法
US8274839B2 (en) * 2011-01-14 2012-09-25 Fs Semiconductor Corp., Ltd. Method of erasing a flash EEPROM memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006549A (ja) * 2002-06-03 2004-01-08 Mitsubishi Electric Corp 不揮発性半導体記憶装置における情報の消去方法
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
US7209386B2 (en) * 2004-07-06 2007-04-24 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for gate-by-gate erase for same
US20060007732A1 (en) * 2004-07-06 2006-01-12 Macronix International Co., Ltd. Charge trapping non-volatile memory and method for operating same

Also Published As

Publication number Publication date
US20090201739A1 (en) 2009-08-13
JPWO2007145031A1 (ja) 2009-10-29
WO2007145031A1 (ja) 2007-12-21

Similar Documents

Publication Publication Date Title
CN100524776C (zh) 用以解决电荷陷获非易失性存储器中难以擦除状态的方法
CN101067970B (zh) P沟道能隙工程硅氧氮氧硅nand闪存的操作方法
US6829175B2 (en) Erasing method for non-volatile memory
CN100477233C (zh) 存储器元件
US7242612B2 (en) Non-volatile memory devices and methods for driving the same
EP0520505A2 (en) Nonvolatile semiconductor memory device and its operating method
CN101295545A (zh) 用以操作双边偏压与非存储器阵列的方法
US7170794B2 (en) Programming method of a non-volatile memory device having a charge storage layer between a gate electrode and a semiconductor substrate
US6442075B2 (en) Erasing method for nonvolatile semiconductor memory device capable of improving a threshold voltage distribution
KR100818239B1 (ko) 기계적인 스위치를 이용한 비휘발성 메모리 셀 및 그동작방법
CN101501839A (zh) 驱动半导体器件的方法和半导体器件
US20040145950A1 (en) Nonvolatile memory cell and operating method
CN101093726B (zh) 用于扩展存储器操作裕度并减小第二位效应的方法
US6760270B2 (en) Erase of a non-volatile memory
US7031196B2 (en) Nonvolatile semiconductor memory and operating method of the memory
US7672159B2 (en) Method of operating multi-level cell
CN100505317C (zh) 存储器元件
CN100470810C (zh) 扩展第二位元操作裕度的存储器结构
US6847557B2 (en) Method of erasing non-volatile memory data
US7554851B2 (en) Reset method of non-volatile memory
US7345925B2 (en) Soft erasing methods for nonvolatile memory cells
KR100606531B1 (ko) 플래쉬 메모리 소자의 구동 방법
US6862219B2 (en) Weak programming method of non-volatile memory
KR100591122B1 (ko) 플래시메모리, 그의 구동방법 및 그의 배치구조
Liu et al. Study of the disturb in SONOS memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090805