CN1577621A - 数据擦除方法和有用此方法的数据擦除电路的存储器装置 - Google Patents

数据擦除方法和有用此方法的数据擦除电路的存储器装置 Download PDF

Info

Publication number
CN1577621A
CN1577621A CNA2004100712017A CN200410071201A CN1577621A CN 1577621 A CN1577621 A CN 1577621A CN A2004100712017 A CNA2004100712017 A CN A2004100712017A CN 200410071201 A CN200410071201 A CN 200410071201A CN 1577621 A CN1577621 A CN 1577621A
Authority
CN
China
Prior art keywords
control gate
electromotive force
data
data erase
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100712017A
Other languages
English (en)
Other versions
CN100437820C (zh
Inventor
关本俊次
浪濑智博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1577621A publication Critical patent/CN1577621A/zh
Application granted granted Critical
Publication of CN100437820C publication Critical patent/CN100437820C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明将提出一种数据擦除方法、存储器装置和数据擦除电路，其能够减少提升半导体衬底电势所需的时间，从而减少擦除数据所需的时间。即，披露了一种具有一数据擦除电路的存储器装置，所述数据擦除电路通过将一擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据。在这种情况下，所述数据擦除电路在将控制栅置于其浮动状态的同时提升半导体衬底侧的电势；和将一擦除电压施加到半导体衬底和控制栅之间以使控制栅的电势达到一预定电势。

Description

数据擦除方法和有用此方法的数据擦除电路的存储器装置
相关申请的交叉引用
本申请要求于2003年7月14日在日本专利局提出的日本优先权文件第2003-274113号的优先权，该文件通过引用而被并入本文。
技术领域
本发明涉及一种数据擦除方法和具有使用这种方法的数据擦除电路的存储器装置。
背景技术
通常，各种电子设备(包括计算机)容纳有一个能够存储和擦除数据的存储器装置。
该存储器装置一般是由用于存储数据的存储元件和用于擦除数据的数据擦除电路构成。
作为该类型的这种存储元件，非易失性半导体存储单元已经广为使用，其被构造为具有在半导体衬底上的一个控制栅和一个浮动栅。该存储元件基于在浮动栅上将要积聚的电子的出现与否来存储数据。
在擦除该存储元件中的数据的情况下，数据通过半导体衬底侧对积聚在浮动栅中的电子进行放电而被擦除。
当通过半导体衬底侧对积聚在浮动栅中的电子进行放电时，首先，控制栅被置于其接地条件之下，之后，半导体衬底的电势通过一升压产生电路而被提高以便将所述半导体衬底的电势升高到一预定电势，所述升压产生电路容纳在所述数据擦除电路中。
因此，在控制栅和半导体衬底之间施加有一预定擦除电压，并且该擦除电压用于对通过半导体衬底侧的浮动栅中积聚的电子进行放电以便擦除数据(参见，例如，专利文献1：日本专利公开文本第2000-294658号)。
然而，在上述传统的数据擦除方法中，由于当提高半导体衬底侧的电势时控制栅被置于其接地条件，控制栅和半导体衬底可引起电容耦合，并且用于提高半导体衬底电势的一部分电荷将漏入到所述控制栅侧。
因此，提高半导体衬底的电势将需要较长的时间，并且增加擦除数据所需要的时间是一个问题。
由于上述的电荷渗漏，在数据擦除过程中也已经出现了增加功耗的问题。
发明内容
因此，在本发明的第一方面中，提出了一种数据擦除方法，通过将一擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据，其中设置为在将控制栅置于其浮动状态的同时通过提升半导体衬底侧的电势而将一擦除电压施加到半导体衬底和控制栅之间，然后使控制栅的电势达到一预定电势。
在本发明的第二方面中，通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势，从而使得所述半导体衬底侧的提升电势不会降低。
在本发明的第三方面中，提出了一种具有一数据擦除电路的存储器装置，所述数据擦除电路通过将一擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据，其中所述数据擦除电路被配置为，在将控制栅置于其浮动状态的同时通过提升半导体衬底侧的电势而将一擦除电压施加到半导体衬底和控制栅之间，然后使控制栅的电势达到一预定电势。
在本发明的第四方面中，一数据擦除电路适于通过在一预定时间周期中降低一控制栅的电势而使其达到一预定电势，从而使得所述半导体衬底侧的提升电势不会降低。
根据本发明，在所述通过将擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据的数据擦除方法中，其被设置为在将控制栅置于其浮动状态的同时通过提升半导体衬底侧的电势而将一擦除电压施加到半导体衬底和控制栅之间，然后使控制栅的电势达到一预定电势。因此，能够减少提升半导体衬底电势所需的时间，从而减少擦除数据所需的时间。
此外，能够防止在提升半导体衬底的电势过程中电荷的渗漏，从而能够防止擦除数据所需之功耗的增加。
另外，根据本发明，通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势从而使得所述半导体衬底侧的提升电势不会降低。因此能够防止半导体衬底的电势随着控制栅的电势的降低而降低，从而能够防止提升半导体衬底电势所需之功耗的增加。
进一步，根据本发明，在具有一数据擦除电路的存储器装置中，所述数据擦除电路通过将一擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据，所述数据擦除电路被布置以通过在将控制栅置于其浮动状态的同时提升半导体衬底侧的电势而将擦除电压施加到半导体衬底和控制栅之间，然后使控制栅的电势达到一预定电势。因此，能够减少提升半导体衬底电势所需的时间，从而减少擦除数据所需的时间。
另外，能够防止在提升半导体衬底的电势过程中电荷的渗漏，从而能够防止擦除数据所需之功耗的增加。
进一步，根据本发明，所述数据擦除电路通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势从而使得所述半导体衬底侧的提升电势不会降低。因此，能够防止半导体衬底的电势随着控制栅的电势的降低而降低，从而能够防止提升半导体衬底的电势所需之功耗的增加。
附图说明
图1为表示根据本发明的存储器装置的说明图；
图2为表示根据本发明的存储元件的说明图；
图3为擦除操作的流程图；
图4为表示P型阱的电势增加的说明图；
图5为表示控制栅的电势增加的说明图。
具体实施方式
根据本发明的存储器装置包括一由控制器构成的存储区域，多个存储元件和一升压产生电路。
该存储元件具有一布置在半导体衬底上面的控制栅，以及用于在所述半导体衬底和所述控制栅之间积聚电荷的浮动栅，并且该存储元件被构造使得能够基于浮动栅中积聚的电荷的存在与否来有效进行数据存储。
此外，该存储元件被构造使得一开关被连接到所述控制栅，并且当从断开状态变成连接状态时该开关具有一预定时间常数。
在前述结构的存储器装置中有效进行数据擦除操作时，通过在所述半导体衬底和所述控制栅之间施加一擦除电压，对积聚在浮动栅中的电荷进行放电来擦除所存储的数据。
尤其是在本发明中，首先，当通过将控制栅设置为其浮动状态而将所述开关置于其断开状态时，所述半导体衬底侧的电势通过所述升压产生电路而被提升，并且然后该开关被连接以将所述控制栅的电势提升到一预定电势。此后，所述擦除电压被施加在半导体衬底和控制栅之间。
当提升半导体衬底的电势时，这能够防止半导体衬底和控制栅产生所谓的电容耦合，从而能够防止用于升高半导体衬底的一部分电荷漏入到控制栅侧。因此，能够减少提升半导体衬底的电势所需要的时间，从而减少了擦除数据所需要的时间。
此外，能够防止半导体衬底增压过程中出现的电荷渗漏，从而能够防止擦除数据所需要之功耗的增加。
另外，在将具有预定时间常数的开关连接到控制栅的情况下，当从断开状态改变到连接状态时和当控制栅的电势被降低至一预定电势以便施加擦除电势时，控制栅的电势在预定周期的时间中可被逐渐降低。
因此，随着控制栅的电势的降低，能够防止半导体衬底侧的曾经被提升的电势的重复降低，从而能够防止在擦除数据时对半导体衬底进行升压所需之功耗的增加。
因此，在本发明中，控制栅的电势在预定周期的时间内被逐渐降低以便避免半导体衬底侧的被提升过的电势的降低。这可通过以下方式实现：将具有一长于所述时间周期的时间常数的开关连接到控制栅，而使所述半导体衬底侧的曾被提升过的电势不会降低。
下面将通过参照附图来描述本发明的特定优选实施例。在附图中，作为一个例子，将描述一个三晶体管型NAND非易失半导体存储器装置。然而，本发明还可应用于除此之外的其它存储元件。
根据本发明的存储器装置1包括一个控制器2、一存储区4和一数据擦除电路3，如图1所示。所述数据擦除电路3提供有一个升压产生电路5。
数据擦除电路3和存储区4被连接到控制器2。
存储区4提供有多个能够存储所需数据的存储元件6。
在如图2所示的存储元件6中，一个掺有N型杂质的N型阱8形成在半导体衬底7内部，而一个掺有P型杂质的P型阱9形成在N型阱8的内部。一源极选择栅11、一控制栅12和一漏极选择栅13通过P型阱9上表面上的氧化模10以彼此间隔开的方式提供。
此外，在存储元件6中，用于响应存储的数据而积聚电子的浮动栅14布置在控制栅12和P型阱9之间。
另外在存储元件6中，通过将N型杂质植入P型阱9的内部而形成的第一至第四N型扩散层15至18分别布置在源极选择栅11和控制栅12之间、控制栅和漏极选择栅13之间、源极选择栅11的左侧、漏极选择栅13的右侧。在图2中，参考符号20表示连接到第一N型扩散层15的源极线，参考符号21表示连接到第四N型扩散层18的位线。
进一步在存储元件6中，字线19被连接到所述控制栅12。在所述字线19中，布置有一个开关(未示出)，它能够在将预定电压施加给控制栅12的条件和未施加预定电压的开放条件之间进行切换。该开关被构造为在从连接状态转换为断开状态时具有一个预定时间常数，并且当允许该开关导通时该字线19的电势通过该时间常数的作用逐渐变化。
数据擦除电路3被配置以在控制器2的控制下擦除存储在存储区4中的数据。
换句话说，在控制器2中，从外部输入的擦除信号S1被解码以产生包含存储元件6的地址的擦除信号S2，存储在存储元件6中的数据被擦除，从而所产生的擦除信号S2被输出到数据擦除电路3。
然后，当从控制器输入擦除信号S2时，数据擦除电路3根据图3所示的擦除操作的流程图擦除数据。
首先，控制器2将擦除信号S2输入给擦除电路3(步骤T1)。
数据擦除电路3根据该擦除信号S2将提供在字线19中的开关置于其断开状态，并且将所述字线置于其释放状态(步骤T2)。
从而，控制栅12通过将字线19置于其释放状态而被置于与其它部分绝缘的浮动态。
在这种情况下，当将控制栅12置于其浮动态时，数据擦除电路3还被构造为将所述源极选择栅11和漏极选择栅13也置于其浮动态。
随后，通过置于浮动态的控制栅12，升压产生电路5被操作以对作为半导体衬底7的一部分的P型阱的电势进行升压，以便将P型阱9的电势提高到一预定增压的电势(步骤T3)。
由于控制栅12此时处于浮动状态，所以P型阱的电势升压能够在短周期时间内执行。
也就是，在传统的数据擦除方法中，在控制栅12被接地的同时执行P型阱9的电势升压。因此，控制栅12和P型阱可产生电容耦合，用于对P型阱9的电势进行升压的一部分电荷渗漏到控制栅12侧。
因此，P型阱9的电势只是逐渐升压，如图4中的参考字符b所示，并且将p型阱9的电势提高到一预定电势将需要很长时间。
然而，在该优选实施例中，由于是在将控制栅12置于其浮动状态的同时来执行P型阱的电势升亚的，所以控制栅12和P型阱9不会产生电容耦合。因此可避免用于提升P型阱9的电势的一部分电荷漏入到控制栅12、源极选择栅11和漏极选择栅13。
这允许P型阱9电势的急剧增加，如图4中的参考字符a所示的。因此，可在比传统的数据擦除方法中的情况更短的时间周期内将P型阱9的电势提升到所述预定电势，从而能够减少擦除数据所需的时间。
另外，如上所述的防止电荷渗漏的能力允许减少擦除数据所需的功耗，从而能够实现能量节省。
在该优选实施例，对其进行这样的构造，使得当提升P型阱9的电势时，擦除电路3不但将控制栅12置于其浮动状态，而且将源极选择栅11和漏极选择栅13也置于其浮动状态。
因此，当提升P型阱9的电势时，可避免源极选择栅11和漏极选择栅13产生电容耦合，从而能够防止用于提升P型阱9的电势的一部分电荷漏入到源极选择栅11和漏极选择栅13。
从而，防止在提升P型阱9的电势时电荷渗漏的能力允许在一短周期时间内将P型阱的电势提升到所述预定电势。从而能够减少擦除数据所需的功耗。
随后，在P型阱9的电势到达预定电势的点处，提供在字线19中的开关被改变到其连接状态，以便将控制栅12的电势降低至一预定电势(这里，为0V)(步骤T4)。
以这种方式，通过降低控制栅12的电势，一预定擦除电压被施加在控制栅12和P型阱9之间，并且在浮动栅14中积聚的电子22通过P型阱9侧而被放电，从而存储在存储器6中的数据相应地被擦除(步骤T5)。
由于此时提供在字线19中的开关具有如上所述的预定时间常数，所以如果该开关被改变至其连接状态并且0V电势被施加到控制栅12，则控制栅12的电势逐渐降低，如图5所示。
因此，可避免曾经被升压的半导体衬底侧的电势随着控制栅的电势降低而再次降低。这能够防止在擦除数据时提升半导体衬底的电势所需的功耗的增加。

Claims (8)

1.一种数据擦除方法，通过将一擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据，所述数据擦除方法包括：
在将控制栅置于其浮动状态的同时提升半导体衬底侧的电势；和
将一擦除电压施加到半导体衬底和控制栅之间以使控制栅的电势达到一预定电势。
2.如权利要求1所述的数据擦除方法，其中：
通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势，从而使得所述半导体衬底侧的提升电势不会降低。
3.一种数据擦除方法，通过将一擦除电压施加到在一半导体衬底处提供的阱和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据，所述数据擦除方法包括：
在将控制栅置于其浮动状态的同时提升半导体衬底侧的电势；和
将一擦除电压施加到半导体衬底和控制栅之间以使控制栅的电势达到一预定电势。
4.如权利要求3所述的数据擦除方法，其中：
通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势，从而使得所述阱一侧的提升电势不会降低。
5.一种具有一数据擦除电路的存储器装置，所述数据擦除电路通过将一擦除电压施加在一半导体衬底和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储数据，其中：
所述数据擦除电路在将控制栅置于其浮动状态的同时提升半导体衬底侧的电势；和将一擦除电压施加到半导体衬底和控制栅之间以使控制栅的电势达到一预定电势。
6.如权利要求5所述的存储器装置，其中：
所述数据擦除电路通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势从而使得所述半导体衬底侧的提升电势不会降低。
7.一种具有一数据擦除电路的存储器装置，所述数据擦除电路通过将一擦除电压施加到在一半导体衬底处提供的阱和一控制栅之间以便对积聚在一浮动栅中的电荷进行放电来擦除存储的数据，其中：
所述数据擦除电路在将控制栅置于其浮动状态的同时提升半导体衬底侧的电势；和将一擦除电压施加到半导体衬底和控制栅之间以使控制栅的电势达到一预定电势。
8.如权利要求5所述的存储器装置，其中：
所述数据擦除电路通过在一预定时间周期中降低所述控制栅的电势而使其达到一预定电势，从而使得所述阱一侧的提升电势不会降低。
CNB2004100712017A 2003-07-14 2004-07-14 数据擦除方法和有用此方法的数据擦除电路的存储器装置 Expired - Fee Related CN100437820C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP274113/2003 2003-07-14
JP2003274113A JP2005038504A (ja) 2003-07-14 2003-07-14 データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置
JP274113/03 2003-07-14

Publications (2)

Publication Number Publication Date
CN1577621A true CN1577621A (zh) 2005-02-09
CN100437820C CN100437820C (zh) 2008-11-26

Family

ID=34056052

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100712017A Expired - Fee Related CN100437820C (zh) 2003-07-14 2004-07-14 数据擦除方法和有用此方法的数据擦除电路的存储器装置

Country Status (5)

Country Link
US (1) US7023732B2 (zh)
JP (1) JP2005038504A (zh)
KR (1) KR101054800B1 (zh)
CN (1) CN100437820C (zh)
TW (1) TWI279805B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308703B (zh) * 2007-05-17 2010-06-09 旺宏电子股份有限公司 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004236A (ja) * 2006-06-26 2008-01-10 Samsung Electronics Co Ltd 不揮発性半導体記憶装置の消去放電制御方法
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
US8014209B2 (en) 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US7965554B2 (en) * 2008-07-02 2011-06-21 Sandisk Corporation Selective erase operation for non-volatile storage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JP2000294658A (ja) 1999-04-02 2000-10-20 Matsushita Electronics Industry Corp 不揮発性半導体記憶装置及びその駆動方法
JP4157269B2 (ja) * 2000-06-09 2008-10-01 株式会社東芝 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308703B (zh) * 2007-05-17 2010-06-09 旺宏电子股份有限公司 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法

Also Published As

Publication number Publication date
JP2005038504A (ja) 2005-02-10
TWI279805B (en) 2007-04-21
US20050012139A1 (en) 2005-01-20
TW200511321A (en) 2005-03-16
KR101054800B1 (ko) 2011-08-05
KR20050009141A (ko) 2005-01-24
CN100437820C (zh) 2008-11-26
US7023732B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
CN1125467C (zh) 有闪速电可擦可编程只读存储器单元的非易失性存储设备
CN1267928C (zh) 带有对用于选择存储单元的辅助字线的控制的半导体存储器件
CN1707799A (zh) 半导体集成电路、升压电路和电容器
CN1758317A (zh) 液晶驱动电路和液晶显示装置
CN1254915C (zh) 自举电路、缓冲器电路和有源矩阵显示器
CN1482586A (zh) 电子电路及驱动方法、电光装置及驱动方法和电子仪器
CN1175018A (zh) 具有后栅偏压升压的多级升压电路
CN1538621A (zh) 高频开关电路
CN1193846A (zh) 半导体集成电路
CN101038790A (zh) 由低电压晶体管实现的用于半导体存储器的电平转换器
CN1460268A (zh) 改进编程的非易失性存储器及为此的方法
CN1801397A (zh) 半导体存储器件
CN1773823A (zh) 电荷泵浦电路及使用其的直流转换设备
CN1829056A (zh) 电荷泵电路以及用于电荷泵电路的升压方法
CN1119810C (zh) 多比特单元的数据检测设备及方法
CN1131842A (zh) 振荡电路和非易失半导体存储器
CN1160855C (zh) 信号线启动速度提高的半导体集成电路及其中提高信号线启动速度的方法
CN106486169A (zh) 一种Nand Flash的擦除方法
CN1747068A (zh) 非易失性存储装置以及非易失性存储装置的数据写入方法
CN1615527A (zh) 半导体集成电路
CN1577621A (zh) 数据擦除方法和有用此方法的数据擦除电路的存储器装置
CN1495907A (zh) 非易失性存储装置
CN1713266A (zh) 显示装置
CN1697076A (zh) 可程式化二极管在读取及程式化操作期间控制电流的方法
CN1794585A (zh) Mos型半导体集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20130714