KR101054800B1 - 데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치 - Google Patents

데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치 Download PDF

Info

Publication number
KR101054800B1
KR101054800B1 KR1020040051711A KR20040051711A KR101054800B1 KR 101054800 B1 KR101054800 B1 KR 101054800B1 KR 1020040051711 A KR1020040051711 A KR 1020040051711A KR 20040051711 A KR20040051711 A KR 20040051711A KR 101054800 B1 KR101054800 B1 KR 101054800B1
Authority
KR
South Korea
Prior art keywords
potential
control gate
semiconductor substrate
data
gate
Prior art date
Application number
KR1020040051711A
Other languages
English (en)
Other versions
KR20050009141A (ko
Inventor
세키모토순지
나미세도모히로
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050009141A publication Critical patent/KR20050009141A/ko
Application granted granted Critical
Publication of KR101054800B1 publication Critical patent/KR101054800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 데이터 소거 방법, 메모리 장치, 그리고 데이터를 소거하기 위해 요구되는 시간을 감소하는 반도체 기판의 전위를 승압하기 위해 요구되는 시간을 감소할 수 있는 데이터 소거 회로를 제안한다. 즉, 플로팅 게이트에서 축적된 전기 전하를 방전하기 위해서 반도체 기판과 컨트롤 게이트 사이의 소거 전압을 공급함으로써 저장된 데이터를 소거하는 데이터 소거 회로를 가지는 메모리 장치가 공개되었다. 이 경우에, 데이터 소거 회로는 컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판 측의 전위를 승압하고, 컨트롤 게이트의 전위를 소정 전위로 만들기 위해 반도체 기판과 컨트롤 게이트 사이의 소거 전압을 공급한다.

Description

데이터 소거방법 및 이러한 방법을 사용한 데이터 소거회로를 가지는 메모리 장치{Data erasing method, and memory apparatus having data erasing circuit using such method}
도 1은 본 발명에 따른 메모리 장치를 나타내는 설명도이다.
도 2는 본 발명에 따른 기억 소자를 나타내는 설명도이다.
도 3은 소거 동작에 대한 플로우 차트이다.
도 4는 P타입 우물의 전위 증가를 나타내는 설명도이다.
도 5는 컨트롤 게이트의 전위 증가를 나타내는 설명도이다.
[부호의 설명]
1. 메모리 장치 2. 컨트롤러
3. 데이터 소거 회로 4. 기억 영역
5. 승압 전압 발생 회로 6. 기억 소자
7. 반도체 기판 8. N 우물
9. P 우물 10. 산화막
11. 소스 선택 게이트 12. 컨트롤 게이트
13. 드레인 선택 게이트 14. 플로팅 게이트
15. 제1의 N 타입 확산층 16. 제2의 N 타입 확산층
17. 제3의 N 타입 확산층 18. 제4의 N 타입 확산층
19. 워드 라인 20. 소스 라인
21. 비트 라인 22. 전자
a. 본 발명의 p 우물의 전위 상승 특성
b. 종래의 P 우물의 전위 상승 특성
S1. 소거 명령 신호
S2. 소거 신호
본 발명은 데이터 소거 방법과 이러한 방법을 사용한 데이터 소거 회로를 가지는 메모리 장치에 관한 것이다.
종래에는, 컴퓨터를 포함하는 다양한 전자 장치가 데이터를 저장하고 소거하는 메모리 장치를 수용한다.
이 메모리 장치는 보통 데이터를 저장하기 위한 기억 소자와 데이터를 소거하기 위한 데이터 소거 회로로 구성된다.
이러한 기억 소자의 타입은, 반도체 기판 상에 컨트롤 게이트와 플로팅 게이트를 가지도록 구성된 비휘발성 반도체 메모리 셀을 사용한다. 이 기억 소자는 플로팅 게이트에서 축적되는 전자의 유무에 기초한 데이터를 저장한다.
이 기억 소자에서 데이터를 소거하는 경우, 데이터는 반도체 기판 측을 통해서 플로팅 게이트에 축적된 전자를 방전시킴으로써 소거된다.
반도체 기판 측을 통해서 플로팅 게이트에 축적된 전자를 방전할 때, 먼저, 컨트롤 게이트를 접지 조건으로 두고, 다음으로, 반도체 기판의 전위를 소정 전위까지 승압하기 위해서 반도체 기판의 전위는 데이터 소거 회로에 수용된 승압 전압 발생 회로에 의해 승압된다.
그것에 의해, 소정 소거 전압은 컨트롤 게이트와 반도체 기판 사이에 공급되고, 이 소거 전압은 데이터를 소거하기 위해 반도체 기판 측을 통해서 플로팅 게이트에 축적된 전자를 방전하기 위해 사용된다(예를 들면, 특허문헌 1 : 일본 특허 공보 NO. 2000-294658).
그러나, 위의 언급된 종래 데이터 소거 방법에서, 컨트롤 게이트가 반도체 기판 측의 전위를 승압할 때 그것의 접지 조건으로 두기 때문에, 컨트롤 게이트와 반도체 기판은 용량 결합할 지도 모르고, 반도체 기판의 전위를 승압하기 위해 전기 전하의 일부가 컨트롤 게이트 측으로 누출된다.
그러므로, 반도체 기판의 전위를 승압하는데 오랜 시간이 걸리고, 데이터를 소거하기 위해 요구되는 시간이 증가하는 문제가 있다.
또한 위에서 언급된 전기 전하의 누출때문에, 데이터 소거 동안 전력소모가 증가하는 문제가 있다.
그러므로, 본 발명의 제1 관점에서, 플로팅 게이트에 축적된 전기 전하를 방 전하기 위해서 반도체 기판과 컨트롤 게이트의 사이에 소거 전압을 공급함으로써 저장된 데이터를 소거하는 데이터 소거 방법이 제안되었고, 컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판 측의 전위를 승압함으로써 반도체 기판과 컨트롤 게이트의 사이에 소거 전압을 공급하고, 그런 다음 컨트롤 게이트의 전위를 소정 전위가 되도록 배열된다.
제2 관점에 따른 본 발명에서, 컨트롤 게이트의 전위는 반도체 기판의 승압된 전위가 감소하지 않도록 소정 시간동안 그것을 저하시키는 것에 의해 소정 전위로 된다.
본 발명의 제3 관점에서, 플로팅 게이트에 축적된 전기 전하를 방전하기 위해서 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급함으로써 저장된 데이터를 소거하는 데이터 소거 회로를 가지는 메모리 장치가 제안되었고, 데이터 소거 회로는 컨트롤 게이트가 플로팅 상태로 두는 동안 반도체 기판 측의 전위를 승압함으로써 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급하고, 그런 다음 컨트롤 게이트를 소정 전위가 되도록 배열된다.
본 발명의 제4 관점에서, 데이터 소거 회로는 반도체 기판의 승압된 전위가 감소하지 않도록 소정 시간동안 그것을 저하시키는 것에 의해 컨트롤 게이트의 전위를 소정 전위로 하기 위해 채택된다.
본 발명에 따라, 플로팅 게이트에 축적된 전기 전하를 방전하기 위해 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급함으로써 저장된 데이터를 소거하는 데이터 소거 방법에 있어서, 컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판 측의 전위를 승압함으로써 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급하고, 그런 다음 컨트롤 게이트를 소정 전위가 되도록 배열된다.
따라서, 반도체 기판 측의 전위를 승압하는데 요구된 시간을 감소시킴으로써 데이터를 소거하는데 요구된 시간을 감소시킬 수 있다.
또, 반도체 기판 전위의 승압 동안 전기 전하의 누출을 방지하는 것이 가능하고, 그것에 의해 데이터를 소거하기 위해 요구되는 전력 소모의 증가를 막을 수 있다.
또, 본 발명에 따라, 컨트롤 게이트의 전위는 반도체 기판의 승압된 전위가 감소하지 않도록 소정 시간동안 그것을 저하시키는 것에 의해 소정 전위로 된다. 그러므로, 컨트롤 게이트의 전위의 감소와 함께 반도체 기판의 전위의 감소를 방지할 수 있고, 그것에 의해 반도체 기판의 전위를 승압하기 위해 요구된 전력 소모의 증가를 방지할 수 있다.
또한, 본 발명에 따라, 플로팅 게이트에 축적된 전기 전하를 방전하기 위해서 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급함으로써 저장된 데이터를 소거하는 데이터 소거 회로를 가지는 메모리 장치에 있어서, 데이터 소거 회로는 컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판 측의 전위를 승압함으로써 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급하고, 그런 다음 컨트롤 게이트를 소정 전위가 되도록 배열된다. 그러므로, 반도체 기판의 전위를 승압하기 위해 요구된 시간을 감소할 수 있고, 그것에 의해 데이터를 소거하기 위해 요구된 시간을 감소할 수 있다.
또, 반도체 기판 전위의 승압 동안 전기 전하의 누출을 방지할 수 있고, 그것에 의해 데이터를 소거하기 위해 요구된 전력 소모의 증가를 방지할 수 있다.
또한, 본 발명에 따라, 데이터 소거 회로는 반도체 기판의 승압된 전위를 감소되지 않도록 소정 시간동안 저하시키는 것에 의해 컨트롤 게이트의 전위를 소정 전위로 하는 것이 채택된다. 그러므로, 컨트롤 게이트의 전위의 감소와 함께 반도체 기판의 전위의 감소를 방지할 수 있고, 그것에 의해, 반도체 기판의 전위를 승압하기 위해 요구된 전력 소모를 방지할 수 있다.
본 발명에 따른 메모리 장치는 컨트롤러, 다수의 기억 소자, 그리고 승압 전압 발생 회로로 구성된 기억 영역으로 이루어진다.
이 기억 소자는 반도체 기판 위에 배치된 컨트롤 게이트와, 반도체 기판과 컨트롤 게이트 사이에 전기 전하를 축적하는 플로팅 게이트를 가지고, 데이터 기억이 플로팅 게이트에 축적된 전기 전하의 유무에 기초하여 작용할 수 있도록 구성된다.
또, 기억 소자는 스위치가 컨트롤 게이트에 접속되도록 구성되고, 이 스위치는 접속이 끊어진 상태에서 접속된 상태로 전환할 때 소정 시간 상수를 가진다.
데이터 소거 동작은 전술한 구조의 메모리 장치에서 실행되는 경우에 있어서, 플로팅 게이트에 축적된 전기 전하는 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급함으로써 저장된 데이터를 소거하기 위해 방전된다.
특히 본 발명에 있어서, 첫째, 컨트롤 게이트를 플로팅 상태로 설정함으로써 스위치를 접속이 끊어진 상태로 두는 동안, 반도체 기판 측의 전위는 승압 전압 발생 회로에 의해 승압되고, 스위치는 컨트롤 게이트의 전위를 소정 전위로 하기 위 해 접속된다. 그런 다음에, 소거 전압은 반도체 기판과 컨트롤 게이트 사이에 공급된다.
본 발명의 구체적인 바람직한 실시예는 도면을 참조하여 아래에 설명될 것이다. 아래에서, 3-트랜지스터 타입 NAND 비휘발성 반도체 메모리 장치는 예로서 설명될 것이다. 그러나, 본 발명은 또한 이 이외의 기억 소자에 적용될 수 있다.
본 발명에 따른 메모리 장치(1)는 도 1에 나타낸 바와 같이 컨트롤러(2), 기억 영역(4) 및 데이터 소거 회로(3)로 이루어진다. 데이터 소거 회로(3)는 승압 전압 발생 회로(5)가 설치된다.
데이터 소거 회로(3)와 기억 영역(4)은 컨트롤러(2)에 접속된다.
기억 영역(4)은 요구된 데이터를 기억하기 위한 다수의 기억 소자(6)가 설치된다.
도 2에 나타낸 바와 같은 기억 소자(6)에 있어서, N 타입 불순물이 첨가된 N 타입 우물(well)(8)은 반도체 기판(7)의 내부에 형성되고, P 타입 불순물이 첨가된 P 타입 우물(well)(9)은 N 타입 우물(8)의 내부에 형성된다. 소스 선택 게이트(11), 컨트롤 게이트(12), 그리고 드레인 선택 게이트(13)는 P 타입 우물(9)의 표면 위에 산화막(10)을 거쳐서 서로 사이에 공간을 두고 설치된다.
또한 기억 소자(6)에 있어서, 저장된 데이터에 응답하여 전자를 축적하는 플로팅 게이트(14)는 컨트롤 게이트(12)와 P 타입 우물(9) 사이에 배치된다.
또, 기억 소자(6)에 있어서, P 타입 우물(9)의 내부로 N 타입 불순물을 주입함으로써 형성된 제1 내지 제4 N 타입 확산층(15 내지 18)은 소스 선택 게이트(11)와 컨트롤 게이트(12) 사이, 컨트롤 게이트와 드레인 선택 게이트(13) 사이, 소스 선택 게이트(11)의 좌측 상에, 그리고 드레인 선택 게이트(13)의 우측 상에 각각 배치된다. 도 2에서, 참조번호(20)는 제1 N 타입 확산층(15)에 접속된 소스 라인을 나타내고, 참조번호(21)는 제4 N 타입 확산층(18)에 접속된 비트 라인을 나타낸다.
게다가, 기억 소자(6)에 있어서, 워드 라인(19)은 컨트롤 게이트(12)에 접속된다. 워드 라인(19)에 있어서, 컨트롤 게이트(12)에 소정의 전압을 공급하는 조건과, 소정 전압을 공급하지 않는 개방 조건 사이에 스위칭할 수 있는 스위치(도시되지 않음)가 배치된다. 이 스위치는 접속 상태에서 접속이 끊어진 상태로 스위칭할 때 소정 시간 상수를 가지도록 구성되고, 워드 라인(19)의 전위는 스위치가 도통되었을 때 이 시간 상수의 기능에 의해 점진적으로 변화한다.
데이터 소거 회로(3)는 컨트롤러(2)의 제어에 기초하여 기억 영역(4)에 저장된 데이터를 소거하기 위해 배열된다.
바꿔 말하면, 컨트롤러(2)에 있어서, 외부로부터 입력된 소거 신호(S1)는 저장된 데이터를 소거하는 기억 소자(6)의 어드레스를 포함하는 소거 신호(S2)를 생성하기 위해 복호화되고, 발생된 소거 신호(S2)는 데이터 소거 회로(3)로 출력된다.
그 다음에, 소거 신호(S2)가 컨트롤러(2)로부터 입력되었을 때, 데이터 소거 회로(3)는 도 3에 나타낸 소거 동작에 대한 플로우 차트에 따라 데이터를 소거한 다.
먼저, 컨트롤러(2)는 소거 신호(S2)를 소거 회로(3)에 입력한다(스텝 T1).
데이터 소거 회로(3)는 소거 신호(S2)에 기초하여 워드 라인(19)에 설치된 스위치를 접속이 끊어진 상태로 두고, 워드 라인을 개방 상태로 둔다(스텝 T2).
따라서, 컨트롤 게이트(12)는 워드 라인(19)을 개방 상태로 두는 것에 의해 다른 부분으로부터 절연된 플로팅 상태로 둔다.
이 경우에는, 데이터 소거 회로(3)는 컨트롤 게이트(12)를 플로팅 상태로 둘 때, 소스 선택 게이트(11)와 드레인 선택 게이트(13)를 플로팅 상태로 두기 위해 또한 구성된다.
계속해서, 플로팅 상태로 둔 컨트롤 게이트(12)를 가지고, 승압 전압 발생 회로(5)는 소정 승압 전압의 전위까지 P 타입 우물(9)의 전위를 승압하기 위해서 반도체 기판(7)의 부분에 있는 P 타입 우물(9)의 전위를 승압하기 위해 동작된다(스텝 T3).
이때, 컨트롤 게이트(12)가 플로팅 상태이기 때문에, P 타입 우물의 전위의 승압은 단시간에 실행될 수 있다.
즉, 종래 데이터 소거 방법에 있어서, P 타입 우물의 전위의 승압은 컨트롤 게이트(12)가 접지되는 동안 실행된다. 그러므로, 컨트롤 게이트(12)와 P 타입 우물은 용량 결합될 수도 있고, P 타입 우물(9)의 전위의 승압에 대한 전기 전하의 일부가 컨트롤 게이트(12) 측으로 누출된다.
그러므로, P 타입 우물(9)의 전위는 단지 도 4에서 참조번호(b)에 의해 나타낸 바와 같이 차례로 승압되고, P 타입 우물(9)의 전위를 소정 전위까지 승압하는데 오래 걸린다.
이 바람직한 실시예에 있어서, P 타입 우물(9)의 전위를 승압하는 것이 컨트롤 게이트(12)가 플로팅 상태로 두는 동안 실행되기 때문에, 컨트롤 게이트(12)와 P 타입 우물(9)은 용량 결합을 야기하지 않는다. 그러므로, P 타입 우물의 전위를 승압하기 위한 전기 전하의 일부가 컨트롤 게이트(12), 소스 선택 게이트(11) 및 드레인 선택 게이트(13)로 누출되는 것을 피할 수 있다.
이것은 도 4에서 참조기호(a)에 의해 표시된 바와 같이 P 타입 우물(9)의 전위의 갑작스런 증가를 고려한다. 그러므로, P 타입 우물(9)의 전위는 종래 데이터 소거 방법의 경우보다 더 단시간에 소정 전위까지 승압될 수 있고, 그것에 의해 데이터를 소거하기 위해 요구되는 시간을 감소할 수 있다.
또한, 위에서 논의된 바와 같이 전기 전하의 노출을 방지하기 위한 능력을, 데이터를 소거하기 위해 요구된 전력 소모를 감소하기 위해 허용하고, 그것에 의해 전력 절약을 달성할 수 있다.
이 바람직한 실시예에 있어서, P 타입 우물(9)의 전위를 승압할 때, 소거 회로(3)는 컨트롤 게이트(12)를 플로팅 상태로 둘 뿐만 아니라 소스 선택 게이트(11)와 드레인 선택 게이트(13)를 플로팅 상태로 두는 것과 같은 구조이다.
그러므로, P 타입 우물(9)의 전위를 승압할 때, 소스 선택 게이트(11)와 드레인 선택 게이트(13)는 용량 결합을 야기하는 것을 피할 수 있고, 그것에 의해 소스 선택 게이트(11)와 드레인 선택 게이트(13)로 누출되는 것으로부터 P 타입 우물(9)의 전위를 승압하기 위한 전기 전하의 일부를 방지할 수 있다.
따라서, P 타입 우물(9)의 전위를 승압할 때 전기 전하의 누출을 방지할 수 있도록 단시간에 소정 전위까지 P 타입 우물(9)의 전위를 승압하는 것을 허용하고, 그것에 의해 데이터를 소거하기 위해 요구된 전력 소모를 감소할 수 있다.
계속해서, P 타입 우물(9)의 전위를 소정 전위에 도달하는 점에서, 워드 라인(19)에 설치된 스위치는 소정 전위(여기서는, 0V)까지 컨트롤 게이트(12)의 전위를 저하시키기 위해 스위치의 접속된 상태로 전환된다(스텝 T4).
이 방법으로, 컨트롤 게이트(12)의 전위를 저하시키는 것에 의해, 소정 소거 전압은 컨트롤 게이트(12)와 P 타입 우물(9) 사이에 공급되고, 플로팅 게이트(14)에 축적된 전자(22)는 P 타입 우물(9) 측을 통해서 방전되어서, 기억 메모리(6)에 저장된 데이터는 따라서 소거된다(스텝 T5).
이 때, 워드 라인(19)에 설치된 스위치는 상술한 바와 같이 소정 시간 상수를 가지기 때문에, 이 스위치가 접속된 상태로 전환되고 0V의 전위가 컨트롤 게이트(12)에 공급된다면, 컨트롤 게이트(12)의 전위는 도 5에 나타낸 바와 같이 점차로 감소한다.
그러므로, 한번 승압된 반도체 기판 측의 전위가 컨트롤 게이트 감소의 전위처럼 다시 감소하는 것을 피할 수 있다. 이것은 데이터 소거시에 반도체 기판의 전위를 승압하기 위해 요구되는 전력 소모의 증가를 방지할 수 있다.
본 발명에 의하면, 반도체 기판의 전위를 승압할 때 소위 용량 결합을 야기 하는 것으로부터 반도체 기판과 컨트롤 게이트를 보호하고, 그것에 의해 반도체 기판을 승압하기 위한 전기 전하의 일부가 컨트롤 게이트 측으로 누출되는 것을 방지한다. 그러므로, 반도체 기판의 전위를 승압하기 위해 요구된 시간을 감소할 수 있고, 그것에 의해 데이터를 소거하기 위해 요구된 시간을 감소할 수 있다.
또, 반도체 기판의 승압 동안 전기 전하의 누출을 방지할 수 있고, 그것에 의해 데이터를 소거하기 위해 요구된 전력 소모의 증가를 방지할 수 있다.
또한, 컨트롤 게이트에 소정 시간 상수를 가지는 스위치를 접속하는 경우, 접속이 끊어진 상태에서 접속 상태로 전환할 때와 소거 전위를 공급하기 위해서 컨트롤 게이트의 전위를 소정 전위로 저하시킬 때, 컨트롤 게이트의 전위는 소정 시간에서 차례로 저하시킬 수 있다.
그러므로, 컨트롤 게이트의 전위가 감소되는 것에 의해 한번 승압된 반도체 기판 측에서 전위의 반복된 감소를 방지할 수 있고, 그것에 의해 데이터 소거시에 반도체 기판을 승압하기 위해 요구된 전력 소모의 증가를 방지할 수 있다.
따라서, 본 발명에 있어서, 컨트롤 게이트의 전위는 한번 승압된 반도체 기판 측의 전위의 감소를 피하기 위해서 소정 시간에서 차례로 저하된다. 이것은 한번 승압된 반도체 기판 측의 전위의 감소되지 않는 시간의 기간보다 낮은 시간 상수를 가지는 스위치를 컨트롤 게이트에 접속함으로써 이루어진다.

Claims (8)

  1. 반도체 기판과 컨트롤 게이트 사이에 소거 전압을 공급함으로써 플로팅 게이트에 축적된 전기 전하를 방전하여 저장된 데이터를 소거하는 데이터 소거 방법에 있어서,
    컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판 측의 전위를 승압하는 단계와,
    컨트롤 게이트의 전위를 소정 전위로 만들기 위해서 반도체 기판과 컨트롤 게이트의 사이에 소거 전압을 공급하는 단계를 포함하고,
    상기 컨트롤 게이트의 전위는 반도체 기판 측의 승압된 전위가 감소하지 않도록 소정 시간 동안 저하시킴으로써 소정 전위로 되는 것을 특징으로 하는 데이터 소거 방법.
  2. 삭제
  3. 반도체 기판에 설치된 우물과 컨트롤 게이트의 사이에 소거 전압을 공급함으로써 플로팅 게이트에 축적된 전기 전하를 방전하여 저장된 데이터를 소거하는 데이터 소거 방법에 있어서,
    컨트롤 게이트를 플로팅 상태로 두는 동안 상기 반도체 기판 측의 전위를 승압하는 단계와,
    상기 컨트롤 게이트의 전위를 소정 전위로 만들기 위해 상기 반도체 기판과 상기 컨트롤 게이트의 사이에 소거 전압을 공급하는 단계를 포함하고,
    상기 컨트롤 게이트의 전위는, 우물 측의 승압된 전위가 감소하지 않도록 소정 시간 동안 저하시킴으로써 소정 전위로 되는 것을 특징으로 하는 데이터 소거 방법.
  4. 삭제
  5. 반도체 기판과 컨트롤 게이트의 사이에 소거 전압을 공급함으로써 플로팅 게이트에 축적된 전기 전하를 방전하여 저장된 데이터를 소거하는 데이터 소거 회로를 가지는 메모리 장치에 있어서,
    상기 데이터 소거 회로는 컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판의 전위를 승압하고, 컨트롤 게이트의 전위를 소정 전위로 만들기 위해 반도체 기판과 컨트롤 게이트의 사이에 소거 전압을 인가하고,
    상기 데이터 소거 회로는 반도체 기판 측의 승압된 전위가 감소하지 않도록 소정 시간동안 저하시킴으로써 상기 컨트롤 게이트의 전위를 소정 전위로 만드는 것을 특징으로 하는 메모리 장치.
  6. 삭제
  7. 반도체 기판에 설치된 우물과 컨트롤 게이트의 사이에 소거 전압을 공급함으로써 플로팅 게이트에 축적된 전기 전하를 방전하여 저장된 데이터를 소거하는 데이터 소거 회로를 가지는 메모리 장치에 있어서,
    상기 데이터 소거 회로는 컨트롤 게이트를 플로팅 상태로 두는 동안 반도체 기판의 전위를 승압하고, 컨트롤 게이트의 전위를 소정 전위로 만들기 위해 반도체 기판과 컨트롤 게이트의 사이에 소거 전압을 공급하고,
    상기 데이터 소거 회로는 우물 측의 승압된 전위가 감소하지 않도록 소정 시간동안 저하시킴으로써 상기 컨트롤 게이트의 전위를 소정 전위로 만드는 것을 특징으로 하는 메모리 장치.
  8. 삭제
KR1020040051711A 2003-07-14 2004-07-02 데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치 KR101054800B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003274113A JP2005038504A (ja) 2003-07-14 2003-07-14 データ消去方法及び同方法を用いたデータ消去回路を有するメモリ装置
JPJP-P-2003-00274113 2003-07-14

Publications (2)

Publication Number Publication Date
KR20050009141A KR20050009141A (ko) 2005-01-24
KR101054800B1 true KR101054800B1 (ko) 2011-08-05

Family

ID=34056052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040051711A KR101054800B1 (ko) 2003-07-14 2004-07-02 데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치

Country Status (5)

Country Link
US (1) US7023732B2 (ko)
JP (1) JP2005038504A (ko)
KR (1) KR101054800B1 (ko)
CN (1) CN100437820C (ko)
TW (1) TWI279805B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004236A (ja) 2006-06-26 2008-01-10 Samsung Electronics Co Ltd 不揮発性半導体記憶装置の消去放電制御方法
US20080285368A1 (en) * 2007-05-17 2008-11-20 Macronix International Co., Ltd. Method for nrom array word line retry erasing and threshold voltage recovering
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US8014209B2 (en) 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US7852683B2 (en) * 2008-07-02 2010-12-14 Sandisk Corporation Correcting for over programming non-volatile storage
US7965554B2 (en) * 2008-07-02 2011-06-21 Sandisk Corporation Selective erase operation for non-volatile storage
CN112825263A (zh) * 2019-11-20 2021-05-21 合肥格易集成电路有限公司 Nand Flash的电压控制方法及非易失性存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054737A1 (en) * 2000-06-09 2001-12-27 Hiroshi Nakamura Semiconductor memory device using only single-channel transistor to apply voltage to selected word line

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JP3999900B2 (ja) * 1998-09-10 2007-10-31 株式会社東芝 不揮発性半導体メモリ
JP2000294658A (ja) 1999-04-02 2000-10-20 Matsushita Electronics Industry Corp 不揮発性半導体記憶装置及びその駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010054737A1 (en) * 2000-06-09 2001-12-27 Hiroshi Nakamura Semiconductor memory device using only single-channel transistor to apply voltage to selected word line

Also Published As

Publication number Publication date
CN100437820C (zh) 2008-11-26
US20050012139A1 (en) 2005-01-20
US7023732B2 (en) 2006-04-04
JP2005038504A (ja) 2005-02-10
KR20050009141A (ko) 2005-01-24
TW200511321A (en) 2005-03-16
CN1577621A (zh) 2005-02-09
TWI279805B (en) 2007-04-21

Similar Documents

Publication Publication Date Title
KR100252476B1 (ko) 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법
US7313029B2 (en) Method for erasing flash memories and related system thereof
US7372739B2 (en) High voltage generation and regulation circuit in a memory device
KR100718618B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 구동 방법
JP5598686B2 (ja) メモリ消去方法及び装置
US5629893A (en) System for constant field erasure in a flash EPROM
US6965145B2 (en) Non-volatile memory device
KR101054800B1 (ko) 데이터 소거방법 및 이러한 방법을 사용한 데이터소거회로를 가지는 메모리 장치
US7804722B2 (en) Voltage supply circuit and flash memory device including the same, and method of supplying operating voltage
US4905314A (en) Semiconductor integrated circuit device having an object circuit to which output voltages of the sub- and main booster circuits are applied
KR19990063436A (ko) 비휘발성 반도체 기억장치 및 비휘발성 반도체 기억장치의 데이터 소거방법
JP5255234B2 (ja) 半導体装置及びその制御方法
US6072358A (en) High voltage pump circuit with reduced oxide stress
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법
KR100383057B1 (ko) 반도체저장장치의 저장방법
KR100342903B1 (ko) 불휘발성 반도체 메모리장치 및 불휘발성 반도체메모리장치에 기억된 데이터의 재기입 방법
KR100908516B1 (ko) 플래쉬 메모리 소자용 고전압 생성기
JP6298240B2 (ja) 半導体装置及びその消去方法
JP3074939B2 (ja) 不揮発性半導体装置
KR20100089511A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2004079036A (ja) 電圧制御回路及び半導体記憶装置
KR100560769B1 (ko) 고전압 펌핑 회로
JP2007323684A (ja) 半導体集積回路
KR19980048258A (ko) 불휘발성 반도체 메모리 장치의 고전압 발생회로
US20060007772A1 (en) Non-volatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee